CN116963505A - 存储器及其制作方法、电子设备 - Google Patents

Abstract

本申请提供一种存储器及其制作方法、电子设备。存储器包括晶体管、以及设置于晶体管的电容器。电容器包括多个导体层和多个氧化层。上述导体层和氧化层沿远离晶体管的第一方向交替设置。电容器还包括贯穿导体层和氧化层的通道孔。通道孔的内部设置有导体柱。导体柱与通道孔的内壁之间设置有铁电层。导体柱与晶体管电性连接。铁电层与导体层电性连接。每个导体层与相邻的导体柱形成电容，相邻两个电容的电容值相等，从而可以使存储器中每个存储单元的电容值相同，以稳定存储器中“0”和“1”的读取窗口，保证电路功能的准确性，进而改善存储器的稳定性。

Description

存储器及其制作方法、电子设备

技术领域

本申请涉及存储器技术领域，尤其涉及到一种存储器及其制作方法、电子设备。

背景技术

存储器是现代信息技术中用于保存信息的记忆设备。随着科技的迅速发展，人工智能、虚拟现实、元宇宙等技术被广泛地应用于日常生活中，存储器与存储器之间、存储器与处理器之间的数据传输也变得越来越重要。传统的动态随机存取存储器(DynamicRandom Access Memory，DRAM)利用其内部的电容存储单元来实现存储功能。通常，DRAM采用1晶体管1电容(1Transistor&1Conventional Capacitor，1T1C)的平面结构。然而，受限于电容器的制作工艺，DRAM的制作工艺复杂，且难以与逻辑电路的制作相集成，导致容量密度难以提高。因此，业界提出了铁电随存储器(Ferroelectric Random Access Memory，FeRAM)，以铁电材料代替传统的电容器材料。

而随着大容量存储的需要越来越多，对存储阵列的存储单元密度要求也越来越高，FeRAM也向三维集成方向进行发展。因此，如何在提高FeRAM的存储密度的同时，保持FeRAM的稳定性，是目前的重点研究问题。

发明内容

本申请提供了一种存储器及其制作方法、电子设备，以使存储器中每个存储单元的电容值相同，从而保证电路功能的准确性，改善存储器的稳定性。

第一方面，本申请提供了一种存储器。存储器包括晶体管、以及设置于晶体管的电容器，电容器包括沿远离晶体管的第一方向交替设置的多个导体层和多个氧化层。电容器还可以包括贯穿上述导体层和氧化层的通道孔。通道孔的内部设置有导体柱。导体柱与通道孔的内壁之间设置有铁电层。导体柱与晶体管电性连接，形成电容的一个电极。铁电层与多个导体层电性连接，形成电容的另一个电极。每个导体层与相邻的导体柱形成电容，相邻两个电容的电容值相等。

上述电容器可以包括多个电容，也就是说，存储器可以由多个存储单元组成，从而可以增加存储密度。相邻两个电容的电容值相等，使存储器的电路中存储和释放的电荷保持一致，以稳定存储器中“0”和“1”的读取窗口，保证电路功能的准确性，从而改善存储器的稳定性。

为了使相邻两个电容的电容值相等，导体柱的直径可以沿第一方向逐渐变宽，且多个导体层的厚度可以沿第一方向逐渐变薄。

上述存储器还可以包括字线、位线和多个板线，晶体管包括栅极、漏极和源极。具体设置连接电容器和晶体管时，栅极与字线连接，字线向晶体管的栅极施加偏置电压。上述多个导体层与多个板线一一对应连接，以向电容施加偏置电压。导体柱与第一电极连接，第二电极与位线连接，其中，第一电极为源区和漏极中的一者，第二电极为源区和漏极中的一者，且第一电极与第二电极不同。

此外，存储器还可以包括金属层，金属层设置于晶体管与电容器之间，金属层连接导体柱与第一电极。金属层可以直接用作晶体管的第一电极金属层，这样有利于存储器的小型化。

在一些技术方案中，存储器可以包括多个电容器。这些电容器可以按照矩形阵列或者环形阵列分布，或者也可以按照其他图案分布，本申请不作具体限制。这些电容器可以共用一个晶体管，进一步增加存储器的存储密度。

第二方面，本申请提供了一种电子设备。电子设备包括壳体、处理器、以及第一方面的存储器。处理器和存储器设置在壳体内。存储器与处理器耦合。在本申请的电子设备中，存储器的电容器采用三维结构，可以增加存储器的存储密度。同时，电容器内的每个电容的电容值相等，使得存储器的电路中存储和释放的电荷保持一致，从而可以保证电路功能的准确性，改善存储器的稳定性，以实现电子设备的较佳的数据传输性能。

第三方面，本申请提供了一种用于制作第一方面的存储器的方法。具体的，该方法包括：

计算每个导体层的厚度、以及导体柱的尺寸，使相邻两个电容的电容值相等；

在晶体管上交替制作多个导体层和多个氧化层；

刻蚀多个导体层和多个氧化层，形成通道孔；

在通道孔的内壁表面制作铁电层，铁电层为中空的筒状结构；

在铁电层的内部填充导体柱。

采用上述方法制作的存储器，其电容器可以包括多个电容。即，存储器可以由多个存储单元组成，从而可以增加存储密度。相邻两个电容的电容值相等，使存储器的电路中存储和释放的电荷保持一致，从而保证电路功能的准确性，改善存储器的稳定性。

上述导体柱的尺寸可以为导体柱的直径、横截面面积、体积或厚度等。

在上述技术方案中，计算每个导体层的厚度、以及导体柱的尺寸，使相邻两个电容的电容值相等，包括：

多个导体层的厚度设置为沿第一方向逐渐变薄，且导体柱的直径设置为沿第一方向逐渐变宽。

附图说明

图1为本申请实施例中存储器的一种结构示意图；

图2为本申请实施例中电容器的一种结构示意图；

图3为图2的局部放大图；

图4为本申请实施例中存储器的等效电路图；

图5为本申请实施例中存储器的另一种结构示意图；

图6为本申请实施例中存储器的另一种结构示意图；

图7为本申请实施例中制作方法的流程图；

图8为本申请实施例中制作方法的示意图；

图9为本申请实施例中电子设备的示意图。

附图标记：

10-存储器；

11-晶体管；

12-电容器；

13-第一金属层；

14-第二金属层；

90-电子设备；

91-处理器；

121-导体层；

122-氧化层；

123-通道孔；

124-铁电层；

125-导体柱。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在另一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。

本申请提供了一种存储器及其制作方法、电子设备，以使存储器中每个存储单元的电容值相同，从而保证电路功能的准确性，改善存储器的稳定性。

图1为本申请实施例中存储器的一种结构示意图。如图1所示，存储器10包括晶体管11和电容器12，其中，电容器12可以设置于晶体管11。为了方便说明，可以将晶体管11、以及与该晶体管11连接的电容器12作为结构单元进行说明。图2为本申请实施例中电容器的一种结构示意图。如图2所示，电容器12包括多个导体层121和多个氧化层122。这些导体层121和氧化层122沿第一方向交替设置，第一方向为图2中箭头所示方向。另外，电容器12还包括通道孔123。通道孔123贯穿上述导体层121和氧化层122。通道孔123的内壁设置有铁电层124，铁电层124与导体层121电性连接。铁电层124为内部中空的筒状结构，铁电层124的内部设置有导体柱125，导体柱125与晶体管11电性连接。每个导体层121与相邻的导体柱125可以形成电容C，如图2中虚线所示，导体层121和导体柱125分别作为电容C的电极。也就是说，上述电容器12可以包括沿第一方向排列的多个电容C，形成1晶体管n电容(1TnC)结构。电容C与晶体管11可以形成存储单元，因此，上述存储器10可由多个存储单元组成，从而增加存储密度。并且，相邻两个电容C的电容值相等，从而可以使存储器10的电路中存储和释放的电荷保持一致，以稳定存储器10中“0”和“1”的读取窗口，保证电路功能的准确性，进而改善存储器10的稳定性。

对于一个电容C来说，影响该电容C的电容值的因素主要为导体柱125和导体层121。在实际制作电容器12时，采用刻蚀工艺来制作通道孔123。由于导电层和氧化层122具有一定厚度，随着通道孔123的刻蚀深度加深(也就是沿与第一方向相反的方向)，通道孔123的直径会越来越小，使得设置在通道孔123内部的导体柱125的直径也会越来越小。因此，当每个导体层121的厚度相等时，相邻两个电容C的电容值均不同，从而使存储器10的电路中存储和释放的电荷不一致，导致存储器10存储信息的读取窗口不稳定。

本申请的电容器12中，为了实现相邻两个电容C的电容值相等，上述导体柱125的直径可以沿第一方向逐渐变宽，上述多个导体层121的厚度可以沿第一方向逐渐变薄。图3为图2的局部放大图。如图3所示，导体柱125可以分为与导体层121对应设置的多个柱段，每个柱段与相邻的导体层121形成电容C的电极。而本申请的电容器12中，导体层121的厚度沿第一方向逐渐变薄，可以弥补导体柱125横截面的变化，从而可以使每个电容C的电容值相等。当然，由于存储器10的尺寸较小，相邻两个柱段的直径也可能相同。因此，在制作本申请的电容器12之前，可以计算导体柱125的尺寸沿第一方向的变化，以及导体层121的厚度沿第一方向的变化。换句话说，可以计算每个柱段的尺寸与相邻的导体层121的厚度。

例如，在一些实施例中，当相邻两个柱段的横截面面积相同时，该两个柱段对应的导体层121的厚度可以相等。在另外一些实施例中，当柱段的横截面面积减小时，可以增大导体层121的厚度。在其他一些实施例中，当柱段的横截面面积增大时，可以减小导体层121的厚度。因此，当相邻柱段的尺寸均不同时，多个导体层121的厚度也可能均不同。

需要说明的是，柱段的尺寸包括但不限于柱段的直径、横截面面积、体积或厚度等。另外，柱段可能是圆柱形，或者也可能是圆台形。由于柱段的尺寸较小，因此在具体计算时，柱段的横截面面积可以是平均横截面的面积，或者也可以是中间横截面的面积。

图4为本申请实施例中存储器的等效电路图。如图4所示，存储器10还可以包括字线(Word Line，WL)、位线(Bit Line，BL)和多个板线(Plate Line，PL)。晶体管11包括栅极、漏极和源极。具体的，栅极与字线WL连接。字线WL可用于为晶体管11提供栅极偏置电压，以使得晶体管11导通。多个导体层121与多个板线PL一一对应连接，导体柱125与第一电极连接，第二电极与位线BL连接，其中，第一电极为源区和漏极中的一者，第二电极为源区和漏极中的一者，且第一电极与第二电极不同。在位线BL上施加不同的电压，可以使得电极中有电流通过，即为存储单元提供写入电流。由于晶体管11的第一电极可以与电容器12的多个电容C的电极连接，因此，针对一个结构单元，可以通过晶体管11为该结构单元内的所有电容C并行提供写入电流。

具体的，在上述实施例中，在向某个存储单元写入数据时，字线WL向晶体管11的栅极施加偏置电压，使得晶体管11导通；位线BL向晶体管11施加写入电压；板线PL向该存储单元的电容C施加偏置电压。在从存储器10读取数据时，板线PL施加偏置电压，字线WL向晶体管11的栅极施加偏置电压，通过位线BL可以从与该板线PL连接的电容C中读取数据。

上述晶体管11可以是N型金属氧化物半导体(N metal oxide semiconductor，NMOS)晶体管。当然，晶体管11也可以是其他类型的晶体管，例如可以是P型金属氧化物半导体(P metal oxide semiconductor，NMOS)晶体管。本申请实施例对此不做具体限制。

图5为本申请实施例中存储器的另一种结构示意图。如图5所示，在一些实施例中，存储器10可以包括多个电容器12。也就是说，存储器10可以包括多个结构单元，这些结构单元可以共用同一个晶体管11，进一步增加存储器10的存储密度。上述多个电容器12可以按照不同的图案排列，例如可以按照矩形阵列或环形阵列分布，此处不作具体限制。

上述存储器10可以应用于逻辑电路中，并且存储器10可以集成在逻辑电路。在一个具体的实施例中，逻辑电路中的晶体管可以作为存储器10的晶体管11。图6为本申请实施例中存储器的另一种结构示意图。如图6所示，可以在芯片制作的后道工艺(Back End ofLine，BEOL)中制作存储器10的电容器12，也就是说可以在两个金属层之间制作电容器12。存储器10还可以包括第一金属层13。第一金属层13设置于晶体管11与电容器12之间，第一金属层13连接导体柱125与第一电极。在该实施例中，第一金属层13可以作为晶体管11的电极金属层。具体的，当第一电极为漏极时，第一金属层13可以作为晶体管11的漏极金属层，并与漏极连接。当第一电极为源极时，第一金属层13可以作为晶体管11的源极金属层，并与源极连接。这样，可以进一步小型化存储器10。而第二金属层14可以作为逻辑电路中其他电路结构中的金属层，此处不再赘述。

在本申请的实施例中，上述存储器10可以应用于各种数据信息存储领域中，例如，可以应用于处理器、计算机或服务器等电子设备中。当然，本申请实施例中的存储器10也可以应用于其他电子设备中，此处不做限制。

图7为本申请实施例中制作方法的流程图，图8为本申请实施例中制作方法的示意图。如图7和8所示，本申请还提供用于制作上述实施例的存储器10的方法。可以在芯片的后道工艺中制作本申请的存储器10。也就是说，存储器10的制作不影响晶体管11的制作。

具体的，该方法包括：

步骤S701、计算每个导体层的厚度、以及导体柱的尺寸，使相邻两个电容的电容值相等。导体柱125的尺寸包括导体柱125的直径、横截面面积、体积或厚度等，此处不作具体限制。

实际制造之前，首先可以进行前期预加工实验，得到刻蚀通道孔123时的形貌，即通道孔123的实际孔径随深度变化的比例。根据理论计算，并且使用仿真软件，可以构建电容器12的形貌结构，得到不同孔径情况下电容器12的大小结果。

步骤S702、在晶体管上交替制作多个导体层和多个氧化层。

在步骤S702中，可以首先淀积一层绝缘层，再淀积金属层，然后淀积另一层绝缘层，从而形成导体层121。淀积氧化层122。之后，按照先淀积导体层121、再淀积氧化层122的顺序重复多次。

步骤S703、对导体层和氧化层进行刻蚀，形成通道孔。从顶部开始刻蚀，随着刻蚀深度逐渐加深，通道孔123的直径越来越窄。

步骤S704、在通道孔的内壁表面制作一定厚度的铁电层，铁电层为中空的筒状结构。

步骤S705、在铁电层的内部填充导体柱。填充形成导体柱125也随着通道孔123的形状变化，使得导体柱125的一端窄，另一端宽。此外，在步骤S704之后，并且在步骤S705之前，可以在铁电层124的内壁表面制作一层保护层。保护层可以将铁电层124与导体柱125间隔，以避免填充导体柱125时铁电层124受到损伤。在导体层121与导体柱125通电后，导体层121与导体柱125之间可以形成电容C。

采用上述方法制作的存储器10，其电容器12采用三维结构，可以增加存储器10的存储密度。同时，电容器12内的每个电容C的电容值相等。换句话说，即使由于通道孔123的直径不一致，导致使得与每个导体层121相邻的柱段的尺寸不同，每个导体层121与相邻的导体柱125之间的电容值也相等。这样，存储器10的电路中存储和释放的电荷保持一致，从而可以保证电路功能的准确性，改善存储器10的稳定性。

在步骤S701之前，上述方法还可以包括：

步骤S7011、多个导体层的厚度设置为沿第一方向逐渐变薄，且导体柱的直径设置为沿第一方向逐渐变宽。导体层121的厚度沿第一方向逐渐变薄，可以弥补导体柱125横截面的变化，从而可以使每个电容C的电容值相等。

图9为本申请实施例中电子设备的示意图。如图9所示，基于相同的发明构思，本申请还提供了一种电子设备90。电子设备90包括处理器91、以及上述实施例的存储器10。存储器10与处理器91耦合。电子设备90可以包括移动终端、服务器或无线通信装置等设备，本申请不作具体限制。

在本申请的电子设备中，存储器10的电容器12采用三维结构，可以增加存储器10的存储密度。同时，电容器12内的每个电容C的电容值相等，使得存储器10的电路中存储和释放的电荷保持一致，从而保证电路功能的准确性，改善存储器的稳定性，以实现电子设备90的较佳的数据传输性能。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种存储器，其特征在于，包括晶体管、以及设置于所述晶体管的电容器，所述电容器包括多个导体层和多个氧化层，所述多个导体层和所述多个氧化层沿远离所述晶体管的第一方向交替设置；

所述电容器还包括贯穿所述多个导体层和所述多个氧化层的通道孔，所述通道孔的内部设置有导体柱，所述导体柱与所述通道孔的内壁之间设置有铁电层，所述导体柱与所述晶体管电性连接，所述铁电层与所述多个导体层电性连接；

每个所述导体层与相邻的所述导体柱形成电容，相邻两个所述电容的电容值相等。

2.如权利要求1所述的存储器，其特征在于，所述导体柱的直径沿所述第一方向逐渐变宽，且所述多个导体层的厚度沿所述第一方向逐渐变薄。

3.如权利要求1或2所述的存储器，其特征在于，所述存储器还包括字线、位线和多个板线，所述晶体管包括栅极、漏极和源极；

所述栅极与所述字线连接；所述多个导体层与所述多个板线一一对应连接，所述导体柱与第一电极连接，第二电极与所述位线连接，其中，所述第一电极为所述源区和所述漏极中的一者，所述第二电极为所述源区和所述漏极中的一者，且所述第一电极与所述第二电极不同。

4.如权利要求3所述的存储器，其特征在于，所述存储器还包括金属层，所述金属层设置于所述晶体管与所述电容器之间，所述金属层连接所述导体柱与所述第一电极。

5.如权利要求1至4任一项所述的存储器，其特征在于，所述存储器包括呈阵列分布的多个所述电容器。

6.一种电子设备，其特征在于，包括壳体、处理器、以及如权利要求1至5中任一项所述的存储器，所述处理器与所述存储器设置于所述壳体内，所述存储器与所述处理器耦合。

7.一种用于制作如权利要求1至5中任一项所述的存储器的方法，其特征在于，所述方法包括：

计算每个所述导体层的厚度、以及所述导体柱的尺寸，使相邻两个所述电容的电容值相等；

在所述晶体管上交替制作所述多个导体层和所述多个氧化层；

刻蚀所述多个导体层和所述多个氧化层，形成所述通道孔；

在所述通道孔的内壁表面制作所述铁电层，所述铁电层为中空的筒状结构；

在所述铁电层的内部填充所述导体柱。

8.如权利要求7所述的方法，其特征在于，所述导体柱的尺寸包括所述导体柱的直径、横截面面积、体积或厚度。

9.如权利要求7或8所述的方法，其特征在于，计算每个所述导体层的厚度、以及所述导体柱的尺寸，使相邻两个所述电容的电容值相等，包括：

所述多个导体层的厚度设置为沿所述第一方向逐渐变薄，且所述导体柱的直径设置为沿所述第一方向逐渐变宽。