CN1254954A - 有高介电常数的介电材料或铁电材料的电容器及制造方法 - Google Patents
有高介电常数的介电材料或铁电材料的电容器及制造方法 Download PDFInfo
- Publication number
- CN1254954A CN1254954A CN99120212A CN99120212A CN1254954A CN 1254954 A CN1254954 A CN 1254954A CN 99120212 A CN99120212 A CN 99120212A CN 99120212 A CN99120212 A CN 99120212A CN 1254954 A CN1254954 A CN 1254954A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- supporting construction
- electrode
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 77
- 239000000463 material Substances 0.000 title claims description 136
- 238000000034 method Methods 0.000 title claims description 50
- 238000010276 construction Methods 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000005260 corrosion Methods 0.000 claims description 68
- 230000007797 corrosion Effects 0.000 claims description 66
- 239000003989 dielectric material Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 22
- 229910000510 noble metal Inorganic materials 0.000 claims description 16
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims 1
- 229910052741 iridium Inorganic materials 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000009738 saturating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 241001415145 Acnistus arborescens Species 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000006902 nitrogenation reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
具有高ε介电材料或铁电材料的电容器介电材料(9)的电容器,其含贵金属的存储器电极具有多层薄片(61),这些薄片经支撑结构(7)彼此连接并且在必要时与载体连接。支撑结构可以安置在薄片的一个或多个外侧面之上,或者可以在内部通过薄片伸展。制作可以例如通过交替地用较低和较高腐蚀率的层系列的淀积(必要时在下部区域具有阻止腐蚀层),腐蚀成层结构,形成支撑结构以及有选择的除去具有高腐蚀率的层来实现。
Description
本发明涉及一种集成电路内具有含贵金属第一电极的电容器，其中用高ε介电材料或铁电材料作为电容器的介电材料。
在大多数集成半导体电路内需要电容器，例如在DRAM电路或A/D变换器内。在此提高集成度是一个首要目标，即：必须实现具有最小占地面积，但尽可能高或为满足要求够用的电容量。尤其在DRAM电路提出了该问题，在DRAM电路每个存储器单元具有一个存储电容器和一个选择晶体管，其中可供存储器单元支配的面积一直在缩小。同时为了可靠的储存电荷以及为了读出信息的可辨别性必须维持存储器电容器一定的最低电容量。并发现该最低电容量目前约为25fF。
为了减小电容器的占地面积，可应用具有高介电常数(高ε介电材料)的顺电材料作电容器的介电材料。在存储器装置里首先应用这种电容器作所谓的“叠置的”电容器(单元的电容器安排在所属的选择晶体管之上)。利用顺电材料作为电容器介电材料的存储器单元在选择供电电压时丧失其电荷，并因此丧失所储存的信息。此外，由于残余漏电该单元必须不断地重写(更新时间)。与此相反根据铁电材料不同的极化方向使用铁电材料作电容器介电材料有可能建立非易失型存储器(FRAM)，该FRAM在选择供电电压时不会丢失其信息，并且也不必不断地重写。单元的残余漏电不影响储存的信号。
从文献已知，不同的高ε介电材料和铁电材料，例如钡锶钛酸盐(BST)，锶钛酸盐(ST)或铅锆钛酸盐(BZT)，此外还有铁电、顺电聚合物等。
虽然这些材料具有所希望的电特性，但是其意义在实际上还是有限的。其主要原因是上述材料不能立即在半导体器件内使用。这种材料的制造需要通过在含氧气氛内的高温溅射过程或淀积过程实现。其结果导致在半导体工艺内作为电极材料用的导电材料(例如多晶硅、铝或钨)不再适用。因为在这些条件下它们氧化，因此至少第1电极一般由含贵金属的材料如铂或铑制造。然而，这些新电极材料对半导体工艺而言是比较不为人知的。它们很难沉积，并只在较小层厚的情况下才可令人满意地结构化。此外它是渗透氧的，其结果导致在电容器介电材料制造时深层的结构被氧化以及不能保证在第1电极和选择晶体管之间有足够好的接触。因此在电容器介电材料之下必须有抑制氧扩散的阻挡层。
在DE 196 40 448中描述了这样一种存储器单元，其中在第1电极和用于选择晶体管的连接结构之间的阻挡层整个平面地通过氮化作用产生。在DE-OS 196 40 244中描述了具有高ε介电系数和铁电系数的电容器介质材料的一种电容器，其中第1电极由电极芯以及与其对置的含贵金属的薄层组成，并且其中电极芯由连接结构的材料或氧阻挡层材料组成。其优点是只需构成含贵金属的薄层。所有这些具有高ε介电或铁电系数的电容器介电材料的电容器的共同点是为第1电极提供原则上平面的结构。
在US 5 581 436中作为议论中的形式的电容器的第1电极，在电极芯的表面上淀积-薄铂层。必要时高ε介电材料作为自由固定的结构可以在形成第1和第2电极前制造，即：这时电极在介电材料的侧壁上构成。
本发明的任务是：在具有高ε介电或铁电系数的电容器介电材料的电容器中进一步减小其占地面积，以及对这样一种电容器提供一种简单的与一般制造过程兼容的制造方法。
根据本发明此项任务通过下述电容器和制造方法解决：
安置在半导体装置内的载体上的电容器，具有含贵金属的第1电极，具有由高ε介电材料或铁电材料构成的电容器介电材料和具有第2电极，并且第1电极具有至少两彼此相隔的薄片，这些薄片基本上对载体表面平行安置，并经过支撑结构彼此电和机械连接。
这种电容器的电容器制造方法可以是，在载体表面上产生一层系列，该层系列各自交替地包含含贵金属的第1材料层和第2材料层，其中第2材料相对第1材料是有选择地可腐蚀的，该层系列被腐蚀成具有侧面的层结构，产生支撑结构，它至少覆盖层结构的一侧面并机械和电连接第1材料层，第2材料层可相对第1材料层和支撑结构有选择地除去，在第1材料层和支撑结构的暴露表面上保形淀积高ε介电材料和铁电材料的电容器介电材料，在电容器介电材料上产生第2电极。
电容器的另一种制造方法可以是，在载体表面产生一层系列，该层系列各自交替地包含贵金属的第1材料层和第2材料层，其中，第2材料相对第1材料是有选择地可腐蚀的，在层系列内形成一开孔，在开孔内形成填满开孔的支撑结构，层系列在各向异性腐蚀过程中腐蚀成具有内部平放的支撑结构的层结构，第2材料层可相对第1材料层和支撑结构有选择地除去，在第1材料层和支撑结构层的暴露表面上保形淀积高ε介电材料或铁电材料的电容器介电材料，在电容器介电材料上产生第2电极。
在本发明中第1电极至少包含两彼此相隔的薄片，这些薄片基本上对载体表面平行并且经支承结构彼此相连接。因此起电容作用的表面相对占用的载体表面显著地扩大。
第1电极的几何结构相应于由掺杂的多晶硅制成的所谓“叠片电容器”的形状。这种叠片电容器在例如EP 415 530 B1，EP 779 656A2，EP 756 326 A1和在尚未公开的DE专利申请Nr.198 21 910.5，198 21 776.5和19821777.3中所述。实例性的可提出下列几种基本形式：
A)在薄片相邻的一侧面或两侧面上外放置的支撑结构，
B)在三侧面上的外放置的支撑结构，
C)在所有的(通常为四个)侧面上的外平放的支撑结构，
D)穿过薄片的内放置的支撑结构。
作为材料尤其是铂适合作第1电极，但是钌氧化物以及其它含贵金属的材料也适合作第1电极，这些材料对于在高ε电容器或铁电材料电容器内使用是公知的。第2电极优先由与第1电极相同的材料制成，但是也能够用其它合适的材料，例如W或TiN，以及其它金属或掺杂多晶硅形成。电容器的第2电极通过高ε介电材料或铁电材料与第1电极隔开。
载体可以包含第1电极用引线，其余载体表面被绝缘层复盖。随后含贵金属的第1电极(即最下层薄片或支撑结构)覆盖一部分载体表面并且掩盖了该引线，所以保证了电接触。
电容器优先置入DRAM单元内。随后，载体包含所属的MOS选择晶体管。晶体管的SD区经上述引线与第1电极连接。引线优先在其上区具有一导电的氧阻挡层(例如氮化钛)并且此外由例如钛、多晶硅、钨或类似物制成。
为了制造第1电极，在能够包含其内掩埋引线的绝缘层的载体上产生各自交替地具有含贵金属第1材料层和第2材料层的层系列，其中第2材料是对第1材料有选择地可腐蚀的。作为第2材料优先用金属，例如铝或钛。
在具有外放置的支撑结构的实施例，使层系列直到载体被结构化，以便形成具有侧面的层结构。支撑结构在至少一侧面上产生，对此尤其是能够使用各向异性的倾斜蒸镀或用具有随后各向异性腐蚀用于形成侧墙的保形淀积。然后在最后的方法中腐蚀一孔进入层结构，以便能够使层表面暴露并通过选择性腐蚀去除第2材料层。
该孔可以安置在层结构的边缘，所以在这里除去形成支撑结构的层(或侧墙)以及可能的话除去层结构的边缘区。
另一方面该孔可以完全在层结构内部的，尤其是在中心产生。因此保证在第2材料向外腐蚀时具有特别高的稳定性，因为在支撑构架的所有位于外部的侧面上存在支撑结构。因此第2材料层可以极薄，例如20-30nm。
该孔也可以这样处于或通过层结构内部，以至它把层结构分离成两个分区。这时每一分区用作电容器的一个第1电极。换句话说，开始层结构是这样产生的，以至它具有两相邻电容器的侧面尺度并在形成开孔时被分开的两电极。然后每一电极在三侧面上(外侧)备有支撑结构，因此又保证了良好的机械稳定性。
在本发明的另一实施结构中支撑结构在电极内部形成。为此如第1实施结构一样，在载体上形成层系列。在层系列里形成开孔并且优先用第1材料填满，以至在开孔内产生支撑结构。接着层系列按照待产生的电极尺寸对层结构各向异性腐蚀。第1和第2材料层在外侧面上暴露。借助对第1材料和对支撑结构有选择地腐蚀除去第2材料层。在此使用具有各向同性成分的腐蚀过程。剩留的第1材料层以及与其电连接的支撑结构形成第1电极。
在产生第1电极后在所有实施结构中在第1电极上施加高ε介电材料或铁电材料。在其上产生反电极，这时填满薄片之间的空隙。
可以淀积一阻止腐蚀层作为层系列最下或次下层。该阻止腐蚀层在第2材料层有选择地各向同性腐蚀之前、同时或之后除去。然后与阻止腐蚀层相邻的层或层系列的各层首先是第1材料层。为形成层结构的腐蚀这时也如产生开孔一样在第2或者甚至在第3腐蚀步骤内实现，其中第1腐蚀步骤对阻止腐蚀层是有选择的。在载体里可能存在的接触孔或阻挡层或甚至载体表面本身也是通过这种方法受到特别好地保护。这时阻止腐蚀层的使用是否有益，取决于第1和第2材料、阻挡层和载体表面的选择。
层系列(Pt，Al)的制造例如可以通过溅射或通过CVD法实现。用Cl2，Ar，SiCl4或PCL3的RIE(反应离子刻蚀)可以用作Pt和Al层系列的各向异性腐蚀方法。Al的有选择的各向同性腐蚀可以用H3PO4/HNO3/H2O或HCL实现，这时腐蚀率比处于至少1∶100。钛可以用NH4OH/H2O2对含贵金属的层实现各向同性和有选择的腐蚀。对由氧化硅制成的载体表面的选择性处于≥1∶100。
本发明依靠附图和实施例详细说明如下。
图1-4示出通过一基片的断面图，在该断面上凭借DRAM存储器单元说明方法的第1实施例。图5-6相应地示出第2实施例。图7-12示出第3实施例。图13-14示出第4实施例。图15-19示出第5实施例。图20-24示出第6实施例。
图1；一绝缘层2淀积到基片1上。该基片1例如是包含具有字线和位线的选择晶体管的硅基片(参照图4)。该绝缘层例如由氧化硅制成并且平面化。在该绝缘层2内开接触孔3并且用导电材料例如用掺杂的多晶硅、钨、钽、钛、氮化钛或硅化钨填满。该接触孔3是这样安置的，以至他们各自达到基片1内选择晶体管的源/漏区。优先在接触孔3的上部安置了抑制氧扩散的阻挡层4。制造这种阻挡层的方法例如由DE-196 40 246，DE-196 40 448为大家所知。现在在该载体的表面上淀积层系列，该层系列交替地包含含贵金属的第1材料层61和第2材料62。例如第1材料由铂形成以及第2材料由铝形成。通过只改变靶以及调整溅射过程参量的方式，这些层可以在溅射设备里直接一层接一层淀积。在本实施结构中第2材料必须对第1材料和载体表面2有选择地可腐蚀的，但对阻挡层材料并不这样。在本实施例，第1材料层直接淀积到载体表面，而层系列的最上层由第1材料制成。
图2：接着在应用掩模情况下通过各向异性腐蚀由层系列形成层结构6，其侧面尺度相当于制成的电容器薄片包括至少一侧面上的一定提前量V在内。在与其垂直的侧向层结构的延伸优先相当于电容器薄片的延伸。绝缘层2的表面在层结构旁暴露。Cl2，Ar，SiCl4或PCl3可以用于腐蚀处理。然后层7优先由第1材料保形淀积，其中层厚处于10-100nm范围。合适的沉积方法例如有CVD。
图3：由第1材料淀积层通过各向异性反腐蚀在层结构6的侧壁上形成侧墙7。各向异性腐蚀可以通过溅射腐蚀实现。接着在应用光刻法产生掩模的条件下通过各向异性腐蚀这样结构化具有侧墙7的层结构，以至在一侧除去侧墙7以及一部分层结构6即预先确定的提前量V。于是在这侧层结构具有一侧面，铂层61和铝层62的表面在该侧面上暴露。换句话说，一个孔腐蚀到层结构内，它被安置在结构的侧面。留下的侧墙7表示支撑结构。
图4：第2材料层62用对第1材料层、支撑结构7和载体表面2不腐蚀的具有各向同性成分的腐蚀过程除去。阻挡层4被第1材料的最下层保护。按照这种方式形成由彼此相隔的薄层61和支撑结构7构成的第1电极。支撑结构7使薄片61彼此机械和电连接，并且与载体表面连接。对引线3，4的接触经最下层的电容器薄片实现。然后由高ε介电材料或铁电材料构成的电容器介电材料9应用已知的方法淀积。这时使用的高温过程不会导致深层结构的氧化，因为避免了氧通过阻挡层4的扩散。最终淀积导电层以便形成反电极10。
在这图4内还进一步描述了在载体内实现的在电容器置入DRAM电路时存在的结构。第1电极61，7形成用于存储电容器所谓的存储器节。第1电极经过其下安置的并配备扩散阻挡层4的接触点3与选择晶体管的源/漏区11连接。选择晶体管的另一源/漏区12经位线接触点14与掩埋的位线15连接。首先两相邻的存储器单元具有公共的位线接触点。掩埋的位线15和位线接触点14被绝缘层2所包围。在选择晶体管的源/漏区之间安置了一沟道区16，栅介质(未图示)和起着字线17作用的栅电极。字线17和位线接触点14各由掺杂的多晶硅形成。位线15由掺杂多晶硅，硅化钨或钨形成。在背对S/D区的位线的一侧各有一绝缘结构例如填满材料的浅沟18，用于在相邻选择晶体管之间绝缘。
下述实施例以图1描述的结构为基础。
图5：(第2实施例)另一可能途径是，通过尤其是第1材料的导电层的各向异性的倾斜蒸发到层结构6的侧壁产生连接部分。此外，由层61，62通过各向异性腐蚀产生层结构6，其侧面尺度相当于制成的电容器薄片。然后以小于一预定角度将铂蒸发到层结构的一个或二个外侧面上，其中，在约10-4Pa下使用电子束蒸发。形成层厚约10-100nm的支撑结构7，第1和第2材料层的表面在对置的外侧面上暴露。这意味着：不经孔的腐蚀，得到在一侧开口的层结构。而短时间的各向异性腐蚀也能实现整个平面的结构即未经光刻技术实现，以便除去水平面上的可能存在的薄Pt层。
图6：第2材料层62用对不腐蚀第1材料层、支撑结构7和载体表面2的各向同性成分的腐蚀过程除去。阻挡层4被第1材料的最下层保护。按照这种方式形成由彼此相隔的薄层61和支撑结构7构成的第1电极。支撑结构7使薄片61彼此机械和电连接，并且与载体表面连接。对引线3，4的接触经最下层的电容器薄片实现。然后由高ε介电材料或铁电材料构成的电容器介电材料9应用已知的方法淀积。这时使用的高温过程不会导致深层结构的氧化，因为避免了氧通过阻挡层4的扩散。最终淀积导电层以形成反电极10。显而易见在DRAM单元里使用只在图4描绘的基片中的结构的情况下，在这里，以及在所有其它实施例也同样实现。
图7：在这第3实施例，支撑结构在层结构6的所有外侧面上形成。此外示范地说明了阻止腐蚀层的使用，该阻止腐蚀层基本上可以在所有实施例内使用。正如在图1说明那样，交替地包含第1材料层61和第材料62的层系列淀积到包含硅基片，绝缘层2，具有淀积4的引线3的载体上。直接在载体表面存在第1材料层。也可以淀积阻止腐蚀层5取代最下层的第2材料层，即：次下层不由第2材料构成，而是由第1和第2材料对其有选择性可腐蚀的材料构成。例如第1材料由Pt构成，第2材料由Al构成，而阻止腐蚀层5由TEOS或氮化物构成。此外，可以考虑RuO/Ti层系列。该层可以通过溅射过程制造。在本实施例层系列的最上层由第1材料制成。
图8：接着由层系列(包括阻止腐蚀层5在内)在应用掩膜条件下，通过各向异性腐蚀形成层结构6，这时-必要时在二或三腐蚀步骤里-也腐蚀阻止腐蚀层5。各向异性腐蚀也可以作为溅射腐蚀实现，一般方法可以用于阻止腐蚀层的腐蚀。绝缘层2的表面暴露在层结构6旁。
图9：在整个装置上保形淀积第1材料层7。因此层结构6的所有外侧面被层7覆盖。
图10：借助整个平面的各向异性腐蚀由层7腐蚀形成支撑结构7的侧墙。然后在使用光掩模条件下腐蚀孔8到层结构内，该孔使第1材料层和第2材料层的表面暴露。在本实施例该孔处于结构的内部。这时首先在各向异性腐蚀步骤里层系列一直腐蚀到阻止腐蚀层5为止。
图11：然后在用各向同性成份的腐蚀步骤里，阻止腐蚀层5相对第1材料有选择地除去。第2材料层62用各向同性成份的腐蚀过程除去，这种腐蚀过程不损害第1材料层和支撑结构7(必要时在除去阻止腐蚀层5之前、之后或同时)。按照这种方式制成含贵金属的第1电极。支撑结构7把电极的所有外侧面上的薄片61彼此机械和电连接。经过可靠地覆盖引线的电极的最下层的薄片实现引线3，4的电接触。通过阻止腐蚀层5的应用排除因在形成孔8时最下层的薄片的轻微腐蚀或蚀透引起不良接触的危险。
图12：接着如以前的例子所示(制造电容器介电体和反电极)制成电容器。
图13：在这第4实施例内，第1电极具有几何形状如其在EP 0779656 A2内所描绘的那样。那里在图7到14所描述的制造方法基本上可以接受，其中引线(在那里用23表示)配备阻挡层，并且层系列和支撑结构的材料以及使用的腐蚀过程按照本发明改变。从图1出发，层系列被腐蚀成覆盖两相邻引线3，3′并有两相邻电容器(或薄片)侧面尺度的层结构6。侧墙7作为支撑结构在层结构6的侧面产生。合适的腐蚀过程和淀积过程在第1实施例给出。绝缘层2表面暴露在层结构6和支撑结构7外。
图14：在应用光刻法产生的掩模条件下，层结构6通过孔的各向异性腐蚀分为彼此由间隙分开的两个分区。在间隙区暴露绝缘层的表面。在这里分区具有暴露的层系列的层表面。留下的侧墙7各表示对每一分区的支撑结构7。第2材料层62用各向同性成分的腐蚀过程除去，这种腐蚀过程不损害第1材料层，支撑结构7和载体表面2。阻挡层4被第1材料的最低层保护。按照这种方式形成两相邻的第1电极，该两相邻电极各由彼此相隔的薄片61和支撑结构构成，并且通过间隔彼此分开。支撑结构7把三侧面的电容器各薄片61彼此机械和电连接，并与载体表面连接。对各引线3，4的接触各经过最低的电容器薄片实现。然后，由高ε介电材料或铁电材料9构成的电容器介电材料用已知方法淀积。这时使用的高温处理不会导至深层结构的氧化，因为氧的扩散通过阻挡层4，4′避免。最终淀积形成反电极10的导电层。
在下面的实施例(5和6)里，电容器的薄片通过在内部伸展的支撑结构彼此机械和电连接。应用迄今为止的例子内所用的相同参考符号，只详细描述其对已说明方法的区别。
图15：在绝缘层2上作为层系列的最低层，例如由TEOS或氮化物，形成具有层厚约50nm的阻止腐蚀层5。处于其上的层系列层在这里也如最上层一样是第2材料层，可是两者也可以由第1材料制成。
图16：在层系列内，腐蚀孔一直到阻腐蚀层5为止。为此，可以使用如上所述用含氯的气体的腐蚀过程。在第2腐蚀步骤里阻止腐蚀层5用C2F6/CHF3蚀透并且暴露出引线的阻挡层4。腐蚀步骤是如此选择，以至避免阻挡层的损坏。开孔被第1材料填满，主要也在层系列的水平表面上淀积第1材料。
图17：接着在各向异性的、相对阻止腐蚀层有选择的腐蚀过程中使层系列61，62构成层结构6。
图18：如上所述实现薄片61的自由腐蚀，其中腐蚀是相对第1材料和阻止腐蚀层可选择的。在应用Ti时，例如可以使用NH4OH/H2O2的湿法腐蚀，对作为阻止腐蚀层Pt的选择性至少为1∶100，对作为阻止腐蚀层氮化物至少为1∶100。
图19：尤其在阻止腐蚀层上安置第2材料层62时，则阻止腐蚀层可以留在载体上。电容器通过在曝露的表面上形成高ε介电材料9或铁电材料并产生反电极10而制成。
图20：在这第6实施例里表示作为层系列的次最下层使用了阻止腐蚀层(TEOS，氮化物)。
在载体上淀积具有第1材料的层61作为最低层以及阻止腐蚀层5作为次低层的层系列，其上交替地淀积第1材料层(61)和第2材料层(62)。
图21：在层系列内腐蚀孔一直到阻止腐蚀层5为止。为此可以使用含氯气体的RIE过程。在第2腐蚀步骤里，阻止腐蚀层5用C2F6/CHF3蚀透，以至孔暴露到第1材料的最低层的表面。腐蚀步骤相对第1材料有选择地实现。开孔被第1材料填满，主要也在层系列的水平表面上沉积第1材料。
图22：接着，在各向异性的腐蚀过程中，层系列61，62包括阻止腐蚀层5在内构成为层结构6。必要时为此实施多个腐蚀步骤。在层结构附近载体表面2暴露。
图23：如上所述进行薄片61的自由腐蚀，其中腐蚀相对第1材料是有选择的。对阻止腐蚀层的选择性是不必要的。同样也除去阻止腐蚀层5。对TEOS或氮化物合适的各向同性腐蚀过程对专家而言是熟悉的。借此制成第1电极。薄片61经支撑结构彼此机械和电连接，与引线结构3，4的接触经最下层薄片实现。因此在支撑结构和引线之间的失调性并不临界。不用阻止腐蚀层可以对最下层薄片蚀透并且壁阻挡层4或许受损。
图24：电容器通过在自由表面上形成高ε介电材料9或铁电材料以及产生反电极10而制成。
Claims (15)
1.安置在半导体装置内的载体上的电容器，
-具有含贵金属的第1电极(61，7)，
-具有由高ε介电材料或铁电材料构成的电容器介电材料(9)，
-具有第2电极(10)，其特征为：
第1电极具有至少两彼此相隔的薄片(61)，这些薄片基本上对载体表面平行安置并经支撑结构(7)彼此电和机械连接。
2.根据权利要求1的电容器，其中，这些薄片(61)经支撑结构(7)与载体(1，2)电连接。
3.根据权利要求2的电容器，其中，支撑结构7安置在薄片(61)的至少一个外侧面上。
4.根据权利要求1或2的电容器，其中，支撑结构7贯通薄片。
5.根据权利要求1到4之一的电容器，其中，在其面向电容器的表面上的载体，具有其内安置接触点(3)的绝缘层(2)，其中，接触点(3)包含一扩散阻挡层(4)并与第1电极(61，7)连接。
6.根据权利要求5的电容器，其中，载体包含-MOS晶体管，接触点(3)把晶体管的S/D区(11)与第1电极(61，7)连接一起。
7.根据权利要求1的电容器制造方法，其中，在载体(1，2)表面上产生一层系列，该层系列各自交替地包含含贵金属的第1材料层(61)和第2材料层(62)，其中第2材料对第1材料是有选择地可腐蚀的，
-其中，层系列被腐蚀成具有侧面的层结构(6)，
-其中，支撑结构(7)，它至少覆盖层结构(6)的一侧面并机械和电连接第1材料层，
-其中，第2材料层(62)对第1材料层(61)和支撑结构(7)有选择地除去，
-其中，在第1材料层和支撑结构(61，7)的暴露表面上保形蒸镀高ε介电材料和铁电材料的电容器介电材料(9)，
-其中，在电容器介电材料上产生第2电极。
8.根据权利要求7的方法，其中，借助第1材料的保形沉积，接着借助对侧墙各向异性反腐蚀产生支撑结构，以及其中，腐蚀孔(8)直到层结构内，它使第1材料层和第2材料层的表面暴露。
9.根据权利要求8的方法，其中，开孔处于层结构(6)的边缘旁。
10.根据权利要求8的方法，其中，开孔进入层结构的内部，以至支撑结构留在层结构的所有外侧面上。
11.根据权利要求8的方法，其中，在层结构内形成开孔时，具有支撑结构的层结构分成由一缝隙相隔的两分区，其中每一分区表示电容器的一第一电极。
12.根据权利要求7的方法，其中，借助各向异性的倾斜蒸镀过程产生支撑结构。
13.根据权利要求1的电容器的制造方法，
-其中，在载体(1，2)表面产生一层系列，该层系列各自交替地包含，有贵金属的第1材料层(61)和第2材料层(62)，其中，第2材料相对第1材料是有选择地可腐蚀的，
-其中，在层系列内形成一开孔，
-其中，在开孔内形成填满开孔的支撑结构(7)，
-其中，层系列在各向异性腐蚀过程中腐蚀成具有内部平放的支撑结构的层结构(6)，
-其中，第2材料层(62)相对第1材料层(61)和支撑结构(7)有选择地除去，
-其中，在第1材料层和支撑结构层(61，7)的暴露表面上保形淀积高ε介电材料或铁电材料的电容器介电材料(9)，
-其中，在电容器介电材料(9)上产生第2电极(10)。
14.根据权利要求7-13之一的方法，其中，第1材料层(61)由Pt，Ir或RuO产生，第2材料层(62)由相对其有选择地可腐蚀的金属，尤其是Al和Ti产生。
15.根据权利要求7-14之一方法，其中，在载体(2)上或在层系列的最下层淀积一阻止腐蚀层(5)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19842682A DE19842682A1 (de) | 1998-09-17 | 1998-09-17 | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren |
| DE19842682.8 | 1998-09-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1254954A true CN1254954A (zh) | 2000-05-31 |
Family
ID=7881328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99120212A Pending CN1254954A (zh) | 1998-09-17 | 1999-09-17 | 有高介电常数的介电材料或铁电材料的电容器及制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0987755A3 (zh) |
| JP (1) | JP2000101046A (zh) |
| KR (1) | KR20000023169A (zh) |
| CN (1) | CN1254954A (zh) |
| DE (1) | DE19842682A1 (zh) |
| TW (1) | TW437070B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442782B1 (ko) * | 2001-12-24 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
| US11916099B2 (en) | 2021-06-08 | 2024-02-27 | International Business Machines Corporation | Multilayer dielectric for metal-insulator-metal capacitor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
| KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
| DE19527023C1 (de) * | 1995-07-24 | 1997-02-27 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung |
| US5661064A (en) * | 1995-11-13 | 1997-08-26 | Micron Technology, Inc. | Method of forming a capacitor having container members |
| DE19546999C1 (de) * | 1995-12-15 | 1997-04-30 | Siemens Ag | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
| DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
| EP0954030A1 (de) * | 1998-04-30 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung |
-
1998
- 1998-09-17 DE DE19842682A patent/DE19842682A1/de not_active Ceased
-
1999
- 1999-08-24 TW TW088114492A patent/TW437070B/zh active
- 1999-09-14 JP JP11260497A patent/JP2000101046A/ja not_active Withdrawn
- 1999-09-15 KR KR1019990039493A patent/KR20000023169A/ko not_active Application Discontinuation
- 1999-09-16 EP EP99118398A patent/EP0987755A3/de not_active Withdrawn
- 1999-09-17 CN CN99120212A patent/CN1254954A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0987755A2 (de) | 2000-03-22 |
| KR20000023169A (ko) | 2000-04-25 |
| JP2000101046A (ja) | 2000-04-07 |
| TW437070B (en) | 2001-05-28 |
| EP0987755A3 (de) | 2004-01-21 |
| DE19842682A1 (de) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064365B2 (en) | Ferroelectric capacitors including a seed conductive film | |
| CN1143377C (zh) | 具有高ε介电材料或铁电材料的电容器及其制造方法 | |
| US20020153550A1 (en) | FRAM and method of fabricating the same | |
| US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
| US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| CN1140927C (zh) | 存储单元的制法 | |
| JP3732524B2 (ja) | 集積化半導体メモリ装置の製造方法 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| KR100536590B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US20050118762A1 (en) | Manufacturing method of semiconductor device | |
| KR100438781B1 (ko) | 금속-절연체-금속 캐패시터 및 그 제조방법 | |
| CN1248068A (zh) | 在半导体器件内安置在支撑架上的电容器及其制造方法 | |
| CN1254954A (zh) | 有高介电常数的介电材料或铁电材料的电容器及制造方法 | |
| US7224015B1 (en) | Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM] | |
| US20040248365A1 (en) | Area-efficient stack capacitor | |
| JP2000511359A (ja) | バリアのない半導体メモリ装置の製造方法 | |
| US6162680A (en) | Method for forming a DRAM capacitor | |
| US6440869B1 (en) | Method of forming the capacitor with HSG in DRAM | |
| KR100634548B1 (ko) | 강유전막 상에서 귀금속막의 증착률을 높일 수 있는 물질막제조방법, 이 방법을 이용한 강유전막 커패시터 제조 방법및 이 방법으로 형성된 강유전막 커패시터, 이러한강유전막 커패시터를 포함하는 반도체 메모리 장치 및 그제조 방법 | |
| CN1172363C (zh) | 铁电电容及其制造方法和铁电存储单元制造方法 | |
| KR100329741B1 (ko) | 텅스텐 실리사이드 하부전극을 갖는 캐패시터 형성 방법 | |
| KR100351455B1 (ko) | 반도체장치의 스토리지노드 전극 형성방법 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |