CN1436363A - 形成方法以及包含增强表面面积导电层的集成电路结构 - Google Patents

Abstract

一种与高介电常数材料兼容的增强表面面积的导电层，它通过形成具有至少两个相的一个薄膜或层来生成，其至少一个相是导电的。薄膜可以以任何简便的方式形成，比如通过化学汽相沉淀技术，可以跟着一个退火以便更好的定义和/或晶体化至少两个相。在一个下导电层的上方可以形成薄膜。至少两个相中的至少一个被选择从薄膜中移去，比如通过蚀刻处理，择优的蚀刻至少两个相的至少其中之一以至于留下至少一部分导电相。导电的钌和钌氧化物可以被用于两个或多个相。铱和它的氧化物，铑和它的氧化物，铂和铂铑可以被使用。一个湿蚀刻剂包括可以被使用的铈的硝酸铵和醋酸。在该蚀刻剂和一种钌/钌氧化物薄膜的情况下，蚀刻剂择优的移去钌相，留下一种凹坑的或“岛屿的”钌氧化物的表面，并通过下导电层物理的和电性连接。剩余的凹坑的或岛的层，如果任意的，连同下导电层构成一个增强的表面面积导电层。增强表面面积的导电层可以用于形成集成电路中的一个板极或存储电容器，比如在一个DRAM的存储器单元中的等等。

Description

形成方法以及包含增强表面面积导电层的集成电路结构

技术领域

本发明涉及半导体设备和它的制造，尤其涉及包含钌和钨的电性导电层以及它的形成和使用。

背景技术

一个电容器通常包括两个接近的但是彼此隔开的电导体。两个导体形成电容器的“板极”，并可以通过一种电介质材料被分开。当一个电压施加在电容器的板极上时，在板极上积累电荷。在施加一个电压之后如果该板极实质上是立即电绝缘的，积累的电荷可以被存储在板极上，从而“存储”施加的电压差。

集成电路的制造包括形成用作各种电路元件的电导电层，包括用作的电容器板极。存储器电路，比如DRAM等等，使用电导电层来形成存储单元电容器的相对板极。

高性能，低成本集成电路的驱动要求总是减小各个电路特性的面积，包括存储电容。由于一个电容器的电容(电荷量能被存储作为供电电压的一个函数)通常随电容器板极的面积而改变，当通过存储电容器占有的电路面积减小时，期望采取步骤以保持或增加电容而不管较小的占用面积，以不损害电路功能。

可以采取各种步骤来增加或保持电容而不用增加占用面积。例如，在电容器板极之间可以使用具有较高电介质常数的材料。此外，将板极表面可以变得粗糙以增加板极的有效表面积而不增加电容器占有的面积。

对于一个存储单元电容器的一个板极的用于提供一个粗糙表面的一种方法是形成半球状的晶粒多晶硅(HSG)的板极，可能带有一个覆盖的金属层。HSG的半球状的晶粒增强了板极的表面而不增加它的占有面积。

然而，HSG制造困难，因为要在HSG上和附近形成二氧化硅。在HSG上可以形成一种二氧化硅层，特别是在电容器层的介质层的沉淀过程中。即使使用一种插入的现存的金属层，来自电介质层沉淀的氧能扩散到金属层中，在多晶硅表面上形成二氧化硅。硅扩散通过金属层还可以在金属和电介质层之间产生一个二氧化硅层。

在金属层和HSG之间的二氧化硅能降低到金属电容器板极表面的电接触。在金属层和电介质层之间的二氧化硅能减少所导致的电容器的电容。

为了试图避免由二氧化硅所引起的这些负面效应，在HSG和金属层之间可以使用一个扩散阻挡层。但在典型的电容器几何结构中，层的总数越多，所需要的电容器占有的最小面积越大。而且，在HSG上沉淀的每个附加层的上表面趋于比下表面更为平滑，减少了由HSG提供的所增加的表面面积。

发明概述

本发明提供一个与高电介质常数材料兼容的增强的表面面积(粗糙表面的)导电层，并可用于集成电路的形成，特别是用于存储器单元中的存储的板极。

通过首先形成具有两个或多个相的一个薄膜可以形成增强表面面积的导电层，比如铱和铱氧化相，钌和钌氧化相，铑和铑氧化相，铂和铂-铑相等等。在导电层的一个下面上方可以形成薄膜。接着在至少的一个相选择移去薄膜，在形成一个增强表面面积导电层之后留下至少一个相。

在一个示例的实施例中，一个层的相被移去以留下一个不可移去相的一个凹痕的表面。凹痕的表面可以包括不可移去的相形成的岛屿。通过各种移去也可以形成一个“岛屿的”表面，它的表面可以包括一些凹痕。可以使用任何适当的选择的移去处理，比如一个蚀刻处理或蚀刻剂，湿刻或干刻的，在比其他相大很多的比率上蚀刻一个相。此外，也可以使用热的和化学选择的移去技术。选择的移去处理择优的除去一个相，留下其他相的凹痕或“岛屿的”表面。在具有独立的或孤立的岛屿的岛屿表面的情况下，一个下导电层可以物理的和电的连接这些岛屿。剩余凹痕的或岛屿的材料的层，如果是任意的，连同下导电层，构成一个增强表面面积的导电层。

增强表面面积的导电层可以用于形成集成电路中存储电容器的一个板极，比如在DRAM存储器单元中的极板等等。如果形成增强表面面积导电层的选择的材料对引发的氧化是相对的抵抗而降低了导电性，比如用钌氧化物或其他的例如包含氧的导体，则二氧化硅的形成趋势可以被减少或被消除，提供改进的用于与高电介质常数电介质材料的兼容性。诸如在HSG方法中使用的一个插入金属层和/或阻挡层也可以被使用，但其期望从电容器结构中被省略，允许带有相同的甚至更大电容量的电容器具有较小的尺寸。这就要求设计和制造较高速度，较高密度，和较低成本的存储器电路。

附图说明

图1是按照本发明的一个实施例的用于一个处理例子中的带有层结构的截面图。

图2是在分离或晶体化一个层内单独的相之后的图1的层的截面图。

图3是在择优的移去一个相之后图2的层的一个截面图。

图4是在结构上形成一个电介质层之后图3的层的一个截面图。

图5是在结构上沉积一个导电层之后图4的层的一个截面图。

图6通过本发明的一个处理产生的和包括在一个集成电路中的一个存储器电容器结构的一个截面图。

图7是包含钌的薄膜在择优的移去钌之前和之后的一个计算机产生的X射线衍射研究的曲线图。

详细描述

本发明允许生成表面面积增强的导电层，它具有改进的与高电介质常数(“高-K”)电介质材料的兼容性。

这是通过形成具有至少两个相的材料层而实现的，在它的至少一个相上是导电材料。在下导电层的上方可以形成该层。在一种和沉积相同的状态中该层可以具有两个或多个相。此外，该层也可以在物理的和/或化学的环境中被处理，在沉积过程中或之后，环境增强，控制，以影响层内不同相的区域范围的开发。

在具有至少两个相的层被形成之后，至少一个相被选择移去，留下导电材料之后的至少一个相。保留的导电相或相，如果是任意的，连同下导电层，形成增强的表面面积导电层，其可以被用于形成集成电路中的存储电容器的板极，比如一个DRAM的存储器单元等等。如果选择用于形成增强表面面积导电层的的材料对引发的氧化是相对的抵抗而降低了导电性，如同包含氧的导体一样，比如钌氧化物，则二氧化硅的形成趋势可以被减少或被去除，提供改进的用于与高电介质常数电介质材料的兼容性。

实施例

根据本发明的一个具体实施例，通过从包含钌(Ru)和二氧化钌(RuO₂)相的一个薄膜或层中相对于钌氧化物而有差别地(differentially)移去钌，可以生成一个表面面积增强的导电层。在该例中，有差别的移去处理可以包括相对于层中的钌氧化物择优的去除钌。例如，可以用一种蚀刻剂和/或蚀刻处理执行移去，相对于钌氧化物它择优的蚀刻钌，留下包括钌氧化物的一个增强的表面面积。

在一个支持结构10上可以形成表面面积增强的导电层，如图1的部分截面图所示。支持结构可以是整个制造过程中出现在集成电路中或上的任意结构，但一般的一个导电材料将与由表面面积增强的导电层形成的电容器板极电接触。

在结构10上可以形成或首先沉积一个下导电层12，比如通过化学汽相沉积(CVD)，溅射，或其他适当的处理。典型的层12的厚度是至少足以维持层12的连续性，比如至少大约100埃。可以由任何合适的导电材料形成层12，但期望由钌氧化物形成。

然后沉积或形成一个缺乏氧的非化学计量的钌氧化物(RuO_x)层14，也通过CVD，溅射，或任何其他适当的处理。在代表的例子中，产生的RuO_x层14的厚度是在大约1埃和500埃之间。然后退火RuO_x层14以便易于层14内的一个钌相，和一个钌氧化物(RuO2)相和/或一个非化学计量的钌氧化物(RuO_x)相的晶体化。可以这样完成退火，例如，通过在非氧化环境中(比如氮，氨，氦，氩)的快速热退火(RTA)，或通过其他适当的退火处理，以便在层14内产生钌(Ru)的区域18和钌氧化物(RuO₂和/或RuO_x)的区域16，如图2所示。整个层14的沉积过程中钌和氧源气体的气体比率可以被选择以便在出现在层14中的各个相的量之间产生一个需要的比率。可以选择沉积条件和RTA时间，温度，和压力，以提供需要的钌区域的平均尺寸。例如，钌区域18期望完全延伸到通过层14的厚度，如图所示，并期望具有大约一到三倍层14厚度的一个平均直径，最好期望是大约两倍层14的厚度，或者对于一个200埃的层14来说是大约400埃。

具有钌区域18和钌氧化物区域16的层14接着可以被处理以便相对于钌氧化物相有差别的移去钌相，并且希望是相对于导电层12的下面。在示例的实施例中，相对于钌氧化物择优的移去钌。湿蚀刻处理是最适合于有差别地移去钌氧化物的方法。作为一个具体的例子，湿蚀刻剂包括可以使用铈的硝酸铵和醋酸。此外，还可以使用在钌氧化物上择优的移去钌的其它的处理。作为附加的例子，也可以使用利用臭氧水或选择的干蚀刻处理来进行蚀刻。

在一个示例的实施例中，可以控制湿蚀刻处理以便基本上从层14去除钌相，或至少去除暴露到蚀刻的那些钌的区域。在钌区域完全扩展通过层14的情况下，实质上从层14可以移去所有的钌相，如图3所示，留下钌氧化物区域16。

根据层14中钌相对钌氧化物相的比率，保留的钌氧化物区域16可以是带有凹痕或凹陷的层的形式，或者是以由空腹22分开的岛屿或结节20的形式，或是部分延伸或完全通过层14的凹坑和岛屿的组合。换句话说，随着退火，层14可以包括一个相当平的钌氧化物和钌相的混合物，或者它可以是一个钌氧化物矩阵中的钌相的区域，或在一个钌矩阵中的钌氧化物相的区域，这取决于预退火层的组成，以及在退火上的条件。在示例中当层14随后被蚀刻时，产生增强的表面面积结构。

对于一个电容器板极，通常板极的区域不应该被电绝缘。因此，导电层12的下面用作与保留的钌氧化物区域16的电连接，特别的，如果它们是以物理分离岛屿的形式存在时。

当保留的钌氧化物是岛屿的形式时，这些岛屿最接近边缘之间的平均距离要求处于三到四倍于均匀覆盖层14的电介质层的厚度之间，例如，对于包括一个60埃厚度钽氧化物层的一个电容器来说，在这些岛屿的最接近边缘之间的平均距离要求是180-240埃的范围。这里剩余的钌氧化物包括凹坑，这些凹坑具有一到三倍层14厚度的平均直径，和具有至少两倍层14厚度的一个平均最靠近距离。

图3所示的剩余的钌氧化物区域16连同下面的导电层12构成与高介电常数电介质材料兼容的一个增强的表面面积的导电层。为了用图3的增强表面面积的导电层形成一个电容器，在结构上提供介电材料的层24。层24可以是一种高介电常数电介质材料，通常是任意的具有至少9的介电常数电介质，或最好更大，具体的例子是带有钽五氧化物(Ta₂O₅)的至少20的介电常数。在增强表面面积导电层的上方可以均匀地形成电介质材料，如图4所示。也可以使用其他的高常数电介质，比如钡锶钽氧化物，铅锆钛氧化物，和例如锶铋钛氧化物。因为先前移去钌相区域的相当大的直径，层24能稍微符合增强表面面积导电层的形状，允许一个增强的表面面积在层24的两边上。换句话说，远离剩余的钌氧化物区域的层24的表面要求不是平坦的，但至少稍微跟随钌氧化物下面的轮廓，以及在该表面上提供一个增强的表面面积。

然后，在电介质层24的上方可以均匀地形成或沉积一个导电层26，如图5所示。在图最上面的层26的表面未显示，因为层通常可以是任何厚度，其足够厚以确保层的连续性和足够薄以适合装配到电容器的整个容量内。如图5所示，次于电介质层24的层26的表面期望与电介质层24的增强表面面积一致，以对导电层26提供一个增强的表面区。两个导电层，一个由层12和区域16形成，和一个由层26形成，形成一个电容器的两个板极。相对于电容器占用的面积，两个板极具有增强的表面区。在较低板极上能够允许省略一个中间金属层和/或阻挡层，以增加板极表面面积和减少整个电容器结构的厚度。

应用到集成电路的一个存储器电容器的图5所示的板极结构被示例在图6所示的一个截面图中。在该例中的支持结构10是一个多晶硅的导电插塞，或其它的在一个电介质材料28中的一个开口底部上形成的导电材料，比如硼磷硅酸盐玻璃(BPSG)。插塞接触电路元件，比如一个晶体管门电路(未示出)。在圆柱形存储器的边上，BPSG本身起到用于电容器板极结构的支持结构的作用。通过图5的层结构提供薄的电容器结构最大化了图6存储器电容器中的电容器板极表面面积，特别对于内部(上部)电极，它的表面区随层结构厚度的增加而减少。增强的表面面积层也增加了超出占用区之外的有效表面面积。因此，使用增强表面区钌导电层提供了在一个给定面积中的改进的电容。

图7显示X-射线衍射数据，证实了在该实施例中钌和钌氧化物相的形成，其择优的去除钌。沉积的RuO_x薄膜被CR14湿蚀刻，而CR14是已知的商业上可用的包括铈硝酸铵和醋酸的湿蚀剂。一些薄膜在湿蚀刻之前在非氧化环境中(例如，N₂，NH₃，He，Ar)退火。退火的在CR14中湿蚀刻30秒的薄膜的SEM试验显示薄膜的凹坑与择优的蚀刻钌的凹坑相一致，留下钌氧化物，同时非蚀刻的薄膜显示明显不如选择的蚀刻。X-射线衍射研究证实在蚀刻前退火的薄膜中出现钌和钌氧化物，并在蚀刻后薄膜中没有钌。图7显示蚀刻前和蚀刻后X-射线衍射数据，在一个蚀刻前轨线701中出现钌峰值而在一个蚀刻后轨线703中没有。

上面，通过一个具体实施例已经详述了本发明，但不限于此。而且，显而易见，对于本领域普通技术人员来说，在上述公开内容的范围和精神内可以进行变化。例如，除第一层之外，电介质层和层叠的导电层可以与其他的插入层彼此接近，尽管在期望的方法中，这些层一个邻接另一个，并且层24和26不必是同类的，它们可以以多个层或材料形成。因此，本发明并不限于特殊的实施例和上述明显的变化，而在于以下的权利要求书。

Claims (42)

1.一种在集成电路的结构制造中用于形成一个增强表面面积的导电结构的方法，该方法包括：

形成包含至少两个相的层，所述相包括至少一个导电相；和

择优的移去至少两个相中的至少一个以便至少在后面留下至少一个导电相。

2.按照权利要求1的方法，其中移去的行动包括蚀刻所述层。

3.按照权利要求1的方法，其中形成的行动包括沉积所述层和退火所述层。

4.按照权利要求1的方法，其中形成的行动包括形成具有钌和钌氧化物相的所述层。

5.按照权利要求1的方法，其中形成的行动包括沉积钌氧化物的层和退火钌氧化物的层，以至于在层内形成钌和钌氧化物相。

6.一种在集成电路上形成结构的方法，该方法包括：

退火包括缺乏氧的非化学计量的导电金属氧化物的层；和

以大于从所述层中移去金属氧化物的速率，从退火的层中移去金属。

7.按照权利要求6的方法，其中退火的行动包括对包含氧缺乏的非化学计量的钌氧化物的层进行退火。

8.一种在集成电路中形成结构的方法，该方法包括：

至少部分的把第一层分成各个相；和

从第一层中有差别的移去各个相的第一相，在第一层内留下各个相的第二相，其中第二相是一个导电材料。

9.按照权利要求8的方法，包括：

接近第一层提供一个电介质材料的第二层，和接近第二层提供第三导电层。

10.按照权利要求9的方法，包括邻接的第一，第二，和第三层彼此相靠而没有中间层。

11.按照权利要求8的方法，其中至少部分的把第一层分成各个相的行动包括至少部分把第一层分成相应的钌和钌氧化物相。

12.一种形成导电结构的方法，包括：

形成导电材料的一个层；

在导电材料的层上形成非化学计量的钌氧化物的层；

退火非化学计量的钌氧化物的层以形成钌和钌氧化物相；和

相对于钌氧化物相有差别的移去钌相。

13.按照权利要求12的方法，其中非化学计量的钌氧化物层是缺乏氧的。

14.一种形成导电结构的方法，该方法包括：

沉积缺乏氧的非化学计量的钌氧化物的层；

在一个温度上退火沉积的层一定时间，以足够在层内引起钌和钌氧化物相的至少一些分离；和

从层中在钌氧化物上择优的移去钌。

15.按照权利要求14的方法，其中退火的行动包括在层内形成钌相材料的区域，该层带有至少一些延伸通过层的整个厚度的区域。

16.按照权利要求14的方法，其中退火的行动包括在层内形成钌相材料的区域，其中该区域的平均直径是在大约一到三倍层厚度的范围中。

17.一种形成导电结构的方法，该方法包括：

形成导电材料的一个层；

在导电材料的层上形成缺乏氧的钌氧化物的层；

退火缺乏氧的钌氧化物的层以形成钌和钌氧化物相；和

相对于钌氧化物有差别的移去所述钌。

18.按照权利要求17的方法，其中形成缺乏氧的钌氧化物的层的行动包括沉积钌氧化物的层。

19.按照权利要求17的方法，其中有差别地移去的行动包括在缺乏氧的钌氧化物和钌的层中择优的蚀刻钌相。

20.一种在集成电路中形成至少一个电容器的方法，该方法包括：

形成包括钌和钌氧化物相的第一导电层；

从第一导电层中移去钌以便留下剩余的钌氧化物的区域；

在接近剩余的钌氧化物的区域上或中形成电介质层；和

在接近电介质层的上或中形成第二导电层。

21.按照权利要求20的方法，其中电介质层和第二导电层是一个同类材料的每个单一的层。

22.按照权利要求20的方法，其中形成电介质层的行动包括形成具有电介质常数至少为9的材料的层。

23.按照权利要求20的方法，其中形成电介质层的行动包括形成具有电介质常数至少为20的材料的所述层。

24.按照权利要求20的方法，其中形成电介质层的行动包括形成钽五氧化物的所述层。

25.一种形成电容器的方法，包括：

形成导电材料的第一层；

在导电材料的第一层上形成第二层，所述第二层包括钌和钌氧化物的区域；

蚀刻钌的区域以便允许保留钌氧化物的区域；

在钌氧化物的剩余区域和导电材料的第一层上形成电介质材料层；和

在电介质材料的层上形成导电材料的第三层。

26.按照权利要求25的方法，其中形成第一层的行动包括形成对在蚀刻钌区域的行动中执行的蚀刻进行抗拒的第一导电材料层。

27.按照权利要求25的方法，其中形成第二层的行动包括形成钌氧化物的层和至少部分的把钌氧化物的层分成钌氧化物和钌相。

28.按照权利要求25的方法，其中形成电介质材料的层的步骤包括在剩余的钌氧化物区域上均匀地形成电介质材料的层，以致于与保留的钌氧化物的区域隔开的电介质材料层的一个表面至少部分地符合剩余的钌氧化物的表面的轮廓。

29.按照权利要求25的方法，进一步包括蚀刻钌和钌氧化物的区域以具有一个平均的最接近距离，它至少是电介质材料层厚度的两倍。

30.一种在集成电路中的增强的表面面积的导电结构，该结构包括具有至少一个凹坑表面的钌氧化物层。

31.一种在集成电路中的电容器结构，该结构包括具有凹坑表面的导电金属氧化物层，该凹坑表面具有在凹坑表面上均匀布置的电介质材料的层。

32.按照权利要求31的电容器结构，进一步包括布置在电介质材料层上的导电材料层。

33.按照权利要求31的电容器结构，其中在导电金属氧化物层的表面中的至少一些凹坑完全延伸通过导电金属氧化物层。

34.按照权利要求33的电容器结构，其中在导电金属氧化物层的表面中的凹坑具有一到三倍的导电金属氧化物层厚度范围中的平均直径。

35.按照权利要求33的电容器结构，其中在表面中的凹坑具有平均的最接近距离，它是电介质材料层厚度的至少两倍。

36.按照权利要求31的电容器结构，其中导电金属氧化物层包括钌氧化物。

37.一种在集成电路中的导电结构，该结构包括一个导电材料的层，该层具有布置在其上的导电金属氧化物的岛。

38.按照权利要求37的结构，其中导电金属氧化物包括钌氧化物。

39.一种在集成电路中的电容器结构，该结构包括：

一个导电材料层，其带有在其上布置导电金属氧化物的岛；和

在导电金属氧化物的岛屿上均匀布置的电介质材料层，其中导电材料层的部分表面被暴露在岛之间。

40.按照权利要求39的电容器结构，其中导电金属氧化物包括钌氧化物。

41.按照权利要求39的电容器结构，进一步包括在电介质材料层上均匀布置的导电材料层。

42.一种集成电路，包括多个电容器，所述电容器包括具有一个凹坑表面的导电金属氧化物层，该凹坑表面具有在凹坑表面上均匀布置的电介质材料层。

Images