CN1929114A - 半导体存储器的制造方法 - Google Patents
半导体存储器的制造方法 Download PDFInfo
- Publication number
- CN1929114A CN1929114A CNA2006100047944A CN200610004794A CN1929114A CN 1929114 A CN1929114 A CN 1929114A CN A2006100047944 A CNA2006100047944 A CN A2006100047944A CN 200610004794 A CN200610004794 A CN 200610004794A CN 1929114 A CN1929114 A CN 1929114A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- film
- interlayer dielectric
- ferroelectric
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 85
- 239000010410 layer Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 15
- 230000033228 biological regulation Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 abstract description 28
- 239000010937 tungsten Substances 0.000 abstract description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 25
- 238000009413 insulation Methods 0.000 abstract description 9
- 229910052697 platinum Inorganic materials 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明的目的在于：以简化了的工序形成具有精度好的铁电电容的半导体存储器。在形成于层间绝缘膜(8)上的接触孔(8a)中埋入W等金属材料形成钨栓(31)，然后，将该层间绝缘膜(8)刻蚀掉规定的厚度，使钨栓(31)的顶端部突出。接着，在其上依次形成构成铁电电容的Pt膜、铁电薄膜以及Pt膜。而且，通过一并刻蚀对这些Pt膜、铁电薄膜以及Pt膜进行构图，形成以铂电极(32、34)夹持铁电薄膜(33)的结构的铁电电容。
Description
技术领域
本发明涉及半导体存储器的制造方法，特别涉及使用了铁电电容的半导体存储器的制造方法。
背景技术
[专利文献1]特开2003-92389号公报
[非专利文献1]International Symposium on IntegratedFerroelectrics 2005，“Novel BC Plug Technology for HighlyReliable Mass Productive 0.18μm 1T1C COB Embedded FRAM”
图2是在上述专利文献1中记载的现有铁电存储器的剖面图。
该铁电存储器中在硅衬底1的表面上通过LOCOS(Local Oxidationof Silicon：硅的局部氧化)法形成构成场区的元件分离绝缘膜2，在被该元件分离绝缘膜2包围的活性区(active region)，以规定的间隔形成成为晶体管的源漏区的扩散层7。在位于扩散层7之间的沟道区上，隔着栅极氧化膜3形成由多晶硅膜4和WSi膜5的层叠膜构成的多晶硅-硅化物构造的栅电极。在栅电极的侧壁上形成侧壁绝缘膜6。
此外，以全面覆盖的方式形成层间绝缘膜8，在该层间绝缘膜8上，在位于扩散层7上的区域内形成接触孔8a、8b。在接触孔8a、8b内，形成由下层的Ti膜和上层的TiN膜构成的阻挡膜9，在该阻挡膜9的内侧埋入钨栓(plug)10。另外，阻挡膜9能够抑制硅衬底1的Si和钨栓10的W之间的反应。
这里，阻挡膜9和钨栓10在层间绝缘膜8的上表面的上侧突出，并且形成为搁置于该层间绝缘膜8的上侧。即，钨栓10的剖面形成为T字型，形成为头部的面积比埋入层间绝缘膜8的柱部的面积大。进而，形成IrSiN膜23a，使其覆盖钨栓10与阻挡膜9中突出于层间绝缘膜8上的部分的上表面和侧面，而且，沿着该层间绝缘膜8的上表面延伸规定的长度。IrSiN膜23a构成铁电电容的下部电极。
此外，形成SBT(SrBi2Ta2O9)膜24作为铁电薄膜，使其覆盖IrSiN膜23a的上表面和侧面。进而，形成构成上部电极的Pt膜25，使其覆盖SBT膜24的上表面以及侧面的一部分。
形成构成焊盘层的IrSiN膜23b，使其覆盖位于图中央部的钨栓10的突出的上表面和侧面。并且，以全面覆盖的方式形成由硅氧化膜构成的层间绝缘膜16，在该层间绝缘膜16的中央部，形成到达构成焊盘层的IrSiN膜23b的接触孔16a。在接触孔16a内形成与阻挡膜9结构相同的阻挡膜17，使其与IrSiN膜23b接触，并且沿着该接触孔16a的内侧面和层间绝缘膜16的上表面延伸。而且，在阻挡膜17上，形成由Al-Si-Cu构成的金属布线层18。
下面，就该铁电存储器的制造方法进行说明。
首先，在硅衬底1的表面上形成元件分离绝缘膜2和扩散层7，并且在沟道区上，隔着栅极氧化膜3形成由多晶硅膜4和WSi膜5构成的栅电极。而且，在栅电极的侧面构成侧壁绝缘膜6。
接着，以全面覆盖的方式形成硅氧化膜的层间绝缘膜8，然后，在该层间绝缘膜8中形成到达扩散层7的接触孔8a、8b。而且，在接触孔8a、8b内形成阻挡膜9，使其接触扩散层7，并且沿着该接触孔8a、8b的内侧面和层间绝缘膜8的上表面延伸。
然后，形成埋入用的钨膜，使其在埋入接触孔8a、8b的同时，沿着层间绝缘膜8的上方延伸。而且，使用刻蚀法等除去该钨膜直到层间绝缘膜8上的厚度成为规定的厚度为止。进而，使用光刻技术和干刻蚀技术，通过对钨膜和阻挡膜9进行构图，如图所示，形成剖面为T字型的阻挡膜9和钨栓10。
然后，以全面覆盖的方式形成IrSiN膜，其后，使用光刻技术和利用Cl2/Ar类气体的刻蚀技术，对该IrSiN膜进行构图，形成如图所示形状的IrSiN膜23。
接着，使用溶胶-凝胶法等全面形成作为铁电薄膜的SBT膜，在其表面上形成构成上部电极的Pt膜。而且，使用光刻技术和刻蚀技术对SBT膜和Pt膜进行构图，得到图示形状的SBT膜24和Pt膜25。然后，为了恢复刻蚀中产生的SBT膜24的缺陷并使铁电电容的特性更好，在高温条件下进行O2退火。
最后，如图所示，形成覆盖整个面的硅氧化膜的层间绝缘膜16，然后，形成接触孔16a。而且，在接触孔16a内形成阻挡膜17，使其接触构成焊盘层的IrSiN膜23b，并且在该接触孔16a的内侧面上以及层间绝缘膜16的上表面上延伸。在阻挡膜17上形成金属布线层18后，通过将该金属布线层18和阻挡膜17构图为规定形状，可以得到图2的铁电存储器。
在该铁电存储器中，将钨栓10形成为从层间绝缘膜8的上表面向上侧突出的T字型，并且形成下部电极的IrSiN膜23使其覆盖该T字型的钨栓10的上表面以及侧面，进而，形成SBT膜24使其覆盖该IrSiN膜23的上表面以及侧面。由此，能够增加电容的有效面积，能够充分确保电容的容量，因此即使将电容微细化时，也能够可靠地读出写入的数据。
但是，在上述铁电存储器中存在以下问题。
即，由于较多地使用到光刻技术，所以就必须使用多个曝光用掩模。此外，由于需要钨栓10的突出部的构图，所以对于掩模的位置对准有着较高的精度要求。进而，由于以构图的方式形成钨栓10的突出部，所以为了获得位置对准的裕量就需要成为比栓径大的宽度。因此，即使想要将电容的尺寸变小，也不能小于栓突出部的宽度。
进而，由于该铁电存储器在接触连接部存在台阶部，所以如上述非专利文献1中记载的那样，该台阶部可能会对电容的电特性带来不好的影响。
发明内容
本发明以用简化了的工序来形成精度好的铁电电容为目的。
本发明的以铁电电容为存储元件的半导体存储器的制造方法，其特征在于，依次进行下述工序：在衬底上形成上述存储元件以外的电路并在该电路上形成层间绝缘膜；在上述层间绝缘膜上，在形成上述存储元件的地方，形成该贯通该层间绝缘膜并到达形成在上述衬底上的电路的接触孔；在上述接触孔中埋入金属材料，形成层间连接用的金属栓；通过刻蚀将上述层间绝缘膜的表面除去规定的厚度，使上述金属栓的顶端部从该层间绝缘膜的表面突出规定的长度；在上述层间绝缘膜和从该层间绝缘膜突出的上述金属栓的整个表面上，形成成为上述铁电电容的下部电极的第1金属膜；在上述第1金属膜的表面形成成为上述铁电电容的电介质的铁电薄膜；在上述铁电薄膜的表面形成成为上述铁电电容的上部电极的第2金属膜；以及通过一并刻蚀对上述第2金属膜、上述铁电薄膜以及上述第1金属膜进行构图，形成上述铁电电容。
在本发明中，在形成于层间绝缘膜上的接触孔内埋入金属材料，形成金属栓，然后将该层间绝缘膜刻蚀掉规定的厚度，使金属栓的顶端部突出，在其上形成构成铁电电容的第1金属膜、铁电薄膜以及第2金属膜。并且，通过一并刻蚀对该第1金属膜、铁电薄膜以及第2金属膜进行构图，形成铁电电容。由此，就具有以简化了的工序形成精度好的铁电存储器的效果。
本发明的上述以及其他的目的和新的特征，如果通过参照并结合附图来阅读下面的优选实施方式的说明，就可以更完全清楚了。但是，附图是专用于解说的，并不对本发明的范围进行限定。
附图说明
图1是表示本发明实施例的铁电存储器的剖面图。
图2是现有的铁电存储器的剖面图。
图3是表示图1中的铁电电容的制造方法的工序图。
具体实施方式
图1是表示本发明实施例的铁电存储器的剖面图，对于与图2中的要素共同的要素，付以共同的符号。
该铁电存储器在硅衬底1的表面上通过LOCOS法形成构成场区的元件分离绝缘膜2，在被该元件分离绝缘膜2包围的活性区中，以规定的间隔形成成为晶体管的源漏区的扩散层7。在位于扩散层7之间的沟道区上，隔着栅极氧化膜3形成由多晶硅膜4和WSi膜5的层叠膜构成的多晶硅-硅化物构造的栅电极。在该栅电极的侧壁上形成侧壁绝缘膜6。
此外，以全面覆盖的方式形成层间绝缘膜8，在该层间绝缘膜8上，在位于扩散层7上的区域内形成接触孔8a、8b。在接触孔8a、8b内，形成厚度10nm左右的由TiN膜构成的密接层30，在该密接层30的内侧埋入厚度500～1000nm左右的钨栓31。另外，密接层30是在与硅衬底1之间进行良好密接的同时抑制该硅衬底的Si和钨栓31的W的反应的部分。该密接层30和钨栓31的顶端部形成为在层间绝缘膜8的上侧突出。
进而，形成厚度100nm左右的铂电极32，使其覆盖在层间绝缘膜8上突出的密接层30和钨栓31的上表面和侧面，并且沿着该层间绝缘膜8的上表面延伸规定的长度部分。铂电极32是构成铁电电容的下部电极的部分。
此外，形成厚度100nm左右的铁电薄膜33，使其覆盖铂电极32的上表面和侧面。进而，形成构成铁电存储器的上部电极的厚度100nm左右的铂电极，使其覆盖铁电薄膜33的上表面以及侧面。
在图的中央部，形成厚度100nm左右的Pt的焊盘层35，使其覆盖密接层30和钨栓31的突出的上表面和侧面。并且，形成由硅氧化膜构成的层间绝缘膜16使其覆盖整个面，在该层间绝缘膜16的中央部，形成到达焊盘层35的接触孔16a。在接触孔16a内形成与密接层30结构相同的阻挡膜17，使其接触到焊盘层35，并且沿着该接触孔16a的内侧面和层间绝缘膜16的上表面延伸。而且，在阻挡膜17上，形成由Al-Si-Cu构成的金属布线层18。
图3是表示图1中的铁电电容的制造方法的工序图。以下，一边参照该图3，一边对铁电电容的制造方法进行说明。
(1)工序1
如图3(a)所示，在形成有晶体管等元件(图3中未图示)的硅衬底1上，将用于进行与其他元件的绝缘的层间绝缘膜8A形成为500～1000nm左右的厚度。进而，在该层间绝缘膜8A上，使用通常的光刻技术和刻蚀技术，开口出用于获得与硅衬底1的对应扩散层7连接的接触孔8a。
(2)工序2
如图3(b)所示，在接触孔8a中，使用CVD(Chemical VapourDeposition：化学气相淀积)法依次层叠埋10～50nm的TiN、500～1000nm左右的W。而且，将层间绝缘膜8A上溢出的多余部分的TiN和W全面回蚀除去。由此，周围被密接层30包卷，形成埋入层间绝缘膜8A的钨栓31。
(3)工序3
如图3(c)所示，将密接层30和钨栓31作为刻蚀掩模，有选择地对层间绝缘膜8A进行刻蚀除去，加工形成为密接层30和钨栓31的一部分成为柱状。此时，由于作为通常的加工完成直径尺寸在10～30％以内的偏差范围内对接触孔进行管理加工，所以最好至少将刻蚀除去的层间绝缘膜8A的量设定为接触孔8a直径尺寸的一半以上的值，将钨栓31加工为凸型的柱状。通过层间绝缘膜8A表面的刻蚀除去，可以得到规定厚度的层间绝缘膜8。
(4)工序4
如图3(d)所示，使用CVD法分别依次将构成铁电电容的下部电极的Pt膜32A、铁电薄膜33A、构成上部电极的Pt膜34A形成为100nm左右的厚度。
(5)工序5
如图3(e)所示，使用通常的光刻技术和刻蚀技术对Pt膜32A、铁电薄膜33A以及Pt膜34A一并进行构图。由此，能够得到用规定尺寸的铂电极32、34夹持铁电薄膜33的铁电电容。
然后，像现有技术那样，在形成覆盖整个面的硅氧化膜的层间绝缘膜16后，形成接触孔16a，形成阻挡膜17使其在该接触孔16a的内侧面上以及层间绝缘膜16的上表面上延伸，在阻挡膜17上形成金属布线层18，然后，将该金属布线层18和阻挡膜17构图为规定形状。
如上所示，本实施例的半导体存储器的制造方法具有以下优点：
(a)由于以从上部电极开始一并形成的方式来进行成为半导体存储器中心的铁电电容整体的构图，所以作为掩模层能够以只增加一层的方式来形成。
(b)由于铁电电容和钨栓31的位置对准只是通过成膜工艺的自匹配来进行的，所以不需要实际上的对准管理，而且能够进行精度非常好的构图。由此，可以期待铁电电容形成中的加工成品率的提高。
(c)由于钨栓31的突出部与该钨栓31主体的直径相同，所以能够容易进行铁电电容的微细化。
(d)在确保与元件的微细化相对的存储器稳定工作的观点中，由于蓄积电荷的电容的容量大小是有限制的，所以由电容的3维化引起的面积扩大就非常重要。另外，在铁电存储器中，由于构成电容的铁电体和电极间的极化反应的稳定性是有限制的，所以与单单增大电容面积相比，还需要以确保减极化少的极化反应的形式来适度增加电极面积。在本实施例中，由于在接触连接部不存在台阶，所以不会产生由台阶引起的铁电存储器的电特性劣化。因此，能够得到在微细化的构造下稳定工作的存储器。
另外，本发明并不限定于上述实施例，能够进行各种变形。例如，铁电电容以外的晶体管等能够使用以往所采用的各种构造。此外，铁电电容的尺寸、材料或者层间绝缘、金属栓、金属布线等的材料也不限定于所例示出的尺寸和材料。
Claims (2)
1.一种半导体存储器的制造方法，将铁电电容作为存储元件，其特征在于，依次进行下述工序：
在衬底上形成上述存储元件以外的电路并在该电路上形成层间绝缘膜；
在上述层间绝缘膜上，在形成上述存储元件的地方，形成贯通该层间绝缘膜并到达形成在上述衬底上的电路的接触孔；
在上述接触孔中埋入金属材料，形成层间连接用的金属栓；
通过刻蚀将上述层间绝缘膜的表面除去规定的厚度，使上述金属栓的顶端部从该层间绝缘膜的表面突出规定的长度；
在上述层间绝缘膜和从该层间绝缘膜突出的上述金属栓的整个表面上，形成成为上述铁电电容的下部电极的第1金属膜；
在上述第1金属膜的表面形成成为上述铁电电容的电介质的铁电薄膜；
在上述铁电薄膜的表面形成成为上述铁电电容的上部电极的第2金属膜；以及
通过一并刻蚀对上述第2金属膜、上述铁电薄膜以及上述第1金属膜进行构图，形成上述铁电电容。
2.如权利要求1所述的半导体存储器的制造方法，其特征在于：
在通过刻蚀对上述层间绝缘膜的表面进行除去的工序中，刻蚀该层间绝缘膜的表面的厚度为上述金属栓的直径的1/2以上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005262540 | 2005-09-09 | ||
| JP2005-262540 | 2005-09-09 | ||
| JP2005262540A JP2007073909A (ja) | 2005-09-09 | 2005-09-09 | 半導体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1929114A true CN1929114A (zh) | 2007-03-14 |
| CN1929114B CN1929114B (zh) | 2011-08-03 |
Family
ID=37855701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100047944A Expired - Fee Related CN1929114B (zh) | 2005-09-09 | 2006-01-28 | 半导体存储器的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070059846A1 (zh) |
| JP (1) | JP2007073909A (zh) |
| KR (1) | KR20070029542A (zh) |
| CN (1) | CN1929114B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305681A (ja) * | 2006-05-09 | 2007-11-22 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR20100067966A (ko) * | 2008-12-12 | 2010-06-22 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| KR20100087915A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| JP2011029552A (ja) * | 2009-07-29 | 2011-02-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US20130313710A1 (en) * | 2012-05-22 | 2013-11-28 | Micron Technology, Inc. | Semiconductor Constructions and Methods of Forming Semiconductor Constructions |
| US11031457B2 (en) * | 2017-12-15 | 2021-06-08 | International Business Machines Corporation | Low resistance high capacitance density MIM capacitor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| IT1314025B1 (it) * | 1999-11-10 | 2002-12-03 | St Microelectronics Srl | Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su |
| JP2002033459A (ja) * | 2000-07-14 | 2002-01-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2002343861A (ja) * | 2001-05-21 | 2002-11-29 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
| JP4368085B2 (ja) * | 2002-01-08 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US6906908B1 (en) * | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-09-09 JP JP2005262540A patent/JP2007073909A/ja active Pending
-
2006
- 2006-01-25 KR KR1020060008004A patent/KR20070029542A/ko not_active Application Discontinuation
- 2006-01-28 CN CN2006100047944A patent/CN1929114B/zh not_active Expired - Fee Related
- 2006-03-07 US US11/368,424 patent/US20070059846A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070029542A (ko) | 2007-03-14 |
| JP2007073909A (ja) | 2007-03-22 |
| US20070059846A1 (en) | 2007-03-15 |
| CN1929114B (zh) | 2011-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522211B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| US20090250787A1 (en) | Semiconductor storage device and manufacturing method of the same | |
| JP4453846B2 (ja) | 強誘電体メモリ装置およびその製造方法 | |
| US6605835B2 (en) | Ferroelectric memory and its method of fabrication | |
| KR20120051820A (ko) | 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 | |
| CN1929114A (zh) | 半导体存储器的制造方法 | |
| JP2009141179A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JP4280006B2 (ja) | 半導体装置 | |
| US20090134440A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7507662B2 (en) | Ferroelectric memory and its manufacturing method | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20040195603A1 (en) | Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| US20100117128A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| CN1282248C (zh) | 改进的存储单元接触部分 | |
| CN1835239A (zh) | 半导体器件及其制造方法 | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| US20070057300A1 (en) | Semiconductor device | |
| JP2005026345A (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| JP4572061B2 (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110803 Termination date: 20130128 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |