TW469598B - Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form - Google Patents
Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form Download PDFInfo
- Publication number
- TW469598B TW469598B TW088115907A TW88115907A TW469598B TW 469598 B TW469598 B TW 469598B TW 088115907 A TW088115907 A TW 088115907A TW 88115907 A TW88115907 A TW 88115907A TW 469598 B TW469598 B TW 469598B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- capacitor
- patent application
- scope
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000007772 electrode material Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 72
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010970 precious metal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 239000011796 hollow space material Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 241000446313 Lamella Species 0.000 abstract 2
- 229910000510 noble metal Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 16
- 229910052697 platinum Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004576 sand Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 238000009739 binding Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- LCPPBVFBAXMXER-UHFFFAOYSA-N [Er].[Si] Chemical compound [Er].[Si] LCPPBVFBAXMXER-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 210000002500 microbody Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 229940098465 tincture Drugs 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- DNYWZCXLKNTFFI-UHFFFAOYSA-N uranium Chemical compound [U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U] DNYWZCXLKNTFFI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經赛部智慧財產局員工消費合作社印製 A7 ____ B7 五、發明説明(丨) 本發明係關於一種橫體電路中之,其第一電極 含有貴金賵,介電質_是一種CJ e介蕾龜鐵電^參,本 發明亦涉及此種電容器之製造方法。 在數目很大之積體半導體電路(例如,Di?AH -電路或A/D -轉換器)中需要電容器。提高積體化密度是很重要之目 標,即,必須Μ最小之空間餺求來達成一種盡可能高( 或足夠需汞)之電容虽。此種問題特別是存在於DRAM -電 路中,其中每一記憶體單胞都有一個電容器和一個遘擇 電晶體,其中此種可供記憶體單胞使用之面積持續地減 少。同時為了可靠地儲存電荷且可區別所諝出之資訊, 則記憶體電容器必須保持某種程度之最小電容量。此種 最小電容量目前大約是C2 5 f r% 為了減少電容器之空間需求,則可使用一種具有^ ε 之%作為電容器介電質。在記憶體配置中此 種電容器(其茌單胞中是配置在所屬選擇電晶體之上方) 最好用作所謂”堆叠”電容器。記憶體單胞(其使用順電 性物質作為電容器介電質)在選取電源電壓時會損失其電 荷且因此亦損失其所儲存之實訊。此外,瑄些里胞由於. 殘餘之漏電流而必須持續地重新作寫入過程(更新(f e f -resh)時間)。反之,使用鐵電性材料作為介電質時由於 鐵電質不同之極化方向而可形成一種永&^ ( P R A Μ ) ,其在撰取其電源電壓時不會遣失其資訊旦不須持績地 進行重新寫入之過程。單胞之殘餘之漏電流不會影響所 儲存之信號。 -3 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) I 裝------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 4 69 59 8 A7 B7 五、發明説明( 各種不同之高ε介電質及鐵電質由各文獻中已 知,這些材料例如兹^E^JMBSTH^S(ST)或,犹.__ 鉛(ΒΖΉ 或或 HI等。 雖然上述材料具有所期望之電性,但其在實際上之^ 据W仍,其主要之原因是:上述這些材料不 易使用在半導體配置中。這些材料之製備是由滅或 «isua^fe來達成,此種方法在含氧之大氣中需要很高之溫 度。瑄樣所造成之結果是:一些在半導體技術中用作電 極材料之此種導電性材料(例如,多晶矽•鋁或鎢)是不 適用的,〇因此至少第 一電極通常是由一種含之材料(例如,線或(g. (Ru)) 所製成。但這些新的電極材料就半専體技術而言是較不 為人知之物質,瑄些物質。一種特別重要 的問題是:它們只有在獻度時才可令人滿意地 被。此外,這些材料是可透過氧氣的,這樣所造 成之結果是:在肜成電容器介電質時較深處之结構會被 氧化且在第一電極和選擇電晶體之間不能確保有一種足 夠之接觸區。於是電容器介電質下方需要一種位障,此 種位_可抑制氧之掮散。 9640 448和讀98/ 1 499中描述一種上述之麗 其中在電極和此種至選擇電晶體之連接結構之間的 位障之整面是藉由作用所產生。在DE-0S19640244中 描述一種具有高ε介電質或鐵電性介電質之電容器,其 中第一電極是由雹及較此核心墦薄之含有貴金匾 -4- 本紙張尺度適用宁國國家標準(CNS ) A4規格(210X297公釐) 請 先 閱 讀 背 吊, 注 I. f 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 ____B7 _ 五、發明説明(令) 之層所構成,電極核心則由連接結構之材料或 之材料所構成。這樣所具有之優點是:只有爾 赢.氣矣具;.鳥北。所有疸些具有高e介電質 或鐵電性介電質之電容器都有下述共同點: 則上疋 在US5581 43 6中一種薄的鉑層塗佈在、之表面上 以作為電容器之第一電極。情況需要時此種高e介電質 •*1 可在和篛_電極之前製成以作為一種裸 ,即,氣藤細。 本發明之目的是在一種具有高ε介電質或鐵電性介電 質之電容器中使难,且提供此種電容 器之一種 ILM 一 摄。 1[:種目的是以具有申請專利範圍第1項特徴之製造^ 聚或K具有申請專利範圍第11項特激之來達成。 在本發明中,第一電極包含至少二個 ,其基本上是平行於支承體表面且經由一種支撐結構而 互相速接。有效電容之表面因此較上述之支承表面擴大 很多。此種支撐結構特別是可配置在薄片之逋接邊緣上 或配置在二個互相面對之連接邊緣上。 第一電極之幾何結構是所謌之:形 式,其是由爲邊。在製造此镇遣蝴之電 容時,(由多個1 —華一之層所構成)之多晶?夕須 Μ等向性方式而被鈾刻,例如E P 7 5 6 3 2 5 A 1或E P 7 7 9 6 5 6 A 2 中所述者。此種幾何结構對含有貴金屬之電極而言由於 -5 ** I 种衣------1T------^ (請先閲讀背面之注意事項再填寫本頁) 本紙珉尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 469598 A7 B7 五、發明説明(< 其不良之可蝕刻 本發明之製造 極含有貴金騸之 之(Korpus) 微體用之負模型 質和鐵電質時可 為了製備第一 層,隔離層中埋 替地具有一種由 所構成之層,其 。tt種層序列然 性而似乎是不可接近的。 此而炻砍對電極材料遺 。使用一種較佳是多晶矽所構成 ,其類似於鳍狀堆蠱電容器K作為金臛 (form),此種金画微體在應用高ε介電 符合電極所爾之漆。 電極,須在支承體(其可含有一種隔離 置一個接點)上產生一種層序列,其交 第一材料所構成之層及一種由第二材料 中第一材料可相對於第二材料而被蝕刻 後被蝕刻成一種具有遴緣之層结構。須 其是由第 請 先 闊· 讀 背 <:' 意' 事 項 再 寫- 本, 頁 1 丁 輔肋材料所镇成,第 擇性地對第二材料而 一輔助結構所覆蓋。 經濟部智慧財產局員工消費合作社印製 蓋此曆序列 使瑄些由第 種配置之支 上薄緣為止 輔肋結構選 擇性地對第 互相連接之 之至少一 二材料所 承體表面 。然後這 擇性地對 二輔肋結 及這些由 層。此種 一輔肋材料就像第一材料一樣可選 被蝕刻。因此至少有一個邊緣未被 須形成一個第二輔肋結構,其可覆 個(較佳是所有殘餘之)連接邊緣且 構成之層作機槭性之連接。圃繞此 Μ—種填充層覆蓋直至此層结構之 些由第一材料所構成之層Μ及第一 瑄些由第二材料所構成之層Μ及選 構而被去除。秦 第二材料所構成之與第二輔助結構 結構形成一種具有中空室之負構型 -6- Λ% 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧’財產局員工消費合作社印製 A7 ____B7_ 五、發明説明(r ) .中空室是由於這些層之去除而由第一材料和第一輔肋 結構所產生。中空室直至填充層之上邊緣都是Μ —種含 有貴金靥之電極材料填入Μ形成第一電極。然後這些由 第二材料和第二輔助結構所構成之曆選擇性地對電極材 料而被去除,較佳是此填充層亦特別地選擇性地對支承 體表面而被去除。於是第一電極存在著裸露之表面,在 此表面上Κ保形(conform)方式沈積一種由高ε介電質 或锇電質材料所構成之電容器介電質。最後,在此種電 容器介電質上產生第二電極。 就第一和第二材料以及此種配置和形成第一及第二輔 助結構而言存在許多可能性。輔助結構以及這些由第一 或第二材料所構成之層都不保留在此種已製成之半導體 配置中。其選擇方式可依據製程技術之觀點來進行。電 性是不重要的。第一輔肋结構較佳是由第一材料所構成 ,第二輔肋結構較佳是由第二材料所構成。 鉛特Μ適合(但氩ib釕和其它含有貴金鼷之材料亦可) 作為第一電極用之材料, ^,ΜΜΜΛ > ^ 偁及找).方..式腌加於凍盔美安°第二電極較佳是由 與第一電極相同之材料所構成,但亦可由其它適當之材 料(例如,W或TiN),其它金屬或摻雜之多晶矽所構成。 罨容器之第二電極是藉由高e介電質或鐵電質而與第一 電極相隔開。 支承體可含有第一電極用之接點,其餘之支承體表面 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) t衣------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 469598 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( y ) 1 I 1 覆 蓋 一 種 隔 離 層 0 含 有 貴 金 鼷 之 第 一 電 極 覆 蓋 m 支承 體 1 1 1 表 面 之 — 部 份 且 覆 蓋 此 接 點 Μ 確 保 可 形 成 一 種 電 性接 觸。 1 I 此 種 電 容 器 較 佳 是 使 用 〇 此 種 支 承體 包 ,·~· 請 先 1 1 含 所 匾又.斜U屬義漏6®網 〇 此 電 晶 jatt m 之 S/D- 區 域 經由 上 閲- 讀 背 I 述 之 接 點 而 與 第 一 電 極 相 連 接 〇 此 接 點 最 好 在 其 上部 區 面 之·r 1 Λ 其餘 部 ίί 1 域 中 具 有 種 導 電 性 之 氧 化 障 (例如, 氮化且 意' 毒 1 份 例 如 是 由 鈦 * 多 晶 矽 r 鎢 或 類 似 物 所 後 稱 成 〇 項 真· 1 在 本 製 造 方 法 之 較 佳 實 皰 形 式 中 9 各 層 是 由 P -摻雜之 寫 本 y Λ 多 晶 矽 或 未 摻 雜 之 多 晶 矽 所 構 成 之 第 —· 材 料 所 構 成或 瑄 頁 w- 1 1 些 曆 是 由 + P 摻 雑 之 多 晶 矽 所 構 成 之 第 二 材 料 所 構 成。 第 1 1 一 輔 肋 結 構 可 由 未 摻 雜 或 η - 摻 雜 或 P - 摻 雜 之 多 曰 冊 矽之 選 1 1 擇 性 5夕 -沈積而產生 >在此種層結構之較佳是二個相對之 i 訂 J 連 接 邊 緣 上 使 磊 晶 曆 或 選 擇 性 沈 積 之 層 去 除 〇 另 一方 式 (特別是在另外選擇第- -和第二材料時) 是 可 產 生 第一 輔 1 叻 結 構 K 作 為 間 隔 層 (Ξ p a c e Γ ) 或 藉 由 一 個 或 二 個 層结 構 1 1 中 之 側 壁 植 人 而 產 生 第 一 輔 肋 結 構 〇 第 二 輔 助 結 構在 上 1 .遗 述 之 曆 系 統 中 較 佳 是 由 側 面 上 之 硼 (B or )離子來產生 > 1 另 方 式 是 不 用 側 面 之 硼 離 子 植 入 而 是 對 P -摻雜之多 1 I 晶 進 行 一 種 選 擇 性 之 矽 -沈積 >若此二個輔肋結構藉 ] 1 肋 於 晶 晶 方 式 而 產 生 » m -- 糸 列 之 選 擇 性 P+ 或 P -沈積 ,1 過 程 之 次 序 亦 可 互 換 r 即 » 第 二 輔 助 結 構 可 在 第 —輔 肋 —1 結 構 之 前 形 成 〇 1 1 填 充 層 較 佳 是 由 厚 氧 化 矽 暦 之 沈 積 及 隨 後 進 行 化學 m I i 械 式 之 拋 光 (CMP)直至層結構之高度而產生, 即, 直至 1 I ,8 I 1 1 1 本紙張尺度適用中國國家標準(CNS } A4規格(2丨0X297公着) 五、發明説明(7 A7 B7 第一輔肋結構或由第一材料所搆成之最上層之至少一部 份裸露為止。 j〇m歲。圃式 簡單說明如H胃 第I.至第|^1半導體基板之橫切面,其是用來説明本 方法之各步其中各圖之a和b之部份所示之切面互相 垂直 第2 C國和第3C_基板在本方屬之各步驟時之俯視圖。 第1圖:在基板1上沈稹一層隔離層2,其較佳於其上表 面處包含一種蝕刻停止層2 a。基板1例如是一種矽基板, 其包含一些選擇電晶體(其上存在一些字線和位元線,請 參閲第9 _)。隔離層例如最由氣化矽所形成且須被整平 層 ¥- $ 隔 在 。料 成材 搆性 所電 矽導 化..用 复且 由 CO 是孔 fc-LI IE? 較接 2a些 層一 止 啓 停開 刻須 蝕中 如 例 之 隹 雜 摻 鎢板孔 化基觸 矽連接 或到在 鈦可是 化們佳 氮它較 ,使 0 钛,區 , 置極 鉅配汲 ,行-/ _ 進極 ,3 源 矽孔個 晶觸一 多接之 些 這 對 須 〇 入 填 體中 晶份 電部 擇面 選上 中之 辟衣 . 訂 rt [I線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智¾財產局B(工消費合作社印製 層 E 障在 位如 層例 1 法 置方 配造 擴 之 氧 f xi 可 其 及 製人 之為 層已 障中 位48 i 4 種 ο 匕 4 止 6 第 由 fll 種 1 及 1 一 5 加層 施之 在成 現構 上所 面料 表材 之一 -it第 ¾由 k種 在一 。有 知含 所地 MU 歹 序 層 Bi 種 替 交 其 料 材 第 5 而 層成 之構 成所 構矽 所晶 多 之 雜 攛 未 或 雜 摻 _ P 由 是 佳 較 料 材 一 第 由 貝 料 材 成 構 所 砂 晶多 之 雜 摻 本紙張尺度適用中國國家標率(CNS ) A4规格(210X 297公釐) 469598 A7 B7 _ 五、發明説明(# ) 第一材料必須可選擇性地對第二材料,支承體表面2 a和 位障材料4而被蝕刻。層厚度較佳是在2 0 - 1 Ο ϋ n m之間。 在本實施例中此層序列之.最上層是由第二材料所構成。 第2圖:然後由上述之層序列藉由非等向性之蝕刻在 使用一種遮罩之情況下形成條形之層結構5,這些條形沿 著2 p万冋(在第2C圖中以虛線表示)而延伸。在各圖之a .部份中此基板是沿箸第一方向來顯示其切面,在b部© ^之圖中則是沿箸與第一方向相垂直之2方向而頴示此基板 之切面。在1 .方向中一個條形之寬度E卩為所要形成之電容4 m寬度。在層結構h ,52之旁側裸露出上述隔離層 (此處即為蝕刻停止層2a)之表面。藉由選擇性沈積而施 加一種較佳是由未摻雜之矽或P-摻雜之矽所構成之層泛, 即,條形之層結構須過Jove.吿長。 第3圖:施加一種光阻遮罩或硬遮罩,其具有一些在第 一方向中延伸之條形區。利用此種蝕刻遮罩來對多晶矽 層5 i ,5 2 , e進行一種、鄭;向性之蝕刻,使這些在第二方向 中延伸之矽條形11分隔成各別之島。這些島(其是由第一 材料5 i所構成之各層,第二材料5 所構成之各層以及矽 層6等所搆成)分別界定了電容器之各電極之位置及大小 。選擇性之砂層6因此分別覆l_XJL凰島.歷..之,既溫構之 二姐在.第一方向中互抓面.對之建接邊.緣且此種-砂層6即 是…第...:二&輔.胁結..搆。各島之在第二方向中互相面對之斑接 邊縳不會被第一輔肋結權所聚蓋,此處裸露屮層序列5 i , 5 2。這些連接邊綠5丄,5 2,6現在由|1丨面以硼u,.,使 -1 0 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) *-=a Μ 經濟部智慧財產局員工消費合作社印製 經濟部智慧"財產局員工消費合作社印製 A7 __B7 五、發明説明(?) 得在側面上形成一種由P+-摻雜之矽所構成之第二輔助 結構7。然後去除上述之遮罩。另一方式是不使用上速 之植入過程而是在第二方向中互相面對之連接邊緣上選 擇性地沈積一種P+-矽層,且同樣是在遮罩去除之前進 行。此種P+-矽層即為第二輔肋結構7。 第4圖:在各島形結構之間的中間空間中填人一種填 充層8。氧化矽層較佳是須沈積至足夠之厚度且藉由化學 機械式»光(CMP)來磨光直至島形結構之上邊緣之高度處 (此處即為矽層6)為止。填充佳是由一種可選擇性地 對支承體表面(此處為氮化物-蝕刻停止層2a>而被蝕刻之 材料所構成。 第5圖:這箜由第一材料所構成之層Μ及由Ρ_-摻雜 之矽所構成之第一輔助结構6須選擇性地對由第二材料 所構成之瑄些層和第二輔肋結構(Ρ+-矽),.填充0 8等而被 去除。具有等向性成份之各種適當之蝕刻方法已為此行 業之專家所熟知。Ρ+ -摻雜之矽層5 2及Ρ+ -摻雜之側壁7 保持盲立且形成一種導體形式之支架,其與填充層一起 在Ρ+ -摻雜之矽層和第一輔助結構之這些位置上形成一種 具有中空室Η之負横型。 第6匾:中空室H Kf形方式填人一種適合作為高e介 電質或鍋電質用之電極材料9,特別是鉑,銥Ur),釕(Ru) 或其它含有貴金鼷之材料。例如能藉由方法K保形 方式來沈積鉑。於是亦可在填充層^!)上沈積鉑。 V.·〆 第7圓:此種位於填充層8上之電極材料藉由CMP(化 -11 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2!0x297公釐) 裝------ΐτ------^ (請先閱讀背面之注意事項潘填寫•本頁)
(請先聞讀背面之注意事項再填g本頁) 擇性地沈積一種P+ -矽層,且同樣是在遮罩去除之前進 行。此種P + -矽暦即為第二輔肋結構7。 第4圖:在各島形結構之間的中間空間中填人一種填 充層δ。氧化矽層較佳是須沈積至足夠之厚度且藉由化學 機械式抛光(CMP)來磨光直至島胗結構之上邊緣之高度處 (此處即為矽層6)為止。填充層較佳是由一種可選擇性地 對支承體表面(此處為氮化物-鈾刻停止層2 a )而被蝕刻之 材料所構成。 經濟部智慧財產局員工消費合作社印利灰 第5圖:瑄些由第一材料5 i所溝成之層Μ及由P_ -摻雑 之矽所構成之第一輔助結構6須選擇性地對由第.二材料 所構成之這些層和第二輔助結構(P+ -矽),填充曆8等而被 去除。具有等向性成份之各種適當之訑刻方法已為此行 業之專家所熟知。P+ -摻雜之矽層5 2及P+ -摻雜之側壁7 保持直立旦形成一種導體形式之支架,其與填充層一起 茌P+ -摻雜之砂層和第一輔助结構之這些位置上形成一種. 具有中空室H之負橫型。 第6圖:中空室Η K保形方式填入一種適合作為高ε介 電質或鍋電質用之電極材料9 ,特別是鉑,銥(I r ),釘(R u ) 或其它含有貴金題之材料。例如能賴由Μ 0 C V D方法K保形 方式來沈積鉑。於是亦可在填充層S上沈積鉑。 第7圖:此種位於填充曆8上之電極材料_由C Μ Ρ (化 -1 1 - 本纸張尺度適用中國國家標準(CMS ) 规格(210X297公發) 469 598 at Β7 五、發明説明( 學機槭式拋光)或回(back)蝕刻而去除。於是可製成電容 器(其由互相隔開之薄片9L·及側面之支撐结構9s所構成) 之第一電極。同時可使用相鄰電.容、器之電饅5星,鼠開。 第8 去除上述之填充層8直至其下方之蝕刻停止 廇2a為止。然後較佳是Μ選擇性地對電極材料之方式而 使Ρ+-矽(其只用作第一電極用之負形式}去除。 第9圖:在瑄漾所獲得之第一電極9之裸露的表面上 Μ保形方式沈積一種高ε介罨質或鐵霉質Μ作為電容器 介電質。然後施加一種由適當之導電性.材料(例如,鉑,鎢 ,氮化钛)所構成之极電極1 1。 在第9圖中亦^示其它在支承體中製成之結構,這些 結構在使用電容器時是存在於DRAM-電路中。第一電極9L· ,9s形成記憶體電容器用之所諝記憶體節點。第一電極經 由其下方所配置之設有擴散位障4之接觸區3而選擇電 晶體之源極/汲極區12相連接。選擇電晶體之另一源極/ 汲極區12'經由位元線接觸區14而與埋入式.位元線1 5相連 ·· . .... '· -V ··· . -·' ):·.. 接。二個相鄰之記憶體單胞較佳是具有一個共同之位元 線接觸區。埋人式位元線15和位元線接觸區14是由隔離 層2所園鏡。在選擇電晶體之源極/汲極區12和12'之間 配置通道區1. 6,閘極介電質(未顯示)和一個作為字線1 7 用之閘極電極。字線17和位元線接觸區14是由摻雜之多 晶矽所構成。位元線1 5是由摻雜之多晶矽,6夕化鎢或鎢 所構成。在源極/汲極區1 2之瘪離位元線1 5之側面上設 種平坦之Μ隔離材料植人之 1 2 本紙張尺度適用中國國家標準(CNS ) Ad規格(210 X Μ?公釐) 請 先 聞 讀 背 之 注 項 再 填- 寫, 本 頁 經濟部智慧財產局員工消費合作社印製 置一稠隔離結構(例如, 五、發明説明( A7 B7 對 S3 Awn 晶 電 0 選 之 鄰 相 在 更 rll Μ VJ 8 Ί, 檗 潢 成 肜 間 之 用明 1 作說 雛之 隔號 棟符 3 層孔 板雛觸陣 基隔接位 7 8 9 經鼻部智慧財產局員工消費合作杜印製 構 料 結層材 層助充極 X 撐容電極元元道線渠 矽輔填電薄支電反源位位通字溝 質 電 構介 結器極 區 極 汲 區 觸 接 線線區 本紙張尺度適用中國國家標準(CNS ) A4規格(2【0X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 線.
Claims (1)
- A8 B8 C8 D8 469598ΜΈ 修正 、申請專利範圍 第88 1 1 5907號「在支承體上之半導體配置中之電容器之製 造方法及此種電容器」專利案 (90年6月修正) 六、申請專利範圍: (諝先閲讀背面之注意事項再填寫本頁) 1. 一種在支承體上之半導體配置中之電容器之製造方法, 其特徵爲: -在支撐體(2 a)之表面上產生一種層序列,其含有交替 地配置之由第一材料(5J所構成之層以及由第二材 料(5 2)所構成之層,其中第一材料可選擇性地對第 二材料而被蝕刻, -此種層序列須蝕刻成一種具有邊緣之層結構(5), -須形成第一輔助結構(6),其覆蓋此層結構(5)之至少 —個邊緣且是由第一輔助林料所構成,第一輔助材 料可選擇性地對第二材料而被蝕刻, -須形成第二輔助結構(7),其覆蓋此層結構之至少另一 邊緣且使這些由第二材料所構成之層在機械性質上 相連接, -須以塡充層(8)覆蓋此種圍繞上述層結構之支承體表 面(2a)直至此層結構之上(upper)邊緣爲止, 經濟部智慧財產局員工消費合作社印製 -由第一材料所構成之層(5 ,)以及第一輔助結構(6)須 選擇性地對由第二材料所構成之層(5 2)以及對第二 輔助結構(7)而被去除, -這樣所產生之中空室(H)中以一種含有貴金屬之電極 材料(9)塡入,以便形成第一電極,其在由第一材料 所形成之層所構成之中空室中具有薄片(9L)且在由 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 9 d 9 8 as B8 C3 D8 六、申請專利範圍 第一輔助結構所形成之中空室中具有一種連接此薄 片用之支撐結構(9S), -由第二材料所構成之層(52)和第二輔助結構(7)須選 擇性地對電極材料而被去除, -在第一電極之裸露的表面上以保形方式施加一種由 高ε介電質或鐵電性材料所構成之電容器介電質 (10), -第二電極(Π)產生於電容器介電質上。 2. 如申請專利範圍第1項之製造方法,其中使用未摻雜 -,η-摻雜-或Ρ--摻雜之多晶矽作爲第一材料且使用ρ + -摻雜之多晶矽作爲第二材料。 3. 如申請專利範圍第1項之製造方法,其中第一輔助結 構(6)產生於此層結構之在第一方向中互相面對的二個 邊緣上》 4. 如申請專利範圍第1項之製造方法,其中第二辅助結 構(7)產生於此層結構之在第二方向中互相面對的二個 邊緣上。 經濟部智慧財產屬員工消費合作社印製 --.--------_ !t--------訂· (請先閱讀背面之注意事項再填寫本頁) 5_如申請専利範圍第1,3或4項之製造方法}其中第一 輔助結構(6)及/或第二輔助結構(7)是藉由選擇性之矽_ 沈積而產生。 6.如申請専利範圍第4項之製造方法,其中第二輔助結 構(7)是由傾斜式植入利用ρ_摻雜之離子產生於層結構 之邊緣中。 7·如申請專利範圍第1項之製造方法,其中在中空室(Η) 本紙張尺度適用中國國家標率(CNS)A4規袼(21〇 297公楚) 4 69 59 8 as B8 C8 -------- -^____ 六、申請專利範圍 中以電極材料塡入之後沈積於塡充層(8)上之電極材料 須以一種CMP(化學機械式拋光)過程來去除。 a如申請專利範圍第1或第7項之製造方法,其中在 形成第一電極之後塡充層(8)須選擇性地對電極材料及 支承體表面(2a)而被去除。 9_如申請專利範圍第1項之製造方法,中層序列須沈積 於一種支承體上,支承體在其面向電容器之表面上具 有一種隔離層(2,2 a),隔離層中配置一個接觸區(3),接觸 區(3)含有一種擴散位障(4)且與第一電極(9s,91)相連 接。 瓜如申請專利範圍第1,3,4,7或9項之製造方法,其中 於支承體上製成許多電容器,這些電容器以直線方式 配置在第二方向中, -層序列須結構化成在第二方向中延伸之條形之層結 構且在其邊緣上形成第一輔助結構(6), -此種具有第一輔助結構之條形之層結構須結構化成 許多島形之層結構, 經濟部智慧財產局員工消費合作社印製 --,--------ί --裂--------訂· (請先閲讀背面之注意事項再填寫本頁) -在每一個島之在第二方向中互相面對之邊緣上產生 第二輔助結構(7), -以上述之塡充層(8)塡入各島之間的所有中間空間 中。 11. 一種配置在支體上之半導體配置中之電容器,包括 -含有貴金屬之第一電極(9L,9s), -容器介電質(10),其是由高e介電質或鐵電性材料所 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 9 5 9 8 as B8 CS _____ _ D8 六、申請專利範圍 構成, -第二電極(11),此種電容器之特徵爲: -第一電極具有至少二個互相隔開之薄片(9L),其基本 上是平行於支承體表面而配置且經由支撐結構(9s) 而在薄片之邊緣上以機械特性及電性互相連接。 12·如申請專利範圍第11項之電容器,其中此支撐結構(9s) 配置在薄片之互相面對之二個邊緣上。 货如申請專利範圍第11或第12項之電容器,其中支承 體在其面向電容器之表面上具有一種隔離層(2,2a),隔 離層中配置二個接觸區(3),此接觸區(3)包含一種擴散 位障(4)且與第一電極(9s,9L)相連接。 14.如申請專利範圍第13項之電容器,其中此支承體包含 —個MOS電晶體且接觸區(3)使此電晶體之源極/汲極 區(12)與第一電極(9S,9L)相連接。 — JIII — 1— iLI I ------- I I 訂·1!*- — 1」¾ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19842704A DE19842704C2 (de) | 1998-09-17 | 1998-09-17 | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
Publications (1)
Publication Number | Publication Date |
---|---|
TW469598B true TW469598B (en) | 2001-12-21 |
Family
ID=7881342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088115907A TW469598B (en) | 1998-09-17 | 1999-09-15 | Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form |
Country Status (7)
Country | Link |
---|---|
US (2) | US6258656B1 (zh) |
EP (1) | EP0987753A3 (zh) |
JP (1) | JP3676628B2 (zh) |
KR (2) | KR100404017B1 (zh) |
CN (1) | CN1143377C (zh) |
DE (1) | DE19842704C2 (zh) |
TW (1) | TW469598B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765577B (zh) * | 2020-02-27 | 2022-05-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6486065B2 (en) * | 2000-12-22 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of forming nonvolatile memory device utilizing a hard mask |
DE10207130B4 (de) * | 2002-02-20 | 2007-09-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht |
DE10303738B4 (de) * | 2003-01-30 | 2007-12-27 | Infineon Technologies Ag | Speicherkondensator und Speicherzellenanordnung |
DE10326087B4 (de) * | 2003-06-10 | 2008-03-20 | Infineon Technologies Ag | Bauelement mit einer Nutzstruktur und einer Hilfsstruktur |
JP4945165B2 (ja) * | 2006-04-28 | 2012-06-06 | 株式会社東芝 | 半導体装置の製造方法 |
US9190494B2 (en) * | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
US7742324B2 (en) * | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
US8866254B2 (en) | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
US7915659B2 (en) * | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
US7898857B2 (en) | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
US7808042B2 (en) | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
US7969776B2 (en) | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
US8076229B2 (en) * | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
US8294511B2 (en) | 2010-11-19 | 2012-10-23 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
US11610963B2 (en) * | 2020-12-29 | 2023-03-21 | Nanya Technology Corporation | Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same |
CN116963505A (zh) * | 2022-04-11 | 2023-10-27 | 华为技术有限公司 | 存储器及其制作方法、电子设备 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02312269A (ja) * | 1989-05-26 | 1990-12-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH04225557A (ja) * | 1990-04-03 | 1992-08-14 | Electron & Telecommun Res Inst | スタック構造のdramセル |
US5525534A (en) * | 1992-03-13 | 1996-06-11 | Fujitsu Limited | Method of producing a semiconductor device using a reticle having a polygonal shaped hole |
US5631184A (en) * | 1992-03-13 | 1997-05-20 | Fujitsu Limited | Method of producing a semiconductor device having a fin type capacitor |
JPH07169759A (ja) * | 1993-12-14 | 1995-07-04 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
US5449635A (en) * | 1993-12-28 | 1995-09-12 | Goldstar Electron Co., Ltd. | Method of fabricating a semiconductor memory |
US5436186A (en) * | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
DE19527023C1 (de) * | 1995-07-24 | 1997-02-27 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung |
KR0155883B1 (ko) * | 1995-09-19 | 1998-10-15 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
JPH1098163A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタ構造及びその形成方法 |
US5786248A (en) * | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
KR0170308B1 (ko) * | 1995-12-05 | 1999-02-01 | 김광호 | 강유전체 캐패시터의 제조방법 |
JP3504046B2 (ja) * | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
DE19546999C1 (de) * | 1995-12-15 | 1997-04-30 | Siemens Ag | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
US5757612A (en) * | 1996-04-23 | 1998-05-26 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
DE19640448C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator |
US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
US5770499A (en) * | 1997-05-29 | 1998-06-23 | Texas Instruments Incorporated | Planarized capacitor array structure for high density memory applications |
-
1998
- 1998-09-17 DE DE19842704A patent/DE19842704C2/de not_active Expired - Fee Related
-
1999
- 1999-09-06 EP EP99117556A patent/EP0987753A3/de not_active Withdrawn
- 1999-09-13 US US09/395,316 patent/US6258656B1/en not_active Expired - Lifetime
- 1999-09-15 TW TW088115907A patent/TW469598B/zh not_active IP Right Cessation
- 1999-09-16 KR KR10-1999-0039781A patent/KR100404017B1/ko not_active IP Right Cessation
- 1999-09-17 CN CNB991202112A patent/CN1143377C/zh not_active Expired - Fee Related
- 1999-09-17 JP JP26434399A patent/JP3676628B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-23 US US09/863,925 patent/US6512259B1/en not_active Expired - Lifetime
-
2003
- 2003-06-25 KR KR10-2003-0041394A patent/KR20030060846A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765577B (zh) * | 2020-02-27 | 2022-05-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
US11450676B2 (en) | 2020-02-27 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric random access memory device with a three-dimensional ferroelectric capacitor |
Also Published As
Publication number | Publication date |
---|---|
US6258656B1 (en) | 2001-07-10 |
DE19842704A1 (de) | 2000-04-06 |
US6512259B1 (en) | 2003-01-28 |
CN1248790A (zh) | 2000-03-29 |
JP3676628B2 (ja) | 2005-07-27 |
DE19842704C2 (de) | 2002-03-28 |
EP0987753A2 (de) | 2000-03-22 |
KR20030060846A (ko) | 2003-07-16 |
KR20000023205A (ko) | 2000-04-25 |
EP0987753A3 (de) | 2004-01-21 |
KR100404017B1 (ko) | 2003-11-03 |
JP2000101048A (ja) | 2000-04-07 |
CN1143377C (zh) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW469598B (en) | Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form | |
TW473997B (en) | DRAM-cells arrangement and its production method | |
TW456032B (en) | Method for fabricating 4F2 memory cells with improved gate conductor structure | |
TWI358821B (en) | Transistor, memory cell array and method of manufa | |
TW293947B (zh) | ||
TW441093B (en) | DRAM-cell device and its production method | |
TW310449B (en) | High capacity stacked DRAM device and process for making a smaller geometry | |
TW419821B (en) | DRAM cell arrangement and method for its fabrication | |
TW318960B (en) | Structure and fabrication method for non-planar memory elements | |
CN108231772A (zh) | 半导体器件及制造其的方法 | |
TW459386B (en) | Memory with trench-capacitor and selection-transistor and its production method | |
TW461083B (en) | Memory-cells arrangement and its production method | |
JPS62105466A (ja) | ダイナミツク・ランダム・アクセス・メモリ | |
TW200820380A (en) | Manufacturing method for an integrated semiconductor structure | |
TW409409B (en) | Dram-cells arrangement and its production method | |
TW456035B (en) | DRAM-cell arrangement and its production method | |
TW408481B (en) | Memory-cells arrangement and its production method | |
TW548837B (en) | Trench capacitor, memory cell, method for fabricating a trench capacitor and method for fabricating a memory cell | |
TW442837B (en) | Integrated circuit-arrangement and its production method | |
TW425718B (en) | Vertical transistor | |
JPH09199689A (ja) | 半導体装置用コンデンサの製造方法 | |
TW461084B (en) | Production method for a stack-capacitor | |
TW461077B (en) | Semiconductor element with at least a condensor and the method to its manufacturing | |
TWI276229B (en) | Storage capacitor and method of manufacturing a storage capacitor | |
TW396612B (en) | Production method for a capacitor-electrode made from a platinum metal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |