CN1223001C - 具有接触电容器电极的插塞的半导体存储器及其制备方法 - Google Patents
具有接触电容器电极的插塞的半导体存储器及其制备方法 Download PDFInfo
- Publication number
- CN1223001C CN1223001C CNB011212268A CN01121226A CN1223001C CN 1223001 C CN1223001 C CN 1223001C CN B011212268 A CNB011212268 A CN B011212268A CN 01121226 A CN01121226 A CN 01121226A CN 1223001 C CN1223001 C CN 1223001C
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- diffusion impervious
- preparation
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 177
- 239000000758 substrate Substances 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910004200 TaSiN Inorganic materials 0.000 claims description 5
- 229910010037 TiAlN Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910004491 TaAlN Inorganic materials 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 23
- 230000008901 benefit Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体存储器和一种可以防止电容器的介电层与扩散阻挡层接触的方法。与电容器电极接触的插塞包括扩散阻挡层和导电层。导电层是用一种无论导电层是否氧化均能传导电流的材料制成。因此，这可以防止介电层与扩散阻挡层接触，因而漏电流可以减小，且电容器的电容可以增加。
Description
技术领域
本发明涉及一种半导体存储器以及一种制作半导体存储器的方法；更具体地，涉及一种制作半导体存储器上的电容器的方法。
背景技术
DRAM(动态随机存取存储器)单元是一个半导体存储器，通常包括一个晶体管和一个电容器，存储器上的一个单元通过一次充电而存储一位数据。电容器包括一个底电极、一个介电层和一个上电极。电容器的一个电极与晶体管的源结或漏结相连。电容器的另一个电极与参比电压线相连。
计算机应用的升级增加了对更高容量存储芯片的要求。存储单元尺寸的减小允许有更多的存储单元封装到集成电路板上。
电容容量随电极面积和介电层的介电常数成比例增长。随着存储单元面积减小，电容器的电容也倾向减小，这降低了存储单元的性能。
为了提高存储单元的密度，叠层式电容器被提了出来。叠层式电容器通过将存储电极部分地重叠在晶体管和位线或字线上来制备，因此，有效地减少了每个存储单元所占的面积。
一个插塞用于将电容器的底电极与晶体管的源结或漏结连接起来。
图1A到图1C描述了一种依据传统方法制备半导体存储器上的电容器的方法。
如图1A所示，绝缘层15覆盖在半导体基板10、隔离层11(如场氧化层)和晶体管上，而晶体管包括栅绝缘层12、栅电极13和源或漏结14。其后，插塞16形成在层间绝缘层内。插塞16包括一个多晶硅层16A、一个欧姆接触层16B和一个形成在接触孔中的扩散阻挡层16C，此插塞与源结或漏结中的一个接触。
如图1B所示，通过沉积和构图第一导电层而在扩散阻挡层16C上制备出底电极17。由于掩模错对，在底电极17的制备过程中，扩散阻挡层16C可能暴露在外。在高度集成器件的生产过程中，掩模错对是经常发生的。
如图1C所示，介电层18形成在底电极17上，而上电极19则形成在介电层18上。介电层18是用具有非常高介电常数的材料制成，例如钛酸锶钡(BaSrTiO3，以下缩写为BST)，以提高高度集成器件的电容。
根据前述传统方法，插塞16的扩散阻挡层16C的暴露部分与介电层18相接。
扩散阻挡层16C和介电层18之间的接触导致了若干问题。其中一个问题是，扩散阻挡层16C在制备介电层18的过程中被氧化，因为BST层的介电层18是在氧化气氛中和高温下制备的。扩散阻挡层16C的氧化部分具有低的介电常数，它充当了电容器中介电层的作用，因此电容器的电容减小了。另一个问题是，扩散阻挡层16C和介电层18之间的逸出功差别小，因此，漏电流因低的肖特基势垒而增加。
发明内容
因此，本发明的一个目的是提供一种半导体存储器和一种制备方法，以防止电容器介电层和插塞扩散阻挡层之间的接触。
因此，本发明的另一个目的是提供一种半导体存储器和一种制备方法，以防止电容器电容的降低和电容器底电极与插塞扩散阻挡层之间漏电流的增加。
根据本发明的一个方面，提供一种半导体存储器，包括：一个半导体基板，其中栅电极形成在半导体基板上，且其中源结/漏结形成在此半导体基板中；一个形成在半导体基板上的层间绝缘层；一个形成在层间绝缘层中的插塞，其中，该插塞包括一个扩散阻挡层和一个导电层，而其中导电层是用一种无论导电层是否氧化均能传导电流的材料制成；一个与导电层接触的电容器底电极；一个形成在底电极上的介电层；以及一个形成在介电层上的上电极。
根据本发明的另一个方面，提供一种半导体存储器的制备方法，包括以下步骤：提供一半导体基板，其中栅电极形成在该半导体基板上，且其中源结/漏结也形成在该半导体基板中；在半导体基板上制备层间绝缘层；刻蚀层间绝缘层以形成接触孔；在接触孔中制备扩散阻挡层和导电层以形成插塞，其中导电层用一种无论导电层是否氧化均能传导电流的材料制成；制备与导电层接触的底电极；在底电极上制备介电层；在介电层上制备上电极。
根据本发明的再一方面，提供一种半导体存储器的制备方法，包括以下步骤：提供一半导体基板，其中栅电极形成在该半导体基板上，且其中源结/漏结也形成在该半导体基板上；在半导体基板上制备层间绝缘层；刻蚀层间绝缘层以形成接触孔；在接触孔中制备扩散阻挡层和导电层以形成插塞，其中导电层是用一种无论导电层是否氧化均能传导电流的材料制成；在导电层上制备种子层；在种子层上制备粘接层；在粘接层上制备牺牲层；刻蚀牺牲层和粘接层以获得确定底电极区域的开孔；在开孔内的种子层上制备底电极；除底电极下方的种子层之外，除去牺牲层、粘接层和种子层；在底电极上制备介电层；在介电层上制备上电极。
附图说明
通过以下结合附图对优选实施例的描述，会使本发明的上述及其它目的和特征变得更明确，其中：
图1A到图1C是显示根据传统方法制备半导体存储器的方法的横截面图；
图2A到图2I是显示根据本发明实施例制备半导体存储器上的电容器的方法的横截面图。
具体实施方式
以下，参照附图对根据本发明实施例的半导体存储器的制备方法进行详细描述。
如图2A所示，层间绝缘层包括第一绝缘层21和第二绝缘层22，它成形在半导体基板20上，而基板上有已制得的低层结构(未示出)，包括诸如场氧化层的隔离层和包括栅绝缘层、栅电极和源结/漏结的晶体管。第二绝缘层22由一种比第一绝缘层21具有更高刻蚀选择性的材料制成。在本发明的优选实施例中，第一绝缘层21通过沉积氧化硅层到厚度为3000-8000而形成，第二绝缘层22通过沉积氮化硅层至300到1000的厚度而形成。
如图2B所示，第二绝缘层22和第一绝缘层21被刻蚀成接触孔100，此孔显露出半导体基板20上的源结/漏结(未示出)中的一个。于是，用于形成插塞的多晶硅层23A被沉积在接触孔内的第二绝缘层22和半导体基板20上，其厚度为500-3000。此后，实施刻蚀步骤，以显露第二绝缘层22的表面，并将接触孔内多晶硅层23A的一部分除去。从而，第二绝缘层22的表面与多晶硅层23A的表面之间的高度差200在500到1500之间变化。
如图2C所示，欧姆接触层23B和扩散阻挡层23C以一层接一层的方式形成在多晶硅层23A上。随后，进行化学机械抛光(以下简称CMP)，直到第二绝缘层22的表面显露出来为止。在本发明的优选实施例中，欧姆接触层23B是用TiSix制备的，而扩散阻挡层23C是由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制备的。为了形成TiSix，先沉积一层Ti，然后退火以使钛层中的Ti原子与多晶硅层23A中的Si原子反应，再进行湿法刻蚀以除掉第二绝缘层22和TiSix层上残存的Ti层。
如图2D所示，扩散阻挡层23C的一部分用刻蚀剂刻蚀掉了，刻蚀剂例如为包括Cl2和BCl3的混合气体，相对于此种气体，扩散阻挡层23C具有比第二绝缘层22更高的刻蚀选择性。
如图2E所示，导电层23D沉积在第二绝缘层22和扩散阻挡层23C上，实施掩蔽刻蚀(blanket etching)工艺或CMP工艺，直至显露出第二绝缘层22。于是，完全制备了插塞23，它包括多晶硅层23A、欧姆接触层23B、扩散阻挡层23C和导电层23D。导电层23D是用即使氧化也能传输电流的材料制成。在本发明的优选实施例中，采取化学气相沉积技术沉积Ru、Pt或Ir以形成导电层23D。另一方面，为了将导电层23D用作制备电容器底电极的种子层，可以略过掩蔽刻蚀步骤或CMP步骤。
制备多晶硅层23A的步骤也可以略去，此时，插塞23包括欧姆接触层23B层、扩散阻挡层23C和导电层23D。此外，制备欧姆接触层23B的步骤也可以略去，此时，插塞23包括多晶硅层23A、扩散阻挡层23C和导电层24D。相应地，插塞23可能包括扩散阻挡层23C和导电层23D。
如图2F所示，种子层24形成在导电层23D和第二绝缘层22上，然后粘接层25和牺牲层26一层接一层地堆叠在种子层24上。在本发明的优选实施例中，种子层24用50-100厚的Pt或Ru制成，粘接层25由50-500厚的TiN、TiAlN、TaN、TaSiN、Al2O3或TiO2制成，而牺牲层26由5000-15000厚的氧化硅制成。另一方面，制备种子层24和粘接层25的步骤可以略去，这取决于不同的制备底电极的方法。
如图2G所示，牺牲层26和粘接层25被选择性刻蚀以形成显露种子层24的开孔300，而底电极27则形成在开孔300中的种子层24上。在本发明的优选实施例中，通过电镀将作为底电极27的Pt层沉积至4000-12000的厚度。采用直流或直流脉冲，在电极上施加0.1-20mA/cm3的电流密度以进行电镀。
如图2H所示，牺牲层26、粘接层25和种子层24被除去，以分隔邻近的底电极27。采用湿法刻蚀除去牺牲层26和粘接层25，采用干法刻蚀除去种子层24。此外，粘接层25也可以用干法刻蚀除去。
根据本发明的上述步骤，插塞23上的扩散阻挡层23C没有显露在外，即使在制备开孔300的步骤中发生了掩模错对时。这就是，假如掩模错对发生，覆盖在扩散阻挡层23C上的导电层23D则暴露在外。
如图2I所示，介电层28沉积在底电极27和第二绝缘层22上。然后，上电极29形成在介电层28上。在本发明的优选实施例中，BST层在350-600℃的温度沉积至150-500的厚度以形成介电层28，使介电层28结晶的退火在N2气环境中于500-700℃进行，退火时间为30-180秒，于是介电层28的介电特性可以得到改善。上电极29用一种即使氧化仍能导电的材料制成，如Pt、Ru、Ir。
在扩散阻挡层上形成导电层有若干优点。第一个优点是这可以防止介电层与扩散阻挡层接触。第二个优点是这可以减少漏电流。第三个优点是这可以防止扩散阻挡层显露在外，即使在掩模错对发生时，因此，使介电层结晶的退火可以在高温下进行。第四个优点是高度集成化的半导体器件上的电容器可以获得高电容。
尽管本发明中的优选优选实施例为了说明性目的得到了阐述，但本领域的技术人员将意识到，在不脱离如所附权利要求所述的本发明的范围和精神的情况下，各种变型、附加和替换是可能的。
Claims (18)
1.一种半导体存储器，包括：
一个半导体基板；
一个形成于半导体基板上的栅电极；
形成于半导体基板中的源结/漏结；
一个形成于半导体基板上的层间绝缘层；
一个形成于层间绝缘层中的插塞，其中插塞包括扩散阻挡层和导电层，并且其中导电层是用一种当导电层被氧化时均能传导电流的材料制成；
一个与导电层接触的电容器底电极；
一个形成于底电极上的介电层；以及
一个形成于介电层上的上电极。
2.按照权利要求1的半导体存储器，其中导电层从包括Ru层、Ir层、Pt层的组中选出。
3.根据权利要求1的半导体存储器，其中扩散阻挡层从包括TiN层、TiSiN层、TiAlN层、TaSiN层、TaAlN层、IrO2层和RuO2层的组中选出。
4.根据权利要求1的半导体存储器，进一步包括一个处于扩散阻挡层和半导体基板间的多晶硅层。
5.根据权利要求1的半导体存储器，进一步包括一个处于扩散阻挡层和半导体基板间的欧姆接触层。
6.根据权利要求5的半导体存储器，进一步包括一个处于欧姆接触层和半导体基板间的多晶硅层。
7.一种制备半导体存储器的方法，包括以下步骤：
提供一半导体基板；
在半导体基板上形成一栅电极；
在该半导体基板中形成源结/漏结；
在半导体基板上制备一层间绝缘层；
刻蚀该层间绝缘层以形成接触孔；
在接触孔中制备一扩散阻挡层和一导电层以形成一插塞；
用一种当导电层被氧化时均能传导电流的材料制成导电层；
制备与导电层接触的一底电极；
在底电极上制备一介电层；以及
在介电层上制备一上电极。
8.根据权利要求7的方法，其中导电层用Ir、Pt或Ru制成。
9.根据权利要求8的方法，其中底电极是利用导电层为种子层，通过电镀工艺制备的。
10.根据权利要求7的方法，其中扩散阻挡层由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制成。
11.根据权利要求7的方法，其中介电层由BaSrTiO3层制成，上电极由Pt层，Ru层或Ir层制成。
12.一种制备半导体存储器的方法，包括以下步骤：
提供一半导体基板；
在该半导体基板上形成一栅电极；
在该半导体基板中形成源结/漏结；
在半导体基板上制备一层间绝缘层；
刻蚀层间绝缘层以形成一接触孔；
在接触孔中制备扩散阻挡层和导电层以形成一插塞，其中导电层是用一种当导电层被氧化时均能传导电流的材料制成；
在导电层上制备一种子层；
在种子层上制备一粘接层；
在粘接层上制备一牺牲层；
刻蚀牺牲层和粘接层而形成一开孔以确定底电极的区域；
在开孔中的种子层上制备底电极；
除底电极下方的种子层之外，除去牺牲层、粘接层和种子层；
在底电极上制备一介电层；以及
在介电层上制备一上电极。
13.根据权利要求12的方法，其中制备插塞的步骤包括：
在接触孔中制备扩散阻挡层；
刻蚀接触孔内的扩散阻挡层以除去扩散阻挡层的一部分；
在扩散阻挡层上制备导电层。
14.根据权利要求12的方法，其中底电极用电镀工艺制备。
15.根据权利要求13的方法，其中导电层由Ru、Pt或Ir制成，且其中的扩散阻挡层由TiN、TiSiN、TiAlN、TaSiN、TaAlN、IrO2或RuO2制成。
16.根据权利要求15的方法，其中氧化硅层和氮化物层堆叠起来以形成层间绝缘层。
17.根据权利要求16的方法，其中扩散阻挡层用包括Cl2和BCl3的混合气体刻蚀。
18.根据权利要求16的方法，介电层用BaSrTiO3层制备，且其中的上电极用Pt层，Ru层或Ir层制成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033617A KR100612561B1 (ko) | 2000-06-19 | 2000-06-19 | 반도체 소자의 캐패시터 제조 방법 |
| KR33617/2000 | 2000-06-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1330408A CN1330408A (zh) | 2002-01-09 |
| CN1223001C true CN1223001C (zh) | 2005-10-12 |
Family
ID=19672519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011212268A Expired - Fee Related CN1223001C (zh) | 2000-06-19 | 2001-06-14 | 具有接触电容器电极的插塞的半导体存储器及其制备方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6461913B2 (zh) |
| JP (1) | JP4743371B2 (zh) |
| KR (1) | KR100612561B1 (zh) |
| CN (1) | CN1223001C (zh) |
| DE (1) | DE10130626B4 (zh) |
| GB (1) | GB2368972B (zh) |
| TW (1) | TW512528B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6451666B2 (en) * | 1999-12-27 | 2002-09-17 | Hyundai Electronics Industries Co., Ltd | Method for forming a lower electrode by using an electroplating method |
| KR100676534B1 (ko) * | 2000-06-28 | 2007-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| KR100390952B1 (ko) * | 2000-06-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 커패시터 제조 방법 |
| KR100646947B1 (ko) * | 2000-06-29 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| JP4467229B2 (ja) * | 2001-09-12 | 2010-05-26 | 株式会社ハイニックスセミコンダクター | 半導体素子の製造方法 |
| KR100448852B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR20030058038A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100448243B1 (ko) * | 2002-01-07 | 2004-09-13 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| KR100443361B1 (ko) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | 전기화학증착법을 이용한 캐패시터 제조방법 |
| KR100428658B1 (ko) * | 2002-04-26 | 2004-04-28 | 주식회사 하이닉스반도체 | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 |
| KR100875647B1 (ko) * | 2002-05-17 | 2008-12-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2003347427A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100480601B1 (ko) * | 2002-06-21 | 2005-04-06 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR100500940B1 (ko) * | 2002-06-21 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100800136B1 (ko) * | 2002-06-28 | 2008-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100870315B1 (ko) * | 2002-07-18 | 2008-11-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100859949B1 (ko) * | 2002-07-19 | 2008-09-23 | 매그나칩 반도체 유한회사 | 아날로그 반도체 소자의 제조방법 |
| KR100782790B1 (ko) * | 2002-07-30 | 2007-12-05 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US8480006B2 (en) * | 2006-09-08 | 2013-07-09 | Ventech, Llc | Vehicle supplemental heating system |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392189A (en) * | 1993-04-02 | 1995-02-21 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same |
| JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100215867B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 반도체 소자의 커패시터 구조 및 제조 방법 |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| KR19980026333A (ko) * | 1996-10-09 | 1998-07-15 | 문정환 | 커패시터의 구조 및 제조방법 |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| KR100219506B1 (ko) * | 1996-12-04 | 1999-09-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| KR100230402B1 (ko) * | 1996-12-31 | 1999-11-15 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| JPH10209392A (ja) * | 1997-01-22 | 1998-08-07 | Sony Corp | 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法 |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| JP3281839B2 (ja) * | 1997-06-16 | 2002-05-13 | 三洋電機株式会社 | 誘電体メモリおよびその製造方法 |
| JPH1174487A (ja) * | 1997-06-30 | 1999-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100474989B1 (ko) * | 1997-07-15 | 2005-07-28 | 삼성전자주식회사 | 장벽층을이용한반도체장치의커패시터형성방법 |
| JP3549715B2 (ja) * | 1997-10-15 | 2004-08-04 | 日本電気株式会社 | Ｂｉ層状強誘電体薄膜の製造方法 |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| JPH11265984A (ja) * | 1998-03-17 | 1999-09-28 | Sony Corp | 半導体装置の製造方法 |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| KR100300046B1 (ko) * | 1998-05-26 | 2002-05-09 | 김영환 | 반도체소자의제조방법 |
| CN1516275A (zh) * | 1998-07-03 | 2004-07-28 | ���µ�����ҵ��ʽ���� | 半导体装置及其制造方法 |
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR20000026967A (ko) * | 1998-10-24 | 2000-05-15 | 김영환 | 반도체 장치의 커패시터 및 그 형성 방법 |
| KR100289739B1 (ko) * | 1999-04-21 | 2001-05-15 | 윤종용 | 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법 |
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US6235603B1 (en) * | 1999-07-12 | 2001-05-22 | Motorola Inc. | Method for forming a semiconductor device using an etch stop layer |
| TW432689B (en) * | 1999-10-18 | 2001-05-01 | Taiwan Semiconductor Mfg | Fabricating method of stacked capacitor |
| US6348420B1 (en) * | 1999-12-23 | 2002-02-19 | Asm America, Inc. | Situ dielectric stacks |
| KR100326253B1 (ko) * | 1999-12-28 | 2002-03-08 | 박종섭 | 반도체 소자의 캐패시터 형성방법 |
| TW454325B (en) * | 2000-01-13 | 2001-09-11 | Winbond Electronics Corp | Structure and manufacturing method of pedestal storage node and its contact plug |
| US6326315B1 (en) * | 2000-03-09 | 2001-12-04 | Symetrix Corporation | Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same |
| JP2001274349A (ja) * | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6326294B1 (en) * | 2000-04-27 | 2001-12-04 | Kwangju Institute Of Science And Technology | Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices |
-
2000
- 2000-06-19 KR KR1020000033617A patent/KR100612561B1/ko not_active IP Right Cessation
-
2001
- 2001-06-12 JP JP2001177625A patent/JP4743371B2/ja not_active Expired - Fee Related
- 2001-06-13 GB GB0114388A patent/GB2368972B/en not_active Expired - Fee Related
- 2001-06-14 CN CNB011212268A patent/CN1223001C/zh not_active Expired - Fee Related
- 2001-06-18 US US09/882,284 patent/US6461913B2/en not_active Expired - Lifetime
- 2001-06-18 DE DE10130626A patent/DE10130626B4/de not_active Expired - Fee Related
- 2001-07-11 TW TW090116973A patent/TW512528B/zh not_active IP Right Cessation
-
2003
- 2003-10-09 US US10/217,401 patent/US20040259307A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP4743371B2 (ja) | 2011-08-10 |
| US6461913B2 (en) | 2002-10-08 |
| GB0114388D0 (en) | 2001-08-08 |
| JP2002026145A (ja) | 2002-01-25 |
| DE10130626B4 (de) | 2012-03-15 |
| KR20010113324A (ko) | 2001-12-28 |
| GB2368972A (en) | 2002-05-15 |
| TW512528B (en) | 2002-12-01 |
| US20040259307A1 (en) | 2004-12-23 |
| CN1330408A (zh) | 2002-01-09 |
| KR100612561B1 (ko) | 2006-08-11 |
| GB2368972B (en) | 2004-10-13 |
| DE10130626A1 (de) | 2002-01-31 |
| US20020030217A1 (en) | 2002-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1223001C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制备方法 | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US5566045A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100371891B1 (ko) | 마이크로 일렉트로닉 구조물 및 이의 형성 방법 | |
| US5593914A (en) | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces | |
| CN1243335A (zh) | 叠状电容器的锥形电极 | |
| JP2003068987A (ja) | 半導体記憶装置およびその製造方法 | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
| JP2982855B2 (ja) | 半導体装置とその製造方法 | |
| US6563161B2 (en) | Memory-storage node and the method of fabricating the same | |
| CN1115726C (zh) | 半导体器件及其制造方法 | |
| US6229171B1 (en) | Storage element for semiconductor capacitor | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| JP3676381B2 (ja) | バリアのない半導体メモリ装置の製造方法 | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| JP3595397B2 (ja) | 半導体装置の製造方法 | |
| JP2000012804A (ja) | 半導体記憶装置 | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| KR100200709B1 (ko) | 반도체 장치의 고유전체 캐패시터 및 그 제조 방법 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| CN1349658A (zh) | 金属层或金属硅化物层结构化法以及用该法制造的电容器 | |
| KR20040051933A (ko) | 강유전막을 갖는 반도체 메모리 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051012 Termination date: 20150614 |
|
| EXPY | Termination of patent right or utility model |