JP3676381B2 - バリアのない半導体メモリ装置の製造方法 - Google Patents
バリアのない半導体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP3676381B2 JP3676381B2 JP51610898A JP51610898A JP3676381B2 JP 3676381 B2 JP3676381 B2 JP 3676381B2 JP 51610898 A JP51610898 A JP 51610898A JP 51610898 A JP51610898 A JP 51610898A JP 3676381 B2 JP3676381 B2 JP 3676381B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- contact plug
- contact hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 230000004888 barrier function Effects 0.000 title description 6
- 238000000034 method Methods 0.000 claims description 95
- 239000007772 electrode material Substances 0.000 claims description 39
- 238000000151 deposition Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims 2
- 238000003860 storage Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 16
- 230000008021 deposition Effects 0.000 description 9
- 230000000717 retained effect Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
従来技術
本発明は集積半導体メモリ装置の製造方法及びこの方法によって製造される半導体メモリ装置に関する。
【０００２】
半導体ベース上のメモリ装置は通常は複数のメモリセルから構成される。これらメモリセルはそれぞれ選択トランジスタ及びこの選択トランジスタに接続されたメモリコンデンサを有する。このような半導体メモリ装置の製造中には通常の場合第１の電極は導電性接続部の上に被着され、それぞれ導電性接続部のうちの１つは第１の電極のうちの１つをそれぞれ選択トランジスタのうちの１つに接続する。第１の電極の上にメモリ誘電体が被着され、このメモリ誘電体の上にまた第２の電極が被着され、この結果、第１の電極及び第２の電極ならびにこれら電極の間に存在するメモリ誘電体はメモリコンデンサを形成する。このメモリコンデンサは選択トランジスタのうちの１つに導電的に接続される。
【０００３】
新しいタイプの強誘電体材料をメモリコンデンサのメモリ誘電体として使用することによって次のような半導体メモリの製造が可能である。すなわち、この半導体メモリは電荷の形式で格納されるこの半導体メモリの情報を給電電圧のなくなった後でも失わないし、この半導体メモリのメモリ内容を発生するリーク電流のために規則的な間隔でリフレッシュする必要がない。
【０００４】
これまで周知の大部分のこのような強誘電体材料を使用する場合には半導体プロセス中のこのような強誘電体材料の処理がクリティカルである。大抵のこのような強誘電体材料のデポジションは高い温度において酸素を含む雰囲気の中で行われる。メモリ誘電体を第１の電極の上に被着し、この第１の電極がまた導電性接続部を介して選択トランジスタのうちの１つに接続される上述の方法においてこのような強誘電体材料を使用することは、結果的に導電性接続部の酸化をもたらす。というのも、酸素がこの強誘電体材料のデポジションの間に第１の電極を貫いて導電性接続部の方向に浸透し、導電性接続部を酸化するからである。導電性接続部の酸化はメモリセルのメモリコンデンサと選択トランジスタとの間の電気的接続の遮断を意味し、このためこのメモリセルはもはや機能できなくなる。
【０００５】
強誘電体のメモリ誘電体のデポジションの間の導電性接続部の酸化を回避するための解決法は、導電性接続部と第１の電極との間にバリア層を設けることであり、このバリア層は導電性を持つが酸化及び酸素の浸透拡散に対する抵抗性を持たなくてはならない。バリア層の使用における欠点は、導電性も酸素に対する不透過性及び酸化に対する抵抗性も有し、さらに適当なやり方で導電性接続部の上に被着することができる適当な材料を探すことの難しさである。
【０００６】
バリア層を使用することなしに強誘電体のメモリ誘電体を有する集積半導体メモリ装置を製造する方法は米国特許第５４３９８４０号明細書に記述されている。ここに記述されている方法では、第１の電極、メモリ誘電体及び第２の電極をデポジットプロセスにおいて絶縁層の上に被着し、この絶縁層を選択トランジスタの上に設ける。次に第２の電極、メモリ誘電体、第１の電極及び絶縁層を貫通し選択トランジスタまでコンタクトホールを製造する。このコンタクトホールによって第２の電極を選択トランジスタに接続することができる。この場合、不利な点は、とりわけ第１の電極を第２の電極から絶縁させるためにさらに別の絶縁層をコンタクトホールに設けることの面倒さである。
【０００７】
本発明の課題は、製造すべきメモリコンデンサのメモリ誘電体の製造のために強誘電体材料を使用でき、さらに導電性接続部と第１の電極との間にバリア層を使用しなくてもよく、この結果上記の欠点が発生しない集積半導体メモリ装置の製造の方法を提供し、ならびに本発明の方法によって製造される半導体メモリ装置を提供することである。
【０００８】
上記課題は、請求項１記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
第１のコンタクトプラグをコンタクトホールの中に形成する方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を絶縁層の表面及び第１のコンタクトプラグの表面にデポジットする方法ステップと、
それぞれの第１のコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果第１のコンタクトプラグの表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれの第１のコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
第２の電極を設けるために、強誘電体層の上に電極材料から成る第２の層をデポジットし、電極材料から成る第２の層において第２の電極を形成する方法ステップと、
それぞれの第１のコンタクトプラグの表面の上にある強誘電体層と、第１のコンタクトプラグの上の領域にある第２の電極の電極材料から成る第２の層とを除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第１のコンタクトプラグのそれぞれの表面に第２のコンタクトプラグをそれぞれデポジットし、この結果第２の電極とそれぞれの第１のコンタクトプラグとの間に導電的な接続を生じさせ、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分が第２のコンタクトプラグをそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【０００９】
さらに上記課題は、請求項２記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
コンタクトプラグをコンタクトホールの中に形成する方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を絶縁層の表面及びコンタクトプラグの表面にデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果コンタクトプラグの表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれのコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある強誘電体層を除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第２の電極を設けるために、電極材料から成る第２の層を強誘電体層並びにコンタクトプラグの表面にデポジットし、電極材料から成る第２の層において第２の電極をコンタクトプラグとの間に導電的な接続を生じさせ形成し、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分がコンタクトプラグの表面の上にある第２の電極の部分をそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【００１０】
上記課題は、請求項３記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
コンタクトプラグをコンタクトホールの中に形成する方法ステップと、
補助層を絶縁層の表面の上に被着させる方法ステップと、
補助層に切欠部を形成し、コンタクトプラグの表面及び絶縁層の表面のコンタクトホールに隣接する領域を露出させる方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を補助層の表面及び絶縁層の表面及びコンタクトプラグの表面にデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果コンタクトプラグ）の表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれのコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある強誘電体層を除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第２の電極を設けるために、電極材料から成る第２の層を強誘電体層並びにコンタクトプラグの表面にデポジットし、電極材料から成る第２の層において第２の電極をコンタクトプラグとの間に導電的な接続を生じさせ形成し、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分がコンタクトプラグの表面の上にある第２の電極の部分をそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【００１１】
上記課題は、請求項６記載の発明では、以下の複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される、すなわち、
選択トランジスタを有し、選択トランジスタの上には絶縁層が存在し、
選択トランジスタのソース領域の上の絶縁層にコンタクトホールを有し、第１のコンタクトプラグがコンタクトホールの中にあり、さらに第１のコンタクトプラグがソース領域と導電的に接続されており、
第１の電極を有し、第１の電極は絶縁層の表面に設けられており、第１の電極はコンタクトホールの上と、絶縁層の上でコンタクトホールと隣接する領域の上とに切欠部を有しており、
強誘電体層を有し、強誘電体層は第１の電極から絶縁層の上でコンタクトホールと隣接する領域の上にわたって設けられており、
第２の電極を有し、第２の電極は強誘電体層上に設けられており、さらに第２の電極は強誘電体層によって第１の電極から分離されており、
第２のコンタクトプラグを有し、第２のコンタクトプラグは第２の電極を第１のコンタクトプラグに導電的に接続し、さらに第２のコンタクトプラグは絶縁層の上でコンタクトホールと隣接する領域の上に設けられた部分の強誘電体層によって第１の電極から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される。
【００１２】
さらに上記課題は、請求項８記載の発明では、以下の複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される、すなわち、
選択トランジスタを有し、選択トランジスタの上には絶縁層が存在し、
選択トランジスタのソース領域の上の絶縁層にコンタクトホールを有し、コンタクトプラグがコンタクトホールの中にあり、さらにコンタクトプラグがソース領域と導電的に接続されており、
構造化された補助層を絶縁層の表面の上に有し、補助層はコンタクトホール及び絶縁層の上でコンタクトホールと隣接する領域に切欠部を有し、
第一の電極を有し、第１の電極は補助層の上から絶縁層の表面にわたって設けられており、さらに第１の電極はコンタクトホールの上と、絶縁層の上でコンタクトホールと隣接する領域の上とに切欠部を有しており、
強誘電体層を有し、強誘電体層は第１の電極の上から絶縁層の上でコンタクトホールと隣接する領域の上にわたって設けられており、
第２の電極を有し、第２の電極はコンタクトプラグと導電的に接続されており、さらに第２の電極は絶縁層の上でコンタクトホールと隣接する領域の上に設けられた部分の強誘電体層によって第１の電極から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される。
【００１３】
本発明の実施形態によればメモリ誘電体として考慮の対象になる公知の大部分の強誘電体材料の強誘電体特性は温度依存性を有する。これらの強誘電体材料はこれらの強誘電体に固有の温度より下では強誘電体の状態を呈し、他方でこれらの強誘電体材料はこれら固有の温度より上では常誘電体の状態を呈し、常誘電体状態における誘電率は従来使用されたメモリ誘電体の誘電率よりもはるかに高い。この温度よりも下だと強誘電体特性が生じるという温度は幾つかの強誘電体材料では非常に低い。この結果、技術的な視点からはただ常誘電体状態においてのみこれらの強誘電体材料を使用することが考慮の対象になる。これらの強誘電体材料の誘電率は常誘電体状態でそれぞれ１０より大きい値であり、有利には１００より大きい値である。
【００１４】
本発明の実施形態では、メモリ誘電体としてそれぞれ１０より大きい誘電率の材料を使用する。このような材料は例えば前述の強誘電体材料である。これらの強誘電体材料はこれらに固有の温度より上で使用される。
【００１５】
本発明の実施形態では、酸化誘電体をメモリ誘電体として使用する。これらの物質の種類には例えばSBTN SrBi2（Ta1-XNbX）2O9,PZT Pb(Zr,Ti)O3,BST(Ba,Sr)TiO3又はST SrTiO3が属する。一般式。Pb(Zr,Ti)O3はPbZrXTi1-XO3を表す。ZrとTiの割合はこのサブストレートにおいて変化しうる。ZrとTiとの比がこの誘電体の温度特性を確定する。つまり、この温度より下ではこのサブストレートは強誘電体特性を有し乃至はこの温度より上ではこのサブストレートは常誘電体特性を有するということを決める温度を確定する。一般式(Ba,Sr)TiO3はBaXSr1-XTiO3を表し、このサブストレートにおいて温度特性はBaのSrに対する比によって確定される。上記の物質のリストは決して完全ではない。これらの物質のうちの１つをメモリ誘電体として選択することは、製造方法における処理ファクタにも半導体メモリ装置の使用中のファクタ、例えば周囲温度にも決定的に依存する。
【００１６】
本発明を次に実施例に関連して図面に基づいて詳しく説明する。
図１は、半導体メモリ装置の製造のための様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図２は、方法ステップの間の半導体メモリ装置の部分の平面図である。
図３は、さらに別の方法ステップの間の半導体メモリ装置の部分の平面図である。
図４は、半導体メモリ装置の製造のための第２の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図５は、半導体メモリ装置の製造のためのさらに別の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図６は、半導体メモリ装置の製造のための第４の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図７は、本発明の方法により製造される半導体メモリ装置の断面図である。
図８は、本発明の方法により製造される半導体メモリ装置の断面図である。
【００１７】
以下の図面では特にことわらない限り同一の参照符号は同一の意味を有する同一の部分を示す。
【００１８】
図１では、集積半導体メモリ装置を製造するための本発明の方法を図１a〜１eまでに図示された複数の方法ステップに基づいて説明する。
【００１９】
図１aは、半導体ボディ１４を有する選択トランジスタ２から成る装置の部分の断面図である。この半導体ボディ１４の上に絶縁層１０が設けられている。この図に図示された２つの選択トランジスタ２は共通のドレイン領域６ならびにそれぞれソース領域４及びゲート８を有している。ソース領域及びドレイン領域４、６は半導体ボディ１４にあり、他方でゲート８はこの半導体ボディ１４の上にある絶縁層１０に設けられており、この半導体ボディ１４から絶縁層１０の部分によって分離されている。この絶縁層１０に設けられたゲート８は例えばポリシリコンから成り、他方でソース領域及びドレイン領域４、６は半導体ボディ１４の導電形に対してコンプリメンタリにドープされた半導体ボディ１４の領域であればよい。ビットライン７は両方の選択トランジスタ２の共通ドレイン領域６に接続されている。絶縁層１０にはソース領域４の上にそれぞれコンタクトホール１２があり、このコンタクトホール１２には第１のコンタクトプラグ１６がある。このコンタクトプラグ１６はそれぞれソース領域４のうちの１つと導電的に接続されている。絶縁層１０の第１の主平面２０には第１の電極１８が設けられ、この第１の電極１８は切欠部１７を有する。この結果、第１のコンタクトプラグの表面１９ならびにこの表面１９に隣接する第１の主平面２０の領域は上方に向かって露出している。第１の電極１８を絶縁層１０に良好に付着させるために、第１の電極１８と絶縁層１０との間に付着剤、例えば二酸化チタンＴｉＯ2から成る層を被着することもできる。
【００２０】
図面を見やすくするために、以下の図面では半導体ボディ１４ならびに選択トランジスタ２及びビットライン７の図示を省略する。すべての図面において半導体メモリ装置の他の配線導体レベルの図示を省略する。
【００２１】
図２には図１aに図示された装置の平面図が示されている。図２に示された部分は第１の電極１８を示し、この第１の電極１８はこの場合には５つの矩形の切欠部を有する。このため、コンタクトプラグ１６ならびに絶縁層１０の第１の主平面２０の隣接する領域は上方に向かって露出している。
【００２２】
図１bは次の方法ステップの後の図１aに図示された装置を示している。この方法ステップでは、誘電体層２２が第１の主平面２０の方向にデポジットされる。この結果、第１の電極１８、第１のコンタクトプラグ１６の表面１９及び第１の電極１８の切欠部１７において露出している第１の主平面２０の領域が被覆されている。図１ｂではさらに第１のコンタクトプラグ１６の酸化された領域２６が図示されており、この酸化された領域２６は高い温度で酸素を含んだ雰囲気の中での誘電体層２２のデポジションの間に生じうる。
【００２３】
図１ｃは、後続の方法ステップの後の図１ｂに図示された装置を示している。この方法ステップでは、第２の電極２４が誘電体層２２の上に製造される。第２の電極２４の製造は例えば電極材料から成る第２の層を第１の主平面２０の方向にデポジットすることによって行われ、この第２の層は続いて例えば異方性エッチングによって第２の電極２４の平面の複数の区間に分割される。第１の電極１８、誘電体層２２及び第２の電極２４は半導体メモリ装置のメモリコンデンサを形成し、第１の電極１８はここに図示された実施例では複数のメモリコンデンサにとって共通である。
【００２４】
図３は図１ｃに図示された装置の平面図を示している。第２の電極２４ならび第２の電極２４の間に露出した誘電体層２２が図示されている。さらに図３ではコンタクトホール１２のうちの１つ及び第１の電極１８の切欠部１７のうちの１つが第２の電極２４のうちの１つの下に破線で示されている。
【００２５】
図１ｄは後続の方法ステップの後の図１ｃに図示された装置を示している。この方法ステップでは、第１のコンタクトプラグ１６がこのコンタクトプラグ１６の上にある誘電体層２２を部分的に除去することによって及び第２の電極２４を部分的に除去することによって上方に向かって露出される。この第１のコンタクトプラグ１６の露出のための方法ステップの間に、このコンタクトプラグ１６の酸化された領域２６も除去される。第１のコンタクトプラグ１６の露出は例えば誘電体層２２及び第２の電極２４の異方性エッチングによって行われる。
【００２６】
図１ｅは後続の方法ステップの後の図１ｄに図示された装置を示している。この方法ステップでは第２のコンタクトプラグ２８が、露出された第１のコンタクトプラグ１６の上に製造される。この結果、それぞれ第１のコンタクトプラグ１６のうちの１つは第２のコンタクトプラグ２８のうちの１つを介してそれぞれ第２の電極２４のうちの１つに導電的に接続される。両方のコンタクトプラグ１６、２８及び電極１８、２４の材料としては多数の導電性材料が考慮に入る。とりわけプラチナは電極材料としても第２のコンタクトプラグ２８の材料としてもよく適している。さらに別の適当な材料は例えばポリシリコンである。
【００２７】
図１ｄ及び図１ｅに図示されているように、第１のコンタクトプラグ１６の露出の場合には、主平面２０におけるコンタクトホール１２の周りの誘電体層２２の部分は保たれたままである。誘電体層２２のこの部分は製造された第２のコンタクトプラグ２８を第１の電極１８から分離する。
【００２８】
誘電体層２２のデポジションの後で第１のコンタクトプラグ１６の酸化をもたらしうる別のプロセスが発生しない場合には、第１のコンタクトプラグ１６を誘電体層２２のデポジションの後で既に露出させ、続いて第２の電極２４を製造することも考えられる。この結果、独自の方法ステップで第２のコンタクトプラグ２８を製造することを放棄することもできる。
【００２９】
この修正された方法は図４において図４ａ及び図４ｂに基づいて図示されている。
【００３０】
図４ａは、第１のコンタクトプラグ１６が上方に向かって露出される方法ステップの後の図１ｂに図示された装置を示している。この装置では、誘電体層２２が第１の電極１８及び第１のコンタクトプラグ１６ならびに第１の主平面２０の露出された領域の上にデポジットされていた。第１のコンタクトプラグ１６の露出は例えば第１のコンタクトプラグ１６の上にある誘電体層２２の異方性エッチングによって行われる。この過程において第１の主平面２０上にコンタクトホール１２に続いて誘電体層２２の一部分が取り残される。
【００３１】
図４ｂは次の方法ステップの後の図４ａに図示された装置を示している。この方法ステップでは、第２の電極２４が誘電体層２２の上に製造され、この第２の電極２４は第２のコンタクトプラグ１６と直接接触している。続く第２のコンタクトプラグ２８の製造を放棄することができ（図１参照）、この第２のコンタクトプラグ２８は第２の電極２４に統合された構成要素である。第２の電極２４の製造は例えば電極材料から成る第２の層を第２の主平面２０の方向にデポジットすることによって行われ、第２の層は引き続いて第２の電極２４の大きさに相応する大きさの区間に分割される。図４ｂに図示された装置の平面図は図３に図示された半導体メモリ装置の平面図に相応する。
【００３２】
本発明の方法は、電極材料から成る第１の層のデポジションの前に、選択トランジスタ２から成る装置の第１の主平面２０の上に補助層３０を被着させる構成を有する。
【００３３】
図５ａは選択トランジスタ２から成る装置の断面図であり、この装置の第１の主平面２０の上には補助層３０が被着されている。この補助層３０は切欠部３２を有する。この切欠部３２は、第１のコンタクトプラグ１６ならびに第１の主平面２０のコンタクトホール１２に隣接する領域が上方に向かって露出するように形成されている。
【００３４】
後続の方法ステップ、すなわち第１の電極１８の製造、誘電体層２２のデポジション、第２の電極２４の製造、第１のコンタクトプラグ１６の露出及び場合によっては第２のコンタクトプラグ２８の製造は上述のように行われる。
【００３５】
図５ｂにはこの方法によって製造される半導体メモリ装置の部分の断面図が図示されている。この図示された半導体メモリ装置の製造の際には、第１のコンタクトプラグ１６は誘電体層２２のデポジションに続いて露出される。このため第２の電極２４は直接第１のコンタクトプラグ１６と導電的に接続される。図５ｂから見て取れることは、補助層３０を使用した場合の第１の電極１８、誘電体層２２及び第２の電極２４から形成されるメモリコンデンサのコンデンサ面積が、図１ｃ又は図４ｂに図示されているように補助層を使用しないで製造されたメモリコンデンサのコンデンサ面積よりも大きいことである。コンデンサ面積の増大は、補助層３０の側面３４の分だけ増大した面積から生じている。この補助層３０の側面３４の分だけ増大した面積はメモリコンデンサの製造のために使用される。
【００３６】
コンデンサ面積を増大するための補助層３０は、高い第１の電極１８を第１の主平面２０の上に被着する場合には放棄してもよい。これは図６ａに図示されている。メモリ誘電体２２のデポジション及び第２の電極２４の製造の後で、図６ｂに断面図として図示されている半導体メモリ装置が生じる。このメモリコンデンサは第１及び第２の電極１８、２４ならびにこれら第１の電極１８と第２の電極２４の間にあるメモリ誘電体２２によって形成される。
【００３７】
図７は図６に図示された半導体メモリ装置を示しており、第２の電極を製造するために電極材料から成る第２の層を構造化するステップにおいて、電極材料から成る第２の層ならびにメモリ誘電体２２が第１の主平面２０に対して平行に延在する第１の電極１８の領域から完全に除去されている。第２の電極は完全に第１の電極１８の切欠部１７の内部に存在し、さらにメモリ誘電体２２によってこの第１の電極１８から分離されている。第１の電極１８は上方に向かって露出している。これとは対照的に、図８に図示された実施例ではメモリ誘電体２２の層は第１の電極１８の上に絶縁のために保持されている。第２の電極２４のエッチバックは例えば気相エッチング（Gasphasenaetzung）によって行われる。
【図面の簡単な説明】
【図１】半導体メモリ装置の製造のための様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図２】方法ステップの間の半導体メモリ装置の部分の平面図である。
【図３】さらに別の方法ステップの間の半導体メモリ装置の部分の平面図である。
【図４】半導体メモリ装置の製造のための第２の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図５】半導体メモリ装置の製造のためのさらに別の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図６】半導体メモリ装置の製造のための第４の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図７】本発明の方法により製造される半導体メモリ装置の断面図である。
【図８】本発明の方法により製造される半導体メモリ装置の断面図である。
従来技術
本発明は集積半導体メモリ装置の製造方法及びこの方法によって製造される半導体メモリ装置に関する。
【０００２】
半導体ベース上のメモリ装置は通常は複数のメモリセルから構成される。これらメモリセルはそれぞれ選択トランジスタ及びこの選択トランジスタに接続されたメモリコンデンサを有する。このような半導体メモリ装置の製造中には通常の場合第１の電極は導電性接続部の上に被着され、それぞれ導電性接続部のうちの１つは第１の電極のうちの１つをそれぞれ選択トランジスタのうちの１つに接続する。第１の電極の上にメモリ誘電体が被着され、このメモリ誘電体の上にまた第２の電極が被着され、この結果、第１の電極及び第２の電極ならびにこれら電極の間に存在するメモリ誘電体はメモリコンデンサを形成する。このメモリコンデンサは選択トランジスタのうちの１つに導電的に接続される。
【０００３】
新しいタイプの強誘電体材料をメモリコンデンサのメモリ誘電体として使用することによって次のような半導体メモリの製造が可能である。すなわち、この半導体メモリは電荷の形式で格納されるこの半導体メモリの情報を給電電圧のなくなった後でも失わないし、この半導体メモリのメモリ内容を発生するリーク電流のために規則的な間隔でリフレッシュする必要がない。
【０００４】
これまで周知の大部分のこのような強誘電体材料を使用する場合には半導体プロセス中のこのような強誘電体材料の処理がクリティカルである。大抵のこのような強誘電体材料のデポジションは高い温度において酸素を含む雰囲気の中で行われる。メモリ誘電体を第１の電極の上に被着し、この第１の電極がまた導電性接続部を介して選択トランジスタのうちの１つに接続される上述の方法においてこのような強誘電体材料を使用することは、結果的に導電性接続部の酸化をもたらす。というのも、酸素がこの強誘電体材料のデポジションの間に第１の電極を貫いて導電性接続部の方向に浸透し、導電性接続部を酸化するからである。導電性接続部の酸化はメモリセルのメモリコンデンサと選択トランジスタとの間の電気的接続の遮断を意味し、このためこのメモリセルはもはや機能できなくなる。
【０００５】
強誘電体のメモリ誘電体のデポジションの間の導電性接続部の酸化を回避するための解決法は、導電性接続部と第１の電極との間にバリア層を設けることであり、このバリア層は導電性を持つが酸化及び酸素の浸透拡散に対する抵抗性を持たなくてはならない。バリア層の使用における欠点は、導電性も酸素に対する不透過性及び酸化に対する抵抗性も有し、さらに適当なやり方で導電性接続部の上に被着することができる適当な材料を探すことの難しさである。
【０００６】
バリア層を使用することなしに強誘電体のメモリ誘電体を有する集積半導体メモリ装置を製造する方法は米国特許第５４３９８４０号明細書に記述されている。ここに記述されている方法では、第１の電極、メモリ誘電体及び第２の電極をデポジットプロセスにおいて絶縁層の上に被着し、この絶縁層を選択トランジスタの上に設ける。次に第２の電極、メモリ誘電体、第１の電極及び絶縁層を貫通し選択トランジスタまでコンタクトホールを製造する。このコンタクトホールによって第２の電極を選択トランジスタに接続することができる。この場合、不利な点は、とりわけ第１の電極を第２の電極から絶縁させるためにさらに別の絶縁層をコンタクトホールに設けることの面倒さである。
【０００７】
本発明の課題は、製造すべきメモリコンデンサのメモリ誘電体の製造のために強誘電体材料を使用でき、さらに導電性接続部と第１の電極との間にバリア層を使用しなくてもよく、この結果上記の欠点が発生しない集積半導体メモリ装置の製造の方法を提供し、ならびに本発明の方法によって製造される半導体メモリ装置を提供することである。
【０００８】
上記課題は、請求項１記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
第１のコンタクトプラグをコンタクトホールの中に形成する方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を絶縁層の表面及び第１のコンタクトプラグの表面にデポジットする方法ステップと、
それぞれの第１のコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果第１のコンタクトプラグの表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれの第１のコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
第２の電極を設けるために、強誘電体層の上に電極材料から成る第２の層をデポジットし、電極材料から成る第２の層において第２の電極を形成する方法ステップと、
それぞれの第１のコンタクトプラグの表面の上にある強誘電体層と、第１のコンタクトプラグの上の領域にある第２の電極の電極材料から成る第２の層とを除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第１のコンタクトプラグのそれぞれの表面に第２のコンタクトプラグをそれぞれデポジットし、この結果第２の電極とそれぞれの第１のコンタクトプラグとの間に導電的な接続を生じさせ、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分が第２のコンタクトプラグをそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【０００９】
さらに上記課題は、請求項２記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
コンタクトプラグをコンタクトホールの中に形成する方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を絶縁層の表面及びコンタクトプラグの表面にデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果コンタクトプラグの表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれのコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある強誘電体層を除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第２の電極を設けるために、電極材料から成る第２の層を強誘電体層並びにコンタクトプラグの表面にデポジットし、電極材料から成る第２の層において第２の電極をコンタクトプラグとの間に導電的な接続を生じさせ形成し、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分がコンタクトプラグの表面の上にある第２の電極の部分をそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【００１０】
上記課題は、請求項３記載の発明では以下の方法ステップを有する集積半導体メモリ装置の製造のための方法によって達成される、すなわち、
それぞれがソースドレイン領域及び１つのゲート領域を有する選択トランジスタに、絶縁層を被着させる方法ステップと、
絶縁層に選択トランジスタのそれぞれのソース領域まで達するコンタクトホールをそれぞれ設ける方法ステップと、
コンタクトプラグをコンタクトホールの中に形成する方法ステップと、
補助層を絶縁層の表面の上に被着させる方法ステップと、
補助層に切欠部を形成し、コンタクトプラグの表面及び絶縁層の表面のコンタクトホールに隣接する領域を露出させる方法ステップと、
第１の電極を形成するために、電極材料から成る第１の層を補助層の表面及び絶縁層の表面及びコンタクトプラグの表面にデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある第１の電極の電極材料から成る第１の層と、それぞれのコンタクトホールに隣接する領域の第１の電極の電極材料から成る第１の層とを除去し、この結果コンタクトプラグ）の表面並びに絶縁層の表面のコンタクトホールに隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層をそれぞれの第１の電極の上と、それぞれのコンタクトプラグの露出された表面の上と、絶縁層の表面のコンタクトホールに隣接する領域の上とにデポジットする方法ステップと、
それぞれのコンタクトプラグの表面の上にある強誘電体層を除去し、この際強誘電体層のコンタクトホールに隣接する部分を保たれたままにする方法ステップと、
第２の電極を設けるために、電極材料から成る第２の層を強誘電体層並びにコンタクトプラグの表面にデポジットし、電極材料から成る第２の層において第２の電極をコンタクトプラグとの間に導電的な接続を生じさせ形成し、コンタクトホールと隣接する強誘電体層の保たれたままにされた部分がコンタクトプラグの表面の上にある第２の電極の部分をそれぞれの第１の電極から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法によって達成される。
【００１１】
上記課題は、請求項６記載の発明では、以下の複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される、すなわち、
選択トランジスタを有し、選択トランジスタの上には絶縁層が存在し、
選択トランジスタのソース領域の上の絶縁層にコンタクトホールを有し、第１のコンタクトプラグがコンタクトホールの中にあり、さらに第１のコンタクトプラグがソース領域と導電的に接続されており、
第１の電極を有し、第１の電極は絶縁層の表面に設けられており、第１の電極はコンタクトホールの上と、絶縁層の上でコンタクトホールと隣接する領域の上とに切欠部を有しており、
強誘電体層を有し、強誘電体層は第１の電極から絶縁層の上でコンタクトホールと隣接する領域の上にわたって設けられており、
第２の電極を有し、第２の電極は強誘電体層上に設けられており、さらに第２の電極は強誘電体層によって第１の電極から分離されており、
第２のコンタクトプラグを有し、第２のコンタクトプラグは第２の電極を第１のコンタクトプラグに導電的に接続し、さらに第２のコンタクトプラグは絶縁層の上でコンタクトホールと隣接する領域の上に設けられた部分の強誘電体層によって第１の電極から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される。
【００１２】
さらに上記課題は、請求項８記載の発明では、以下の複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される、すなわち、
選択トランジスタを有し、選択トランジスタの上には絶縁層が存在し、
選択トランジスタのソース領域の上の絶縁層にコンタクトホールを有し、コンタクトプラグがコンタクトホールの中にあり、さらにコンタクトプラグがソース領域と導電的に接続されており、
構造化された補助層を絶縁層の表面の上に有し、補助層はコンタクトホール及び絶縁層の上でコンタクトホールと隣接する領域に切欠部を有し、
第一の電極を有し、第１の電極は補助層の上から絶縁層の表面にわたって設けられており、さらに第１の電極はコンタクトホールの上と、絶縁層の上でコンタクトホールと隣接する領域の上とに切欠部を有しており、
強誘電体層を有し、強誘電体層は第１の電極の上から絶縁層の上でコンタクトホールと隣接する領域の上にわたって設けられており、
第２の電極を有し、第２の電極はコンタクトプラグと導電的に接続されており、さらに第２の電極は絶縁層の上でコンタクトホールと隣接する領域の上に設けられた部分の強誘電体層によって第１の電極から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置によって達成される。
【００１３】
本発明の実施形態によればメモリ誘電体として考慮の対象になる公知の大部分の強誘電体材料の強誘電体特性は温度依存性を有する。これらの強誘電体材料はこれらの強誘電体に固有の温度より下では強誘電体の状態を呈し、他方でこれらの強誘電体材料はこれら固有の温度より上では常誘電体の状態を呈し、常誘電体状態における誘電率は従来使用されたメモリ誘電体の誘電率よりもはるかに高い。この温度よりも下だと強誘電体特性が生じるという温度は幾つかの強誘電体材料では非常に低い。この結果、技術的な視点からはただ常誘電体状態においてのみこれらの強誘電体材料を使用することが考慮の対象になる。これらの強誘電体材料の誘電率は常誘電体状態でそれぞれ１０より大きい値であり、有利には１００より大きい値である。
【００１４】
本発明の実施形態では、メモリ誘電体としてそれぞれ１０より大きい誘電率の材料を使用する。このような材料は例えば前述の強誘電体材料である。これらの強誘電体材料はこれらに固有の温度より上で使用される。
【００１５】
本発明の実施形態では、酸化誘電体をメモリ誘電体として使用する。これらの物質の種類には例えばSBTN SrBi2（Ta1-XNbX）2O9,PZT Pb(Zr,Ti)O3,BST(Ba,Sr)TiO3又はST SrTiO3が属する。一般式。Pb(Zr,Ti)O3はPbZrXTi1-XO3を表す。ZrとTiの割合はこのサブストレートにおいて変化しうる。ZrとTiとの比がこの誘電体の温度特性を確定する。つまり、この温度より下ではこのサブストレートは強誘電体特性を有し乃至はこの温度より上ではこのサブストレートは常誘電体特性を有するということを決める温度を確定する。一般式(Ba,Sr)TiO3はBaXSr1-XTiO3を表し、このサブストレートにおいて温度特性はBaのSrに対する比によって確定される。上記の物質のリストは決して完全ではない。これらの物質のうちの１つをメモリ誘電体として選択することは、製造方法における処理ファクタにも半導体メモリ装置の使用中のファクタ、例えば周囲温度にも決定的に依存する。
【００１６】
本発明を次に実施例に関連して図面に基づいて詳しく説明する。
図１は、半導体メモリ装置の製造のための様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図２は、方法ステップの間の半導体メモリ装置の部分の平面図である。
図３は、さらに別の方法ステップの間の半導体メモリ装置の部分の平面図である。
図４は、半導体メモリ装置の製造のための第２の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図５は、半導体メモリ装置の製造のためのさらに別の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図６は、半導体メモリ装置の製造のための第４の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
図７は、本発明の方法により製造される半導体メモリ装置の断面図である。
図８は、本発明の方法により製造される半導体メモリ装置の断面図である。
【００１７】
以下の図面では特にことわらない限り同一の参照符号は同一の意味を有する同一の部分を示す。
【００１８】
図１では、集積半導体メモリ装置を製造するための本発明の方法を図１a〜１eまでに図示された複数の方法ステップに基づいて説明する。
【００１９】
図１aは、半導体ボディ１４を有する選択トランジスタ２から成る装置の部分の断面図である。この半導体ボディ１４の上に絶縁層１０が設けられている。この図に図示された２つの選択トランジスタ２は共通のドレイン領域６ならびにそれぞれソース領域４及びゲート８を有している。ソース領域及びドレイン領域４、６は半導体ボディ１４にあり、他方でゲート８はこの半導体ボディ１４の上にある絶縁層１０に設けられており、この半導体ボディ１４から絶縁層１０の部分によって分離されている。この絶縁層１０に設けられたゲート８は例えばポリシリコンから成り、他方でソース領域及びドレイン領域４、６は半導体ボディ１４の導電形に対してコンプリメンタリにドープされた半導体ボディ１４の領域であればよい。ビットライン７は両方の選択トランジスタ２の共通ドレイン領域６に接続されている。絶縁層１０にはソース領域４の上にそれぞれコンタクトホール１２があり、このコンタクトホール１２には第１のコンタクトプラグ１６がある。このコンタクトプラグ１６はそれぞれソース領域４のうちの１つと導電的に接続されている。絶縁層１０の第１の主平面２０には第１の電極１８が設けられ、この第１の電極１８は切欠部１７を有する。この結果、第１のコンタクトプラグの表面１９ならびにこの表面１９に隣接する第１の主平面２０の領域は上方に向かって露出している。第１の電極１８を絶縁層１０に良好に付着させるために、第１の電極１８と絶縁層１０との間に付着剤、例えば二酸化チタンＴｉＯ2から成る層を被着することもできる。
【００２０】
図面を見やすくするために、以下の図面では半導体ボディ１４ならびに選択トランジスタ２及びビットライン７の図示を省略する。すべての図面において半導体メモリ装置の他の配線導体レベルの図示を省略する。
【００２１】
図２には図１aに図示された装置の平面図が示されている。図２に示された部分は第１の電極１８を示し、この第１の電極１８はこの場合には５つの矩形の切欠部を有する。このため、コンタクトプラグ１６ならびに絶縁層１０の第１の主平面２０の隣接する領域は上方に向かって露出している。
【００２２】
図１bは次の方法ステップの後の図１aに図示された装置を示している。この方法ステップでは、誘電体層２２が第１の主平面２０の方向にデポジットされる。この結果、第１の電極１８、第１のコンタクトプラグ１６の表面１９及び第１の電極１８の切欠部１７において露出している第１の主平面２０の領域が被覆されている。図１ｂではさらに第１のコンタクトプラグ１６の酸化された領域２６が図示されており、この酸化された領域２６は高い温度で酸素を含んだ雰囲気の中での誘電体層２２のデポジションの間に生じうる。
【００２３】
図１ｃは、後続の方法ステップの後の図１ｂに図示された装置を示している。この方法ステップでは、第２の電極２４が誘電体層２２の上に製造される。第２の電極２４の製造は例えば電極材料から成る第２の層を第１の主平面２０の方向にデポジットすることによって行われ、この第２の層は続いて例えば異方性エッチングによって第２の電極２４の平面の複数の区間に分割される。第１の電極１８、誘電体層２２及び第２の電極２４は半導体メモリ装置のメモリコンデンサを形成し、第１の電極１８はここに図示された実施例では複数のメモリコンデンサにとって共通である。
【００２４】
図３は図１ｃに図示された装置の平面図を示している。第２の電極２４ならび第２の電極２４の間に露出した誘電体層２２が図示されている。さらに図３ではコンタクトホール１２のうちの１つ及び第１の電極１８の切欠部１７のうちの１つが第２の電極２４のうちの１つの下に破線で示されている。
【００２５】
図１ｄは後続の方法ステップの後の図１ｃに図示された装置を示している。この方法ステップでは、第１のコンタクトプラグ１６がこのコンタクトプラグ１６の上にある誘電体層２２を部分的に除去することによって及び第２の電極２４を部分的に除去することによって上方に向かって露出される。この第１のコンタクトプラグ１６の露出のための方法ステップの間に、このコンタクトプラグ１６の酸化された領域２６も除去される。第１のコンタクトプラグ１６の露出は例えば誘電体層２２及び第２の電極２４の異方性エッチングによって行われる。
【００２６】
図１ｅは後続の方法ステップの後の図１ｄに図示された装置を示している。この方法ステップでは第２のコンタクトプラグ２８が、露出された第１のコンタクトプラグ１６の上に製造される。この結果、それぞれ第１のコンタクトプラグ１６のうちの１つは第２のコンタクトプラグ２８のうちの１つを介してそれぞれ第２の電極２４のうちの１つに導電的に接続される。両方のコンタクトプラグ１６、２８及び電極１８、２４の材料としては多数の導電性材料が考慮に入る。とりわけプラチナは電極材料としても第２のコンタクトプラグ２８の材料としてもよく適している。さらに別の適当な材料は例えばポリシリコンである。
【００２７】
図１ｄ及び図１ｅに図示されているように、第１のコンタクトプラグ１６の露出の場合には、主平面２０におけるコンタクトホール１２の周りの誘電体層２２の部分は保たれたままである。誘電体層２２のこの部分は製造された第２のコンタクトプラグ２８を第１の電極１８から分離する。
【００２８】
誘電体層２２のデポジションの後で第１のコンタクトプラグ１６の酸化をもたらしうる別のプロセスが発生しない場合には、第１のコンタクトプラグ１６を誘電体層２２のデポジションの後で既に露出させ、続いて第２の電極２４を製造することも考えられる。この結果、独自の方法ステップで第２のコンタクトプラグ２８を製造することを放棄することもできる。
【００２９】
この修正された方法は図４において図４ａ及び図４ｂに基づいて図示されている。
【００３０】
図４ａは、第１のコンタクトプラグ１６が上方に向かって露出される方法ステップの後の図１ｂに図示された装置を示している。この装置では、誘電体層２２が第１の電極１８及び第１のコンタクトプラグ１６ならびに第１の主平面２０の露出された領域の上にデポジットされていた。第１のコンタクトプラグ１６の露出は例えば第１のコンタクトプラグ１６の上にある誘電体層２２の異方性エッチングによって行われる。この過程において第１の主平面２０上にコンタクトホール１２に続いて誘電体層２２の一部分が取り残される。
【００３１】
図４ｂは次の方法ステップの後の図４ａに図示された装置を示している。この方法ステップでは、第２の電極２４が誘電体層２２の上に製造され、この第２の電極２４は第２のコンタクトプラグ１６と直接接触している。続く第２のコンタクトプラグ２８の製造を放棄することができ（図１参照）、この第２のコンタクトプラグ２８は第２の電極２４に統合された構成要素である。第２の電極２４の製造は例えば電極材料から成る第２の層を第２の主平面２０の方向にデポジットすることによって行われ、第２の層は引き続いて第２の電極２４の大きさに相応する大きさの区間に分割される。図４ｂに図示された装置の平面図は図３に図示された半導体メモリ装置の平面図に相応する。
【００３２】
本発明の方法は、電極材料から成る第１の層のデポジションの前に、選択トランジスタ２から成る装置の第１の主平面２０の上に補助層３０を被着させる構成を有する。
【００３３】
図５ａは選択トランジスタ２から成る装置の断面図であり、この装置の第１の主平面２０の上には補助層３０が被着されている。この補助層３０は切欠部３２を有する。この切欠部３２は、第１のコンタクトプラグ１６ならびに第１の主平面２０のコンタクトホール１２に隣接する領域が上方に向かって露出するように形成されている。
【００３４】
後続の方法ステップ、すなわち第１の電極１８の製造、誘電体層２２のデポジション、第２の電極２４の製造、第１のコンタクトプラグ１６の露出及び場合によっては第２のコンタクトプラグ２８の製造は上述のように行われる。
【００３５】
図５ｂにはこの方法によって製造される半導体メモリ装置の部分の断面図が図示されている。この図示された半導体メモリ装置の製造の際には、第１のコンタクトプラグ１６は誘電体層２２のデポジションに続いて露出される。このため第２の電極２４は直接第１のコンタクトプラグ１６と導電的に接続される。図５ｂから見て取れることは、補助層３０を使用した場合の第１の電極１８、誘電体層２２及び第２の電極２４から形成されるメモリコンデンサのコンデンサ面積が、図１ｃ又は図４ｂに図示されているように補助層を使用しないで製造されたメモリコンデンサのコンデンサ面積よりも大きいことである。コンデンサ面積の増大は、補助層３０の側面３４の分だけ増大した面積から生じている。この補助層３０の側面３４の分だけ増大した面積はメモリコンデンサの製造のために使用される。
【００３６】
コンデンサ面積を増大するための補助層３０は、高い第１の電極１８を第１の主平面２０の上に被着する場合には放棄してもよい。これは図６ａに図示されている。メモリ誘電体２２のデポジション及び第２の電極２４の製造の後で、図６ｂに断面図として図示されている半導体メモリ装置が生じる。このメモリコンデンサは第１及び第２の電極１８、２４ならびにこれら第１の電極１８と第２の電極２４の間にあるメモリ誘電体２２によって形成される。
【００３７】
図７は図６に図示された半導体メモリ装置を示しており、第２の電極を製造するために電極材料から成る第２の層を構造化するステップにおいて、電極材料から成る第２の層ならびにメモリ誘電体２２が第１の主平面２０に対して平行に延在する第１の電極１８の領域から完全に除去されている。第２の電極は完全に第１の電極１８の切欠部１７の内部に存在し、さらにメモリ誘電体２２によってこの第１の電極１８から分離されている。第１の電極１８は上方に向かって露出している。これとは対照的に、図８に図示された実施例ではメモリ誘電体２２の層は第１の電極１８の上に絶縁のために保持されている。第２の電極２４のエッチバックは例えば気相エッチング（Gasphasenaetzung）によって行われる。
【図面の簡単な説明】
【図１】半導体メモリ装置の製造のための様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図２】方法ステップの間の半導体メモリ装置の部分の平面図である。
【図３】さらに別の方法ステップの間の半導体メモリ装置の部分の平面図である。
【図４】半導体メモリ装置の製造のための第２の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図５】半導体メモリ装置の製造のためのさらに別の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図６】半導体メモリ装置の製造のための第４の方法の様々な方法ステップの間の半導体メモリ装置の個々の断面図である。
【図７】本発明の方法により製造される半導体メモリ装置の断面図である。
【図８】本発明の方法により製造される半導体メモリ装置の断面図である。
Claims (10)
- 集積半導体メモリ装置の製造のための方法において、該方法は以下の方法ステップを有する、すなわち、
それぞれがソースドレイン領域（４、６）及び１つのゲート領域（８）を有する選択トランジスタ（２）に、絶縁層（１０）を被着させる方法ステップと、
前記絶縁層（１０）に前記選択トランジスタ（２）のそれぞれのソース領域（４）まで達するコンタクトホール（１２）をそれぞれ設ける方法ステップと、
第１のコンタクトプラグ（１６）を前記コンタクトホール（１２）の中に形成する方法ステップと、
第１の電極（１８）を形成するために、電極材料から成る第１の層を前記絶縁層（１０）の表面（２０）及び前記第１のコンタクトプラグ（１６）の表面（１９）にデポジットする方法ステップと、
それぞれの第１のコンタクトプラグ（１６）の表面（１９）の上にある前記第１の電極（１８）の前記電極材料から成る第１の層と、それぞれのコンタクトホール（１２）に隣接する領域の前記第１の電極（１８）の前記電極材料から成る第１の層とを除去し、この結果該第１のコンタクトプラグ（１６）の表面（１９）並びに前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層（２２）をそれぞれの前記第１の電極（１８）の上と、それぞれの第１のコンタクトプラグ（１６）の露出された表面（１９）の上と、前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域の上とにデポジットする方法ステップと、
第２の電極（２４）を設けるために、前記強誘電体層（２２）の上に電極材料から成る第２の層をデポジットし、該電極材料から成る第２の層において前記第２の電極（２４）を形成する方法ステップと、
それぞれの前記第１のコンタクトプラグ（１６）の表面（１９）の上にある前記強誘電体層（２２）と、前記第１のコンタクトプラグ（１６）の上の領域にある前記第２の電極（２４）の電極材料から成る第２の層とを除去し、この際前記強誘電体層（２２）の前記コンタクトホール（１２）に隣接する部分を保たれたままにする方法ステップと、
前記第１のコンタクトプラグ（１６）のそれぞれの表面に第２のコンタクトプラグ（２８）をそれぞれデポジットし、この結果前記第２の電極（２４）とそれぞれの前記第１のコンタクトプラグ（１６）との間に導電的な接続を生じさせ、前記コンタクトホール（１２）と隣接する前記強誘電体層（２２）の保たれたままにされた部分が前記第２のコンタクトプラグ（２８）をそれぞれの前記第１の電極（１８）から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法。 - 集積半導体メモリ装置の製造のための方法において、該方法は以下の方法ステップを有する、すなわち、
それぞれがソースドレイン領域（４、６）及び１つのゲート領域（８）を有する選択トランジスタ（２）に、絶縁層（１０）を被着させる方法ステップと、
前記絶縁層（１０）に前記選択トランジスタ（２）のそれぞれのソース領域（４）まで達するコンタクトホール（１２）をそれぞれ設ける方法ステップと、
コンタクトプラグ（１６）を前記コンタクトホール（１２）の中に形成する方法ステップと、
第１の電極（１８）を形成するために、電極材料から成る第１の層を前記絶縁層（１０）の表面（２０）及び前記コンタクトプラグ（１６）の表面（１９）にデポジットする方法ステップと、
それぞれのコンタクトプラグ（１６）の表面（１９）の上にある前記第１の電極（１８）の前記電極材料から成る第１の層と、それぞれのコンタクトホール（１２）に隣接する領域の前記第１の電極（１８）の前記電極材料から成る第１の層とを除去し、この結果該コンタクトプラグ（１６）の表面（１９）並びに前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層（２２）をそれぞれの前記第１の電極（１８）の上と、それぞれのコンタクトプラグ（１６）の露出された表面（１９）の上と、前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域の上とにデポジットする方法ステップと、
それぞれの前記コンタクトプラグ（１６）の表面（１９）の上にある前記強誘電体層（２２）を除去し、この際前記強誘電体層（２２）の前記コンタクトホール（１２）に隣接する部分を保たれたままにする方法ステップと、
第２の電極（２４）を設けるために、電極材料から成る第２の層を前記強誘電体層（２２）並びに前記コンタクトプラグ（１６）の表面（１９）にデポジットし、該電極材料から成る第２の層において前記第２の電極（２４）を前記コンタクトプラグ（１６）との間に導電的な接続を生じさせ形成し、前記コンタクトホール（１２）と隣接する前記強誘電体層（２２）の保たれたままにされた部分が前記コンタクトプラグ（１６）の表面（１９）の上にある前記第２の電極（２４）の部分をそれぞれの前記第１の電極（１８）から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法。 - 集積半導体メモリ装置の製造のための方法において、該方法は以下の方法ステップを有する、すなわち、
それぞれがソースドレイン領域（４、６）及び１つのゲート領域（８）を有する選択トランジスタ（２）に、絶縁層（１０）を被着させる方法ステップと、
前記絶縁層（１０）に前記選択トランジスタ（２）のそれぞれのソース領域（４）まで達するコンタクトホール（１２）をそれぞれ設ける方法ステップと、
コンタクトプラグ（１６）を前記コンタクトホール（１２）の中に形成する方法ステップと、
補助層（３０）を前記絶縁層（１０）の表面（２０）の上に被着させる方法ステップと、
前記補助層（３０）に切欠部（３２）を形成し、前記コンタクトプラグ（１６）の表面（１９）及び前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域を露出させる方法ステップと、
第１の電極（１８）を形成するために、電極材料から成る第１の層を前記補助層（３０）の表面及び前記絶縁層（１０）の表面（２０）及び前記コンタクトプラグ（１６）の表面（１９）にデポジットする方法ステップと、
それぞれのコンタクトプラグ（１６）の表面（１９）の上にある前記第１の電極（１８）の前記電極材料から成る第１の層と、それぞれのコンタクトホール（１２）に隣接する領域の前記第１の電極（１８）の前記電極材料から成る第１の層とを除去し、この結果該コンタクトプラグ（１６）の表面（１９）並びに前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域を露出させ、第１の電極を形成する方法ステップと、
強誘電体層（２２）をそれぞれの前記第１の電極（１８）の上と、それぞれのコンタクトプラグ（１６）の露出された表面（１９）の上と、前記絶縁層（１０）の表面（２０）の前記コンタクトホール（１２）に隣接する領域の上とにデポジットする方法ステップと、
それぞれの前記コンタクトプラグ（１６）の表面（１９）の上にある前記強誘電体層（２２）を除去し、この際前記強誘電体層（２２）の前記コンタクトホール（１２）に隣接する部分を保たれたままにする方法ステップと、
第２の電極（２４）を設けるために、電極材料から成る第２の層を前記強誘電体層（２２）並びに前記コンタクトプラグ（１６）の表面（１９）にデポジットし、該電極材料から成る第２の層において前記第２の電極（２４）を前記コンタクトプラグ（１６）との間に導電的な接続を生じさせ形成し、前記コンタクトホール（１２）と隣接する前記強誘電体層（２２）の保たれたままにされた部分が前記コンタクトプラグ（１６）の表面（１９）の上にある前記第２の電極（２４）の部分をそれぞれの前記第１の電極（１８）から分離させる方法ステップとを有する集積半導体メモリ装置の製造のための方法。 - 前記強誘電体層（２２）は１０より大きい誘電率を有する材料から構成されることを特徴とする請求項１〜３までのうちの１項記載の方法。
- メモリ誘電体として酸化誘電体であるSBTN SrBi2（Ta1-XNbX）2O9又はPZT Pb(Zr,Ti)O3又はBST(Ba,Sr)TiO3又はST SrTiO3 を使用することを特徴とする請求項１〜４までのうちの１項記載の方法。
- 複数の同種のメモリセルから成る集積半導体メモリ装置において、前記メモリセルはそれぞれ以下のものを有する、すなわち、
６．１ 選択トランジスタ（２）を有し、該選択トランジスタ（２）の上には絶縁層（１０）が存在し、
６．２ 前記選択トランジスタ（２）のソース領域（４）の上の前記絶縁層（１０）にコンタクトホール（１２）を有し、第１のコンタクトプラグ（１６）が前記コンタクトホール（１２）の中にあり、さらに前記第１のコンタクトプラグ（１６）が前記ソース領域（４）と導電的に接続されており、
６．３ 第１の電極（１８）を有し、該第１の電極（１８）は前記絶縁層（１０）の表面（２０）に設けられており、該第１の電極（１８）は前記コンタクトホール（１２）の上と、前記絶縁層（１０）の上で該コンタクトホール（１２）と隣接する領域（１７）の上とに切欠部を有しており、
６．４ 強誘電体層（２２）を有し、該強誘電体層（２２）は前記第１の電極（１８）から前記絶縁層（１０）の上で前記コンタクトホール（１２）と隣接する領域（１７）の上にわたって設けられており、
６．５ 第２の電極（２４）を有し、該第２の電極（２４）は前記強誘電体層（２２）上に設けられており、さらに前記第２の電極（２４）は前記強誘電体層（２２）によって前記第１の電極（１８）から分離されており、
６．６ 第２のコンタクトプラグ（２８）を有し、該第２のコンタクトプラグ（２８）は前記第２の電極（２４）を前記第１のコンタクトプラグ（１６）に導電的に接続し、さらに前記第２のコンタクトプラグ（２８）は前記絶縁層（１０）の上で前記コンタクトホール（１２）と隣接する領域（１７）の上に設けられた部分の前記強誘電体層（２２）によって前記第１の電極（１８）から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置。 - 前記第２のコンタクトプラグ（２８）は前記第２の電極（２４）に統合された構成部分であることを特徴とする請求項６記載の半導体メモリ装置。
- 複数の同種のメモリセルから成る集積半導体メモリ装置において、前記メモリセルはそれぞれ以下のものを有する、すなわち、
８．１ 選択トランジスタ（２）を有し、該選択トランジスタ（２）の上には絶縁層（１０）が存在し、
８．２ 前記選択トランジスタ（２）のソース領域（４）の上の前記絶縁層（１０）にコンタクトホール（１２）を有し、コンタクトプラグ（１６）が前記コンタクトホール（１２）の中にあり、さらに前記コンタクトプラグ（１６）が前記ソース領域（４）と導電的に接続されており、
８．３ 構造化された補助層（３０）を前記絶縁層（１０）の表面（２０）に有し、前記補助層（３０）は前記コンタクトホール（１２）及び前記絶縁層（１０）の上で該コンタクトホール（１２）と隣接する領域（１７）に切欠部（３２）を有し、
８．４ 第一の電極（１８）を有し、該第１の電極（１８）は前記補助層（３０）の上から前記絶縁層（１０）の表面にわたって設けられており、さらに前記第１の電極（１８）は前記コンタクトホール（１２）の上と、前記絶縁層（１０）の上で該コンタクトホール（１２）と隣接する領域（１７）の上とに切欠部を有しており、
８．５ 強誘電体層（２２）を有し、該強誘電体層（２２）は前記第１の電極（１８）の上から前記絶縁層（１０）の上で前記コンタクトホール（１２）と隣接する領域（１７）の上にわたって設けられており、
８．６ 第２の電極（２４）を有し、該第２の電極（２４）は前記コンタクトプラグ（１６）と導電的に接続されており、さらに前記第２の電極（２４）は前記絶縁層（１０）の上で前記コンタクトホール（１２）と隣接する領域（１７）の上に設けられた部分の前記強誘電体層（２２）によって前記第１の電極（１８）から分離されている、複数の同種のメモリセルから成る集積半導体メモリ装置。 - 前記強誘電体層（２２）は１０より大きい誘電率を有する材料から構成されることを特徴とする請求項６〜８までのうちの１項記載の半導体メモリ装置。
- メモリ誘電体として酸化誘電体であるSBTN SrBi2（Ta1-XNbX）2O9又はPZT Pb(Zr,Ti)O3又はBST(Ba,Sr)TiO3又はST SrTiO3 が使用されることを特徴とする請求項６〜９までのうちの１項記載の半導体メモリ装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640413A DE19640413A1 (de) | 1996-09-30 | 1996-09-30 | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
| DE19640413.4 | 1996-09-30 | ||
| PCT/DE1997/002033 WO1998015003A1 (de) | 1996-09-30 | 1997-09-11 | Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000511359A JP2000511359A (ja) | 2000-08-29 |
| JP3676381B2 true JP3676381B2 (ja) | 2005-07-27 |
Family
ID=7807519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51610898A Expired - Fee Related JP3676381B2 (ja) | 1996-09-30 | 1997-09-11 | バリアのない半導体メモリ装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6297526B1 (ja) |
| EP (1) | EP0931342B1 (ja) |
| JP (1) | JP3676381B2 (ja) |
| KR (1) | KR100326494B1 (ja) |
| CN (1) | CN1149663C (ja) |
| DE (2) | DE19640413A1 (ja) |
| TW (1) | TW364177B (ja) |
| WO (1) | WO1998015003A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19640413A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
| DE19834649C1 (de) * | 1998-07-31 | 2000-03-16 | Siemens Ag | Verfahren zum Herstellen einer Speicherzelle |
| DE60042155D1 (de) * | 1999-03-24 | 2009-06-18 | Second Sight Medical Prod Inc | Retinale farbprothese zur wiederherstellung des farbsehens |
| JP2002184946A (ja) * | 2000-12-11 | 2002-06-28 | Murata Mfg Co Ltd | Ｍｉｍキャパシタおよびその製造方法 |
| DE10131626B4 (de) * | 2001-06-29 | 2006-07-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
| US20040171346A1 (en) * | 2003-04-14 | 2004-09-02 | Ten Ventures Inc. | Method of Adding Wireless Remote Control to Audio Playback Devices Equipped for Wired Remote Control |
| DE102004042071B3 (de) | 2004-08-31 | 2006-04-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer Speichervorrichtung |
| TWI296036B (en) * | 2006-04-28 | 2008-04-21 | Delta Electronics Inc | Light emitting apparatus |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| US5329486A (en) * | 1992-04-24 | 1994-07-12 | Motorola, Inc. | Ferromagnetic memory device |
| US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
| DE4223878C2 (de) * | 1992-06-30 | 1995-06-08 | Siemens Ag | Herstellverfahren für eine Halbleiterspeicheranordnung |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| US5567636A (en) * | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
| US5959319A (en) * | 1995-04-18 | 1999-09-28 | Nippon Steel Corporation | Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same |
| US5585998A (en) * | 1995-12-22 | 1996-12-17 | International Business Machines Corporation | Isolated sidewall capacitor with dual dielectric |
| US5914851A (en) * | 1995-12-22 | 1999-06-22 | International Business Machines Corporation | Isolated sidewall capacitor |
| DE19640413A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
-
1996
- 1996-09-30 DE DE19640413A patent/DE19640413A1/de not_active Ceased
-
1997
- 1997-09-11 EP EP97909130A patent/EP0931342B1/de not_active Expired - Lifetime
- 1997-09-11 WO PCT/DE1997/002033 patent/WO1998015003A1/de active IP Right Grant
- 1997-09-11 JP JP51610898A patent/JP3676381B2/ja not_active Expired - Fee Related
- 1997-09-11 DE DE59711242T patent/DE59711242D1/de not_active Expired - Fee Related
- 1997-09-11 KR KR1019997002735A patent/KR100326494B1/ko not_active IP Right Cessation
- 1997-09-11 CN CNB971983976A patent/CN1149663C/zh not_active Expired - Fee Related
- 1997-09-30 TW TW086114190A patent/TW364177B/zh not_active IP Right Cessation
-
1999
- 1999-03-30 US US09/282,097 patent/US6297526B1/en not_active Expired - Lifetime
-
2001
- 2001-06-15 US US09/883,011 patent/US6605505B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6297526B1 (en) | 2001-10-02 |
| KR100326494B1 (ko) | 2002-03-12 |
| CN1232574A (zh) | 1999-10-20 |
| KR20000048750A (ko) | 2000-07-25 |
| US20010039106A1 (en) | 2001-11-08 |
| EP0931342A1 (de) | 1999-07-28 |
| CN1149663C (zh) | 2004-05-12 |
| EP0931342B1 (de) | 2004-01-21 |
| DE19640413A1 (de) | 1998-04-02 |
| DE59711242D1 (de) | 2004-02-26 |
| WO1998015003A1 (de) | 1998-04-09 |
| US6605505B2 (en) | 2003-08-12 |
| TW364177B (en) | 1999-07-11 |
| JP2000511359A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| JP3056973B2 (ja) | 高誘電率材料を使用する記憶キャパシタの製造方法 | |
| KR100442021B1 (ko) | 메모리셀장치및그제조방법 | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| KR100597958B1 (ko) | 표면 부위가 증가된 도전성 층을 포함하는 집적회로 구조및 그의 형성 방법 | |
| GB2368972A (en) | Semiconductor memory device having plug contacted to capacitor electrode | |
| JP3676381B2 (ja) | バリアのない半導体メモリ装置の製造方法 | |
| KR100491580B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US6080616A (en) | Methods of fabricating memory cells with reduced area capacitor interconnect | |
| KR20010083237A (ko) | 반도체기억장치 | |
| US8257984B2 (en) | Ferroelectric capacitor and method of manufacturing the same | |
| US20050093042A1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0978881A2 (en) | Ferroelectric capacitor and its manufacturing method | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| JP3886907B2 (ja) | 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法 | |
| JP4722023B2 (ja) | 強誘電体メモリの製造方法 | |
| JP2000503813A (ja) | バリヤのない半導体メモリ装置を製造する方法 | |
| JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 | |
| JP2005011866A (ja) | 半導体装置及びその製造方法 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR20020065244A (ko) | 국부배선의 내산화성 향상방법 | |
| JP2002353336A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |