JP2002184946A - Ｍｉｍキャパシタおよびその製造方法 - Google Patents
Ｍｉｍキャパシタおよびその製造方法Info
- Publication number
- JP2002184946A JP2002184946A JP2000375939A JP2000375939A JP2002184946A JP 2002184946 A JP2002184946 A JP 2002184946A JP 2000375939 A JP2000375939 A JP 2000375939A JP 2000375939 A JP2000375939 A JP 2000375939A JP 2002184946 A JP2002184946 A JP 2002184946A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- layer
- lower electrode
- silicon nitride
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052723 transition metal Inorganic materials 0.000 claims 1
- 150000003624 transition metals Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】ＧａＡｓ基板などの化合物半導体基板上に小型
で容量の大きいＭＩＭキャパシタを提供することを目的
としている。 【解決手段】下側電極と上側電極との間に誘電体層を挟
んだ構造のＭＩＭキャパシタにおいて、前記下側電極は
複数の金属層を積み重ねて形成し、前記下側電極の最上
層の金属層の表面または全体が酸化されて絶縁化した酸
化金属層となっていることを特徴とする。
で容量の大きいＭＩＭキャパシタを提供することを目的
としている。 【解決手段】下側電極と上側電極との間に誘電体層を挟
んだ構造のＭＩＭキャパシタにおいて、前記下側電極は
複数の金属層を積み重ねて形成し、前記下側電極の最上
層の金属層の表面または全体が酸化されて絶縁化した酸
化金属層となっていることを特徴とする。
Description
【発明の属する技術分野】本発明は、半導体技術さらに
は化合物半導体を用いたマイクロ波モノリシック集積回
路におけるＭＩＭキャパシタの構造および製造方法に関
する。
は化合物半導体を用いたマイクロ波モノリシック集積回
路におけるＭＩＭキャパシタの構造および製造方法に関
する。
【従来の技術】マイクロ波モノリシック集積回路（以
下、ＭＭＩＣとする）では、バイパスコンデンサがパッ
ケージの外側に接続されていると、ＩＣチップとパッケ
ージとの間を接続するワイヤの部分においてもノイズが
のり、この僅かなノイズがＩＣの特性を劣化させる。こ
のため、従来から半導体基板上にバイパスコンデンサを
ＭＩＭキャパシタで形成し、このバイパスコンデンサ
で、電源ノイズを吸収するＭＭＩＣが実用化されてい
る。このようなＭＩＭキャパシタを用いたＭＭＩＣの一
例として、特開平５−２１７１０に、ＧａＡｓ基板の上
に、下側電極、酸化シリコン層、窒化シリコン層、酸化
シリコン層、上側電極を順番に積層してＭＩＭキャパシ
タを形成したＭＭＩＣが開示されている。
下、ＭＭＩＣとする）では、バイパスコンデンサがパッ
ケージの外側に接続されていると、ＩＣチップとパッケ
ージとの間を接続するワイヤの部分においてもノイズが
のり、この僅かなノイズがＩＣの特性を劣化させる。こ
のため、従来から半導体基板上にバイパスコンデンサを
ＭＩＭキャパシタで形成し、このバイパスコンデンサ
で、電源ノイズを吸収するＭＭＩＣが実用化されてい
る。このようなＭＩＭキャパシタを用いたＭＭＩＣの一
例として、特開平５−２１７１０に、ＧａＡｓ基板の上
に、下側電極、酸化シリコン層、窒化シリコン層、酸化
シリコン層、上側電極を順番に積層してＭＩＭキャパシ
タを形成したＭＭＩＣが開示されている。
【発明が解決しようとする課題】しかしながら、このよ
うなＭＩＭキャパシタは、窒化シリコンの耐電力性を補
うために、窒化シリコン層を酸化シリコン層で挟む構造
を有しているが、酸化シリコンは窒化シリコンより誘電
率が低いので、全体としての誘電率が低くなってしまう
という問題点があった。また、このようなＭＩＭキャパ
シタをＧａＡｓ基板上に形成する場合には、４００℃以
上に加熱するとＡｓが遊離するため、ＧａＡｓ基板の劣
化を招いてしまう。また、ＣＶＤ法を用いて４００℃以
下で酸化シリコン層と窒化シリコン層とを形成すると、
酸化シリコン層を窒化シリコン層の１／２以下の厚みで
薄くかつ平坦に形成することができなかった。このた
め、ＭＩＭキャパシタの誘電体層を窒化シリコン層のみ
で形成する場合に比較して、誘電体層を酸化シリコン
層、窒化シリコン層、酸化シリコン層の３層構造にした
場合には、誘電体層の厚みが２倍以上になっていた。し
たがって、大容量のバイパスコンデンサをＭＩＭキャパ
シタで形成する場合に、ＭＩＭキャパシタの形状が大き
くなり、ＭＭＩＣを小型化することが困難であった。本
発明のＭＩＭキャパシタは、上述の問題を鑑みてなされ
たものであり、これらの問題を解決し、ＧａＡｓ基板な
どの化合物半導体基板上に小型で容量の大きいＭＩＭキ
ャパシタを提供することを目的としている。
うなＭＩＭキャパシタは、窒化シリコンの耐電力性を補
うために、窒化シリコン層を酸化シリコン層で挟む構造
を有しているが、酸化シリコンは窒化シリコンより誘電
率が低いので、全体としての誘電率が低くなってしまう
という問題点があった。また、このようなＭＩＭキャパ
シタをＧａＡｓ基板上に形成する場合には、４００℃以
上に加熱するとＡｓが遊離するため、ＧａＡｓ基板の劣
化を招いてしまう。また、ＣＶＤ法を用いて４００℃以
下で酸化シリコン層と窒化シリコン層とを形成すると、
酸化シリコン層を窒化シリコン層の１／２以下の厚みで
薄くかつ平坦に形成することができなかった。このた
め、ＭＩＭキャパシタの誘電体層を窒化シリコン層のみ
で形成する場合に比較して、誘電体層を酸化シリコン
層、窒化シリコン層、酸化シリコン層の３層構造にした
場合には、誘電体層の厚みが２倍以上になっていた。し
たがって、大容量のバイパスコンデンサをＭＩＭキャパ
シタで形成する場合に、ＭＩＭキャパシタの形状が大き
くなり、ＭＭＩＣを小型化することが困難であった。本
発明のＭＩＭキャパシタは、上述の問題を鑑みてなされ
たものであり、これらの問題を解決し、ＧａＡｓ基板な
どの化合物半導体基板上に小型で容量の大きいＭＩＭキ
ャパシタを提供することを目的としている。
【課題を解決するための手段】上記目的を達成するため
本発明のＭＩＭキャパシタは、下側電極と上側電極との
間に誘電体層を挟んだ構造のＭＩＭキャパシタにおい
て、前記下側電極は複数の金属層を積み重ねて形成し、
前記下側電極の最上層の金属層の表面または全体が酸化
されて絶縁化した酸化金属層となっていることを特徴と
する。また、前記誘電体層である窒化シリコンの表面を
酸化することで、窒化シリコンの表面に酸化窒化シリコ
ン層を形成することを特徴とする。また、前記下側電極
の最上層の金属層を酸化する工程および前記誘電体層で
ある窒化シリコンの表面を酸化する工程は、加熱温度を
２００℃から４００℃の範囲で行なうことを特徴とする
ＭＩＭキャパシタの製造方法とする。これにより、ＭＩ
Ｍキャパシタの耐圧性を劣化させることなくＭＩＭキャ
パシタの誘電体層を薄く形成することができるため、容
量の大きなＭＩＭキャパシタを小さく作ることができる
ので、ＭＭＩＣを小型化することができる。
本発明のＭＩＭキャパシタは、下側電極と上側電極との
間に誘電体層を挟んだ構造のＭＩＭキャパシタにおい
て、前記下側電極は複数の金属層を積み重ねて形成し、
前記下側電極の最上層の金属層の表面または全体が酸化
されて絶縁化した酸化金属層となっていることを特徴と
する。また、前記誘電体層である窒化シリコンの表面を
酸化することで、窒化シリコンの表面に酸化窒化シリコ
ン層を形成することを特徴とする。また、前記下側電極
の最上層の金属層を酸化する工程および前記誘電体層で
ある窒化シリコンの表面を酸化する工程は、加熱温度を
２００℃から４００℃の範囲で行なうことを特徴とする
ＭＩＭキャパシタの製造方法とする。これにより、ＭＩ
Ｍキャパシタの耐圧性を劣化させることなくＭＩＭキャ
パシタの誘電体層を薄く形成することができるため、容
量の大きなＭＩＭキャパシタを小さく作ることができる
ので、ＭＭＩＣを小型化することができる。
【発明の実施の形態】［第１実施例、図１、図２］以
下、本発明の第１実施例であるＭＩＭキャパシタおよび
その製造方法について、図１と図２に基づいて説明す
る。本発明の第１実施例のＭＩＭキャパシタは、図１に
示すように、ＧａＡｓ基板１の上に、窒化シリコン層
２、下側電極３、酸化金属層４、誘電体層５、上側電極
６を順番に積層し、ＭＩＭキャパシタを構成している。
ここで、誘電体層５には、酸化シリコンより誘電率が高
く、耐湿性に優れている窒化シリコンを用いている。ま
た、窒化シリコンの耐圧性を補うために、下側電極３の
最上層に絶縁性の高い酸化金属層４を形成することで、
ＭＩＭキャパシタは高い耐圧性を確保している。ここ
で、酸化金属層４を形成するために、下側電極３は複数
の金属層を積み重ねて形成し、下側電極３の最上層の金
属層が酸化されて絶縁化することができる遷移金属また
は合金によって形成されている。また、ＭＩＭキャパシ
タの耐湿性を向上させるために、窒化シリコンで形成し
た保護膜８が形成され、さらに、ＭＩＭキャパシタと外
部の素子とを接続するために、下側電極開口部９と上側
電極開口部１０が形成されている。次に、このＭＩＭキ
ャパシタの製造方法について、図２の（２ａ）〜（２
ｆ）に従って説明する。まず、半絶縁性を有するＧａＡ
ｓ基板１の上に窒化シリコン層２をＣＶＤ法によりＧａ
Ａｓ基板１に形成する（２ａ）。次に、この上に、逆テ
ーパの断面形状を持つレジストパターンを形成した後、
蒸着とリフトオフの工程を用いて、ＭＩＭキャパシタの
下側電極３を、複数の金属層を積み重ねて形成する（２
ｂ）。本実施例の下側電極３では、密着性の高いチタン
を最下層の金属層として形成し、その上に白金、金、チ
タンの金属層を順番に蒸着で形成している。ここで、下
側電極３の最上層のチタン層は、５０ｎｍの厚みで形成
しているが、下側電極３の最上層のチタン層の厚みは、
耐圧性の向上を図るために必要な酸化金属層４が形成で
きれば良く、少なくとも２０ｎｍ以上の厚みがあれば良
い。次に、ＭＩＭキャパシタを３００℃の酸素雰囲気中
で下側電極３の最上層のチタン層の表面または全体を酸
化して、酸化チタンで形成された酸化金属層４を形成す
る（２ｃ）。ここで、酸化するときの温度範囲は、２０
０℃〜４００℃の範囲であれば、ＧａＡｓ基板やＦＥＴ
のオーミック電極などを劣化させることがなく、十分に
酸化することができる。次に、この上に、ＣＶＤ法を用
いて４００℃以下で窒化シリコンを１５０ｎｍ成膜し
て、誘電体層５を形成する（２ｄ）。これにより、誘電
体層５が１５０ｎｍの窒化シリコン層のみで構成できる
ため、ＭＩＭキャパシタの誘電体層５の厚みが、今まで
の誘電体層を酸化シリコン層、窒化シリコン層、酸化シ
リコン層の３層構造で構成した誘電体層の厚みに比べ
て、半分以下の厚みで作製することができる。次に、下
側電極３を外部に接続するために、選択エッチングによ
り、誘電体層５の一部とその下の酸化金属層４を除去し
て下側電極３の一部を露出させる。次に、下側電極３の
形成と同じように、上側電極６は複数の金属層を積み重
ねて形成する（２ｅ）。本実施例の上側電極６では、チ
タン、白金、金の金属層を順番に蒸着で形成し、ＭＩＭ
キャパシタを形成している。次に、ＭＩＭキャパシタの
耐湿性を高めるために、４００℃以下の温度で窒化シリ
コンを成膜して保護膜８を形成した後、下側電極開口部
９および上側電極開口部１０の部分を開口したレジスト
パターンの形成する。さらに、エッチングでレジストパ
ターンの開口している部分の保護膜を除去した後にレジ
ストを除去して、ＭＩＭキャパシタと外部の素子との接
続を行なうための、下側電極開口部９と上側電極開口部
１０を形成する（２ｆ）。これにより、耐圧性が高く小
型で大容量のＭＩＭキャパシタを形成することができ
る。 ［第２実施例、図３、図４］以下、本発明の第２実施例
であるＭＩＭキャパシタおよびその製造方法について、
図３と図４に基づいて説明する。本発明の第２実施例の
ＭＩＭキャパシタは、図３に示すように、図１に示す第
１実施例のＭＩＭキャパシタとほぼ同じ構造からなり、
第２実施例のＭＩＭキャパシタの構造と第１実施例のＭ
ＩＭキャパシタの構造と異なる点は、誘電体層５の表面
を酸化して形成した酸化窒化シリコン層７を形成した点
のみが異なっている。ここで、酸化窒化シリコン層７
は、絶縁性が高いのでＭＩＭキャパシタの耐圧性を向上
させることができる。次に、このＭＩＭキャパシタの製
造方法について、図４の（４ａ）〜（４ｄ）に従って説
明する。ここで、第２実施例のＭＩＭキャパシタの製造
工程は、第１実施例の誘電体層５を形成するまでの製造
工程が同じなので、それ以後の製造工程のみを図４の
（４ａ）〜（４ｄ）に示している。まず、第１実施例の
製造工程と同じように、半絶縁性を有するＧａＡｓ基板
の上に、窒化シリコン層２と、下側電極３と、下側電極
の最上層を酸化した酸化金属層４と、窒化シリコンで形
成された誘電体層５とを積層構造で形成している（４
ａ）。次に、窒化シリコンで形成された誘電体層５の表
面を３００℃の酸素雰囲気中で酸化して、酸化窒化シリ
コン層７を形成する（４ｂ）。ここで、酸化窒化シリコ
ン層７は絶縁性が高いので、第２実施例のＭＩＭキャパ
シタは、誘電体層５を絶縁性の高い酸化金属層４と酸化
窒化シリコン層と挟む構造になるため、第１実施例のＭ
ＩＭキャパシタに比較して、さらにＭＩＭキャパシタの
耐圧性を向上させることができる。ここで、酸化すると
きの温度範囲は、２００℃〜４００℃の範囲であれは、
ＧａＡｓ基板やＦＥＴのオーミック電極などを劣化させ
ることがなく、十分に酸化することができる。次に、下
側電極３を外部に接続するために、選択エッチングによ
り、酸化窒化シリコン層の一部とその下の誘電体層５と
酸化金属層４を除去して下側電極３の一部を露出させ
る。次に、第１実施例の上側電極６と同じように、上側
電極６をチタン、白金、金の金属層を順番に蒸着で形成
し、複数の金属を積み重ねて形成する（４ｃ）。次に、
ＭＩＭキャパシタの耐湿性を高めるために、４００℃以
下の温度で窒化シリコンを成膜して保護膜８を形成した
後、下側電極開口部９および上側電極開口部１０の部分
を開口したレジストパターンを形成する。さらに、エッ
チングでレジストパターンの開口している部分の保護膜
を除去した後にレジストを除去して、ＭＩＭキャパシタ
と外部の素子との接続を行なうための、下側電極開口部
９と上側電極開口部１０を形成する（２ｄ）。これによ
り、第１実施例よりのさらに耐圧性が高く小型で大容量
のＭＩＭキャパシタを形成することができる。なお、実
施例においては、下側電極３と上側電極６とを、逆テー
パの断面形状を持つレジストパターンを形成した後、蒸
着とリフトオフの工程を用いて、形成する製造方法しか
示さなかったが、スパッタ法により電極を形成してか
ら、下側電極３または上側電極６用のレジストパターン
を形成し、イオンミリングとレジスト除去の工程を行な
って下側電極３または上側電極６を形成しても良い。ま
た、実施例においては、酸化金属層４および酸化窒化シ
リコン層７を酸素雰囲気中で形成したが、酸素プラズマ
またはオゾンを含む雰囲気中で加熱を行なって形成して
も良い。
下、本発明の第１実施例であるＭＩＭキャパシタおよび
その製造方法について、図１と図２に基づいて説明す
る。本発明の第１実施例のＭＩＭキャパシタは、図１に
示すように、ＧａＡｓ基板１の上に、窒化シリコン層
２、下側電極３、酸化金属層４、誘電体層５、上側電極
６を順番に積層し、ＭＩＭキャパシタを構成している。
ここで、誘電体層５には、酸化シリコンより誘電率が高
く、耐湿性に優れている窒化シリコンを用いている。ま
た、窒化シリコンの耐圧性を補うために、下側電極３の
最上層に絶縁性の高い酸化金属層４を形成することで、
ＭＩＭキャパシタは高い耐圧性を確保している。ここ
で、酸化金属層４を形成するために、下側電極３は複数
の金属層を積み重ねて形成し、下側電極３の最上層の金
属層が酸化されて絶縁化することができる遷移金属また
は合金によって形成されている。また、ＭＩＭキャパシ
タの耐湿性を向上させるために、窒化シリコンで形成し
た保護膜８が形成され、さらに、ＭＩＭキャパシタと外
部の素子とを接続するために、下側電極開口部９と上側
電極開口部１０が形成されている。次に、このＭＩＭキ
ャパシタの製造方法について、図２の（２ａ）〜（２
ｆ）に従って説明する。まず、半絶縁性を有するＧａＡ
ｓ基板１の上に窒化シリコン層２をＣＶＤ法によりＧａ
Ａｓ基板１に形成する（２ａ）。次に、この上に、逆テ
ーパの断面形状を持つレジストパターンを形成した後、
蒸着とリフトオフの工程を用いて、ＭＩＭキャパシタの
下側電極３を、複数の金属層を積み重ねて形成する（２
ｂ）。本実施例の下側電極３では、密着性の高いチタン
を最下層の金属層として形成し、その上に白金、金、チ
タンの金属層を順番に蒸着で形成している。ここで、下
側電極３の最上層のチタン層は、５０ｎｍの厚みで形成
しているが、下側電極３の最上層のチタン層の厚みは、
耐圧性の向上を図るために必要な酸化金属層４が形成で
きれば良く、少なくとも２０ｎｍ以上の厚みがあれば良
い。次に、ＭＩＭキャパシタを３００℃の酸素雰囲気中
で下側電極３の最上層のチタン層の表面または全体を酸
化して、酸化チタンで形成された酸化金属層４を形成す
る（２ｃ）。ここで、酸化するときの温度範囲は、２０
０℃〜４００℃の範囲であれば、ＧａＡｓ基板やＦＥＴ
のオーミック電極などを劣化させることがなく、十分に
酸化することができる。次に、この上に、ＣＶＤ法を用
いて４００℃以下で窒化シリコンを１５０ｎｍ成膜し
て、誘電体層５を形成する（２ｄ）。これにより、誘電
体層５が１５０ｎｍの窒化シリコン層のみで構成できる
ため、ＭＩＭキャパシタの誘電体層５の厚みが、今まで
の誘電体層を酸化シリコン層、窒化シリコン層、酸化シ
リコン層の３層構造で構成した誘電体層の厚みに比べ
て、半分以下の厚みで作製することができる。次に、下
側電極３を外部に接続するために、選択エッチングによ
り、誘電体層５の一部とその下の酸化金属層４を除去し
て下側電極３の一部を露出させる。次に、下側電極３の
形成と同じように、上側電極６は複数の金属層を積み重
ねて形成する（２ｅ）。本実施例の上側電極６では、チ
タン、白金、金の金属層を順番に蒸着で形成し、ＭＩＭ
キャパシタを形成している。次に、ＭＩＭキャパシタの
耐湿性を高めるために、４００℃以下の温度で窒化シリ
コンを成膜して保護膜８を形成した後、下側電極開口部
９および上側電極開口部１０の部分を開口したレジスト
パターンの形成する。さらに、エッチングでレジストパ
ターンの開口している部分の保護膜を除去した後にレジ
ストを除去して、ＭＩＭキャパシタと外部の素子との接
続を行なうための、下側電極開口部９と上側電極開口部
１０を形成する（２ｆ）。これにより、耐圧性が高く小
型で大容量のＭＩＭキャパシタを形成することができ
る。 ［第２実施例、図３、図４］以下、本発明の第２実施例
であるＭＩＭキャパシタおよびその製造方法について、
図３と図４に基づいて説明する。本発明の第２実施例の
ＭＩＭキャパシタは、図３に示すように、図１に示す第
１実施例のＭＩＭキャパシタとほぼ同じ構造からなり、
第２実施例のＭＩＭキャパシタの構造と第１実施例のＭ
ＩＭキャパシタの構造と異なる点は、誘電体層５の表面
を酸化して形成した酸化窒化シリコン層７を形成した点
のみが異なっている。ここで、酸化窒化シリコン層７
は、絶縁性が高いのでＭＩＭキャパシタの耐圧性を向上
させることができる。次に、このＭＩＭキャパシタの製
造方法について、図４の（４ａ）〜（４ｄ）に従って説
明する。ここで、第２実施例のＭＩＭキャパシタの製造
工程は、第１実施例の誘電体層５を形成するまでの製造
工程が同じなので、それ以後の製造工程のみを図４の
（４ａ）〜（４ｄ）に示している。まず、第１実施例の
製造工程と同じように、半絶縁性を有するＧａＡｓ基板
の上に、窒化シリコン層２と、下側電極３と、下側電極
の最上層を酸化した酸化金属層４と、窒化シリコンで形
成された誘電体層５とを積層構造で形成している（４
ａ）。次に、窒化シリコンで形成された誘電体層５の表
面を３００℃の酸素雰囲気中で酸化して、酸化窒化シリ
コン層７を形成する（４ｂ）。ここで、酸化窒化シリコ
ン層７は絶縁性が高いので、第２実施例のＭＩＭキャパ
シタは、誘電体層５を絶縁性の高い酸化金属層４と酸化
窒化シリコン層と挟む構造になるため、第１実施例のＭ
ＩＭキャパシタに比較して、さらにＭＩＭキャパシタの
耐圧性を向上させることができる。ここで、酸化すると
きの温度範囲は、２００℃〜４００℃の範囲であれは、
ＧａＡｓ基板やＦＥＴのオーミック電極などを劣化させ
ることがなく、十分に酸化することができる。次に、下
側電極３を外部に接続するために、選択エッチングによ
り、酸化窒化シリコン層の一部とその下の誘電体層５と
酸化金属層４を除去して下側電極３の一部を露出させ
る。次に、第１実施例の上側電極６と同じように、上側
電極６をチタン、白金、金の金属層を順番に蒸着で形成
し、複数の金属を積み重ねて形成する（４ｃ）。次に、
ＭＩＭキャパシタの耐湿性を高めるために、４００℃以
下の温度で窒化シリコンを成膜して保護膜８を形成した
後、下側電極開口部９および上側電極開口部１０の部分
を開口したレジストパターンを形成する。さらに、エッ
チングでレジストパターンの開口している部分の保護膜
を除去した後にレジストを除去して、ＭＩＭキャパシタ
と外部の素子との接続を行なうための、下側電極開口部
９と上側電極開口部１０を形成する（２ｄ）。これによ
り、第１実施例よりのさらに耐圧性が高く小型で大容量
のＭＩＭキャパシタを形成することができる。なお、実
施例においては、下側電極３と上側電極６とを、逆テー
パの断面形状を持つレジストパターンを形成した後、蒸
着とリフトオフの工程を用いて、形成する製造方法しか
示さなかったが、スパッタ法により電極を形成してか
ら、下側電極３または上側電極６用のレジストパターン
を形成し、イオンミリングとレジスト除去の工程を行な
って下側電極３または上側電極６を形成しても良い。ま
た、実施例においては、酸化金属層４および酸化窒化シ
リコン層７を酸素雰囲気中で形成したが、酸素プラズマ
またはオゾンを含む雰囲気中で加熱を行なって形成して
も良い。
【発明の効果】以上のように本発明のＭＩＭキャパシタ
は、下側電極の最上層の金属層を酸化して絶縁化した酸
化金属層を構成するため、ＭＩＭキャパシタの誘電体部
分が窒化シリコン層と酸化金属層で構成されるのでＭＩ
Ｍキャパシタの耐圧性の向上ができ、さらに、酸化金属
層を薄く形成することができるので誘電体層が薄くでき
るため、小型で大容量のＭＩＭキャパシタを形成するこ
とができる。また、ＭＩＭキャパシタの耐圧性をさらに
向上させるためには、ＭＩＭキャパシタの誘電体層の表
面に酸化によって絶縁性の高い酸化窒化シリコン層を形
成することで、さらにＭＩＭキャパシタの耐圧性を向上
することができる。また、ＭＭＩＣの中に本発明のＭＩ
Ｍキャパシタを形成する場合に、本発明のＭＩＭキャパ
シタを製造する工程が、一般的なＭＭＩＣを形成する汎
用的な工程を用いるため、特殊な工程の増加による手間
が発生せず、さらに、ＭＩＭキャパシタの誘電体層の材
料が、誘電率が高く汎用的に用いる窒化シリコンを用い
るため、ＭＩＭキャパシタを安価に作製することができ
る。
は、下側電極の最上層の金属層を酸化して絶縁化した酸
化金属層を構成するため、ＭＩＭキャパシタの誘電体部
分が窒化シリコン層と酸化金属層で構成されるのでＭＩ
Ｍキャパシタの耐圧性の向上ができ、さらに、酸化金属
層を薄く形成することができるので誘電体層が薄くでき
るため、小型で大容量のＭＩＭキャパシタを形成するこ
とができる。また、ＭＩＭキャパシタの耐圧性をさらに
向上させるためには、ＭＩＭキャパシタの誘電体層の表
面に酸化によって絶縁性の高い酸化窒化シリコン層を形
成することで、さらにＭＩＭキャパシタの耐圧性を向上
することができる。また、ＭＭＩＣの中に本発明のＭＩ
Ｍキャパシタを形成する場合に、本発明のＭＩＭキャパ
シタを製造する工程が、一般的なＭＭＩＣを形成する汎
用的な工程を用いるため、特殊な工程の増加による手間
が発生せず、さらに、ＭＩＭキャパシタの誘電体層の材
料が、誘電率が高く汎用的に用いる窒化シリコンを用い
るため、ＭＩＭキャパシタを安価に作製することができ
る。
【図１】本発明の第１実施例に係るＭＩＭキャパシタの
断面図。
断面図。
【図２】本発明の第１実施例に係るＭＩＭキャパシタの
製造工程図。
製造工程図。
【図３】本発明の第２実施例に係るＭＩＭキャパシタの
断面図。
断面図。
【図４】本発明の第２実施例に係るＭＩＭキャパシタの
製造工程図。
製造工程図。
１ ----- ＧａＡｓ
基板 ２ ----- 窒化シリ
コン層 ３ ----- 下側電極 ４ ----- 酸化金属
層 ５ ----- 誘電体層 ６ ----- 上側電極 ７ ----- 酸化窒化
シリコン層 ８ ----- 保護膜 ９ ----- 下側電極
開口部 １０ ----- 上側電極
開口部
基板 ２ ----- 窒化シリ
コン層 ３ ----- 下側電極 ４ ----- 酸化金属
層 ５ ----- 誘電体層 ６ ----- 上側電極 ７ ----- 酸化窒化
シリコン層 ８ ----- 保護膜 ９ ----- 下側電極
開口部 １０ ----- 上側電極
開口部
Claims (9)
- 【請求項１】下側電極と上側電極との間に誘電体層を挟
んだ構造のＭＩＭキャパシタにおいて、前記下側電極は
複数の金属層を積み重ねて形成し、前記下側電極の最上
層の金属層の表面または全体が酸化されて絶縁化した酸
化金属層となっていることを特徴とするＭＩＭキャパシ
タ。 - 【請求項２】前記下側電極の最上層の金属層が酸化によ
って絶縁化する遷移金属または合金であることを特徴と
する請求項１に記載のＭＩＭキャパシタ。 - 【請求項３】前記下側電極の最上層の金属層がチタンで
あることを特徴とする請求項１または請求項２に記載の
ＭＩＭキャパシタ。 - 【請求項４】前記誘電体層が窒化シリコンで形成された
ことを特徴とする請求項１ないし請求項３に記載のＭＩ
Ｍキャパシタ。 - 【請求項５】前記誘電体層である窒化シリコンの表面を
酸化することで、窒化シリコンの表面に酸化窒化シリコ
ン層を形成することを特徴とする請求項４に記載のＭＩ
Ｍキャパシタ。 - 【請求項６】前記下側電極の最上層の金属層を酸化する
工程および前記誘電体層である窒化シリコンの表面を酸
化する工程は、加熱温度を２００℃から４００℃の範囲
で行なうことを特徴とする請求項１ないし請求項５に記
載のＭＩＭキャパシタの製造方法。 - 【請求項７】前記下側電極の最上層の金属層を酸化する
工程および前記誘電体層である窒化シリコンの表面を酸
化する工程は、酸素を含む雰囲気中で加熱することを特
徴とする請求項６に記載のＭＩＭキャパシタの製造方
法。 - 【請求項８】前記下側電極の最上層の金属層を酸化する
工程および前記誘電体層である窒化シリコンの表面を酸
化する工程は、酸素プラズマまたはオゾンを含む雰囲気
中で加熱することを特徴とする請求項６または請求項７
に記載のＭＩＭキャパシタの製造方法。 - 【請求項９】請求項１ないし請求項５に記載のＭＩＭキ
ャパシタまたは請求項６ないし請求項８に記載のＭＩＭ
キャパシタの製造方法を用いて製造したＭＩＭキャパシ
タを備えたマイクロ波モノリシック集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375939A JP2002184946A (ja) | 2000-12-11 | 2000-12-11 | Ｍｉｍキャパシタおよびその製造方法 |
| US09/989,962 US20020179952A1 (en) | 2000-12-11 | 2001-11-21 | MIM capacitor and manufacturing method therefor |
| GB0128371A GB2373923A (en) | 2000-12-11 | 2001-11-27 | MIM capacitor for microwave ICs |
| US10/383,519 US6746912B2 (en) | 2000-12-11 | 2003-03-10 | MIM capacitor and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000375939A JP2002184946A (ja) | 2000-12-11 | 2000-12-11 | Ｍｉｍキャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184946A true JP2002184946A (ja) | 2002-06-28 |
Family
ID=18844873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000375939A Pending JP2002184946A (ja) | 2000-12-11 | 2000-12-11 | Ｍｉｍキャパシタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20020179952A1 (ja) |
| JP (1) | JP2002184946A (ja) |
| GB (1) | GB2373923A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083927A1 (en) * | 2002-03-28 | 2003-10-09 | Samsung Electronics Co., Ltd. | Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, compound semiconductor and compound insulator manufactured using the method, and photocell, electronic circuit, transistor, and memory using the same |
| WO2006008789A1 (ja) * | 2004-07-15 | 2006-01-26 | Fujitsu Limited | 容量素子とその製造方法、及び半導体装置 |
| JP2007173437A (ja) * | 2005-12-21 | 2007-07-05 | Fujitsu Ltd | 電子部品 |
| EP1976009A2 (en) | 2007-03-19 | 2008-10-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| US8030691B2 (en) | 2007-03-19 | 2011-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| CN105308862A (zh) * | 2013-05-31 | 2016-02-03 | 高通股份有限公司 | 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674321B1 (en) * | 2001-10-31 | 2004-01-06 | Agile Materials & Technologies, Inc. | Circuit configuration for DC-biased capacitors |
| US20040259316A1 (en) * | 2001-12-05 | 2004-12-23 | Baki Acikel | Fabrication of parallel plate capacitors using BST thin films |
| US6720608B2 (en) * | 2002-05-22 | 2004-04-13 | United Microelectronics Corp. | Metal-insulator-metal capacitor structure |
| US6952044B2 (en) * | 2002-05-31 | 2005-10-04 | Motorola, Inc. | Monolithic bridge capacitor |
| US7790484B2 (en) * | 2005-06-08 | 2010-09-07 | Sharp Kabushiki Kaisha | Method for manufacturing laser devices |
| US20070024393A1 (en) * | 2005-07-27 | 2007-02-01 | Forse Roger J | Tunable notch duplexer |
| US7495886B2 (en) * | 2005-07-27 | 2009-02-24 | Agile Rf, Inc. | Dampening of electric field-induced resonance in parallel plate capacitors |
| US7304339B2 (en) * | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
| US7728377B2 (en) * | 2005-09-23 | 2010-06-01 | Agile Rf, Inc. | Varactor design using area to perimeter ratio for improved tuning range |
| US7675388B2 (en) * | 2006-03-07 | 2010-03-09 | Agile Rf, Inc. | Switchable tunable acoustic resonator using BST material |
| US8564039B2 (en) | 2010-04-07 | 2013-10-22 | Micron Technology, Inc. | Semiconductor devices including gate structures comprising colossal magnetocapacitive materials |
| JP2014154632A (ja) * | 2013-02-06 | 2014-08-25 | Rohm Co Ltd | 多層構造体、コンデンサ素子およびその製造方法 |
| WO2015050982A1 (en) | 2013-10-01 | 2015-04-09 | E1023 Corporation | Magnetically enhanced energy storage system and methods |
| US10510595B2 (en) * | 2018-04-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out packages and methods of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| JPH03203261A (ja) | 1989-12-28 | 1991-09-04 | Sony Corp | 半導体装置 |
| US5208726A (en) * | 1992-04-03 | 1993-05-04 | Teledyne Monolithic Microwave | Metal-insulator-metal (MIM) capacitor-around-via structure for a monolithic microwave integrated circuit (MMIC) and method of manufacturing same |
| US6447838B1 (en) * | 1993-12-10 | 2002-09-10 | Symetrix Corporation | Integrated circuit capacitors with barrier layer and process for making the same |
| JPH07161833A (ja) | 1993-12-10 | 1995-06-23 | Hitachi Ltd | 誘電体積層膜 |
| DE19640413A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
| GB2337633B (en) * | 1998-05-20 | 2003-04-02 | Mitel Corp | Method of forming capacitors in a semiconductor device |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| US6475854B2 (en) * | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
-
2000
- 2000-12-11 JP JP2000375939A patent/JP2002184946A/ja active Pending
-
2001
- 2001-11-21 US US09/989,962 patent/US20020179952A1/en not_active Abandoned
- 2001-11-27 GB GB0128371A patent/GB2373923A/en not_active Withdrawn
-
2003
- 2003-03-10 US US10/383,519 patent/US6746912B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003083927A1 (en) * | 2002-03-28 | 2003-10-09 | Samsung Electronics Co., Ltd. | Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, compound semiconductor and compound insulator manufactured using the method, and photocell, electronic circuit, transistor, and memory using the same |
| WO2006008789A1 (ja) * | 2004-07-15 | 2006-01-26 | Fujitsu Limited | 容量素子とその製造方法、及び半導体装置 |
| JPWO2006008789A1 (ja) * | 2004-07-15 | 2008-05-01 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| US7439199B2 (en) | 2004-07-15 | 2008-10-21 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| JP4499731B2 (ja) * | 2004-07-15 | 2010-07-07 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| US8264063B2 (en) | 2004-07-15 | 2012-09-11 | Fujitsu Limited | Capacitive element, method of manufacture of the same, and semiconductor device |
| JP2007173437A (ja) * | 2005-12-21 | 2007-07-05 | Fujitsu Ltd | 電子部品 |
| EP1976009A2 (en) | 2007-03-19 | 2008-10-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| US8030691B2 (en) | 2007-03-19 | 2011-10-04 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| US8587094B2 (en) | 2007-03-19 | 2013-11-19 | Kabushiki Kaisha Toshiba | Semiconductor device using a compound semiconductor subtrate |
| CN105308862A (zh) * | 2013-05-31 | 2016-02-03 | 高通股份有限公司 | 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法 |
| CN105308862B (zh) * | 2013-05-31 | 2018-07-24 | 高通股份有限公司 | 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2373923A (en) | 2002-10-02 |
| US20040087082A1 (en) | 2004-05-06 |
| GB0128371D0 (en) | 2002-01-16 |
| US20020179952A1 (en) | 2002-12-05 |
| US6746912B2 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002184946A (ja) | Ｍｉｍキャパシタおよびその製造方法 | |
| JP3076507B2 (ja) | 半導体装置、半導体集積回路装置及びその製造方法 | |
| KR100284721B1 (ko) | 반도체장치 | |
| JP2617457B2 (ja) | 半導体装置およびその製造方法 | |
| US3969197A (en) | Method for fabricating a thin film capacitor | |
| US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
| JP3995619B2 (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
| JPH05299578A (ja) | 半導体装置およびその製法 | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| JP3199004B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0521710A (ja) | 半導体装置 | |
| US6579753B2 (en) | Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| KR100303225B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05299581A (ja) | 容量素子の製造方法 | |
| JP3408019B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3120568B2 (ja) | 薄膜キャパシタ | |
| JP2891242B2 (ja) | 半導体装置の製造方法 | |
| JP2002252336A (ja) | 半導体装置およびその製造方法 | |
| JP3324946B2 (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH06252347A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| JP2001223334A (ja) | 半導体装置製造方法および半導体装置 | |
| JP2002203812A (ja) | 半導体装置およびその製造方法 | |
| JPH08306862A (ja) | 半導体集積回路用静電容量素子とその製造方法 | |
| JPH06302463A (ja) | チップ形シリコンコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |