JPH06252347A - Ｍｉｍキャパシタ及びその製造方法 - Google Patents
Ｍｉｍキャパシタ及びその製造方法Info
- Publication number
- JPH06252347A JPH06252347A JP3591493A JP3591493A JPH06252347A JP H06252347 A JPH06252347 A JP H06252347A JP 3591493 A JP3591493 A JP 3591493A JP 3591493 A JP3591493 A JP 3591493A JP H06252347 A JPH06252347 A JP H06252347A
- Authority
- JP
- Japan
- Prior art keywords
- mim capacitor
- base electrode
- insulating film
- forming
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高温プロセスに耐え得るＭＩＭキャパシタを
形成する。 【構成】 下地電極，絶縁膜，上地電極からなるＭＩＭ
キャパシタにおいて、高融点金属からなる下地電極２０
を用いる。 【効果】 ３５０℃を超える高温での絶縁膜形成が可能
となり、電気的特性に優れ、信頼性の高いＭＩＭキャパ
シタが得られる。
形成する。 【構成】 下地電極，絶縁膜，上地電極からなるＭＩＭ
キャパシタにおいて、高融点金属からなる下地電極２０
を用いる。 【効果】 ３５０℃を超える高温での絶縁膜形成が可能
となり、電気的特性に優れ、信頼性の高いＭＩＭキャパ
シタが得られる。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＩＭ(Metal-Insul
ator-Metal) キャパシタ及びその製造方法に関し、特に
その下地電極の構成及びその製造方法に関するものであ
る。
ator-Metal) キャパシタ及びその製造方法に関し、特に
その下地電極の構成及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】図３は従来のＭＩＭ(Metal-Insulator-M
etal) キャパシタを示す断面図である。図において、１
はＧａＡｓなどの半導体基板、２は半導体基板１表面に
形成されたＭＩＭキャパシタの下地電極、３はＭＩＭキ
ャパシタの絶縁膜、４はＭＩＭキャパシタの上地電極で
ある。
etal) キャパシタを示す断面図である。図において、１
はＧａＡｓなどの半導体基板、２は半導体基板１表面に
形成されたＭＩＭキャパシタの下地電極、３はＭＩＭキ
ャパシタの絶縁膜、４はＭＩＭキャパシタの上地電極で
ある。
【０００３】次に高周波素子として用いられるＧａＡｓ
ＭＭＩＣ（Monolithic Microwave IC ）のＭＩＭキャパ
シタを例に挙げてその製造方法について説明する。Ｇａ
Ａｓ基板１上にＴｉ／Ａｕ，Ｔｉ／Ａｕ／Ｍｏ（ともに
Ｔｉが下層側）などからなる下地電極２を蒸着，リフト
オフ法などにより形成する。ここで下地電極金属が積層
膜からなるのは、金は導電性が良好であるが、単品使用
ではＧａＡｓと反応しやすく相互拡散を起こし、またＧ
ａＡｓとの密着性が充分でないため、これをＴｉで補う
ようにしているためである。
ＭＭＩＣ（Monolithic Microwave IC ）のＭＩＭキャパ
シタを例に挙げてその製造方法について説明する。Ｇａ
Ａｓ基板１上にＴｉ／Ａｕ，Ｔｉ／Ａｕ／Ｍｏ（ともに
Ｔｉが下層側）などからなる下地電極２を蒸着，リフト
オフ法などにより形成する。ここで下地電極金属が積層
膜からなるのは、金は導電性が良好であるが、単品使用
ではＧａＡｓと反応しやすく相互拡散を起こし、またＧ
ａＡｓとの密着性が充分でないため、これをＴｉで補う
ようにしているためである。
【０００４】この後、絶縁膜３の形成を行うが、下地電
極金属のＴｉとＡｕは３５０℃以上の高温においては反
応して合金化してしまうため、プラズマＣＶＤ等を用い
て３００℃以下の温度でＳｉＮ，ＳｉＯＮ，ＳｉＯなど
の絶縁膜３を形成する。より電気的性能に優れ、信頼性
の高いＭＩＭキャパシタを得るには、絶縁膜形成温度は
高い方が良いが、前述の理由により３００℃が上限とな
っている。又、ＭＭＩＣのＦＥＴ形成において行われる
オーミックシンターが３８０℃の高温プロセスであるこ
とから、ＭＩＭキャパシタ形成はＦＥＴ形成より後に行
うのが普通である。
極金属のＴｉとＡｕは３５０℃以上の高温においては反
応して合金化してしまうため、プラズマＣＶＤ等を用い
て３００℃以下の温度でＳｉＮ，ＳｉＯＮ，ＳｉＯなど
の絶縁膜３を形成する。より電気的性能に優れ、信頼性
の高いＭＩＭキャパシタを得るには、絶縁膜形成温度は
高い方が良いが、前述の理由により３００℃が上限とな
っている。又、ＭＭＩＣのＦＥＴ形成において行われる
オーミックシンターが３８０℃の高温プロセスであるこ
とから、ＭＩＭキャパシタ形成はＦＥＴ形成より後に行
うのが普通である。
【０００５】そして絶縁膜３形成後に、上地電極４を蒸
着，リフトオフ法などにより形成し図３に示したような
ＭＩＭキャパシタが得られる。尚、図示していないが同
ＧａＡｓ基板１上にはＦＥＴや抵抗，インダクタ等も形
成されており、これら回路素子とＭＩＭキャパシタで回
路構成し、ＭＭＩＣとなっている。
着，リフトオフ法などにより形成し図３に示したような
ＭＩＭキャパシタが得られる。尚、図示していないが同
ＧａＡｓ基板１上にはＦＥＴや抵抗，インダクタ等も形
成されており、これら回路素子とＭＩＭキャパシタで回
路構成し、ＭＭＩＣとなっている。
【０００６】
【発明が解決しようとする課題】従来のＭＩＭキャパシ
タ及びその製造方法は以上のように構成されており、そ
の下地電極に用いられるＴｉ／Ａｕ，Ｔｉ／Ａｕ／Ｍｏ
は３５０℃以上の高温においてはＴｉとＡｕが反応して
合金化するため、下地電極形成後の絶縁膜形成に高温プ
ロセスを使えず、このため電気的特性に優れ、信頼性の
高いＭＩＭキャパシタを得にくく、またＦＥＴ形成時の
オーミックシンターが３８０℃程度で行われるのでＦＥ
Ｔ形成後にしか、ＭＩＭキャパシタの形成を行なえず、
プロセス上の制限となる等の問題点があった。
タ及びその製造方法は以上のように構成されており、そ
の下地電極に用いられるＴｉ／Ａｕ，Ｔｉ／Ａｕ／Ｍｏ
は３５０℃以上の高温においてはＴｉとＡｕが反応して
合金化するため、下地電極形成後の絶縁膜形成に高温プ
ロセスを使えず、このため電気的特性に優れ、信頼性の
高いＭＩＭキャパシタを得にくく、またＦＥＴ形成時の
オーミックシンターが３８０℃程度で行われるのでＦＥ
Ｔ形成後にしか、ＭＩＭキャパシタの形成を行なえず、
プロセス上の制限となる等の問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、３５０℃以上の高温プロセスに
も耐えられるＭＩＭキャパシタ及びそれに適した製造方
法を得ることを目的とする。
ためになされたもので、３５０℃以上の高温プロセスに
も耐えられるＭＩＭキャパシタ及びそれに適した製造方
法を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るＭＩＭキ
ャパシタは、高融点金属から成る下地電極を備えたもの
である。
ャパシタは、高融点金属から成る下地電極を備えたもの
である。
【０００９】また、ＭＩＭキャパシタの絶縁膜に高誘電
率のものを使用するようにしたものである。
率のものを使用するようにしたものである。
【００１０】
【作用】この発明においては、下地電極に高融点金属を
用いるようにしたので、３５０℃以上の高温プロセスに
耐えられる。
用いるようにしたので、３５０℃以上の高温プロセスに
耐えられる。
【００１１】また、絶縁膜に高誘電率なものを使用する
ことにより、キャパシタ容量が向上する。
ことにより、キャパシタ容量が向上する。
【００１２】
【実施例】実施例１．以下、この発明の第１の実施例に
よるＭＩＭキャパシタを図について説明する。図１にお
いて、図３と同一符号は同一または相当部分を示し、２
０は高融点金属からなるＭＩＭキャパシタの下地電極、
３０は絶縁膜である。
よるＭＩＭキャパシタを図について説明する。図１にお
いて、図３と同一符号は同一または相当部分を示し、２
０は高融点金属からなるＭＩＭキャパシタの下地電極、
３０は絶縁膜である。
【００１３】以下、ＧａＡｓＭＭＩＣにおけるＭＩＭキ
ャパシタを例に挙げて製造方法について説明する。Ｇａ
Ａｓ基板１上に高融点金属からなる下地電極２０を形成
する。ここで高融点金属としては、Ｍｏ，Ｗ，ＷＳｉな
ど、１５００℃以上の融点を有するものを用い、それら
の何れか一つ、あるいはその組合せから下地電極を構成
する。下地電極２０に高融点金属を用いているため、絶
縁膜の形成は従来通りの３００℃以下でプラズマＣＶＤ
により形成されるＳｉＮ，ＳｉＯＮ，ＳｉＯなどはもと
より、更に高温プロセスで形成される絶縁膜３０を積む
ことが可能となる。続いて上地電極４を形成し、ＭＩＭ
キャパシタが形成される。
ャパシタを例に挙げて製造方法について説明する。Ｇａ
Ａｓ基板１上に高融点金属からなる下地電極２０を形成
する。ここで高融点金属としては、Ｍｏ，Ｗ，ＷＳｉな
ど、１５００℃以上の融点を有するものを用い、それら
の何れか一つ、あるいはその組合せから下地電極を構成
する。下地電極２０に高融点金属を用いているため、絶
縁膜の形成は従来通りの３００℃以下でプラズマＣＶＤ
により形成されるＳｉＮ，ＳｉＯＮ，ＳｉＯなどはもと
より、更に高温プロセスで形成される絶縁膜３０を積む
ことが可能となる。続いて上地電極４を形成し、ＭＩＭ
キャパシタが形成される。
【００１４】ここで、下地電極２０に高融点金属を用い
る場合、ＭＩＭ面積が同じままで従来通りのＭＩＭキャ
パシタの性能を得るためには、下地電極２０を構成する
金属の厚さを変更する必要がある。例えば、従来例とし
て挙げたＴｉ／Ａｕと比較すると、ＭＩＭキャパシタの
性能は下地電極の抵抗値で表されるとして、そのほとん
どがＡｕの厚さに依存すると考えられる。今、従来装置
のＡｕの厚さが150 ｎｍであったとすると、Ａｕの抵抗
率は０℃において２．０５×１０-6Ωｍであり、一方、
下地電極２０としてＭｏを用いた場合、Ｍｏの抵抗率は
５．０×１０-6Ωｍであるから、従来と同等の性能を得
るにはＭｏの厚さは、
る場合、ＭＩＭ面積が同じままで従来通りのＭＩＭキャ
パシタの性能を得るためには、下地電極２０を構成する
金属の厚さを変更する必要がある。例えば、従来例とし
て挙げたＴｉ／Ａｕと比較すると、ＭＩＭキャパシタの
性能は下地電極の抵抗値で表されるとして、そのほとん
どがＡｕの厚さに依存すると考えられる。今、従来装置
のＡｕの厚さが150 ｎｍであったとすると、Ａｕの抵抗
率は０℃において２．０５×１０-6Ωｍであり、一方、
下地電極２０としてＭｏを用いた場合、Ｍｏの抵抗率は
５．０×１０-6Ωｍであるから、従来と同等の性能を得
るにはＭｏの厚さは、
【００１５】
【数１】
【００１６】と従来の約２．５倍の厚さを必要とする。
しかしながら、この約２．５倍という値は実際のＭＭＩ
Ｃ形成において何ら支障をきたすものではなく、ＭＭＩ
ＣのＭＩＭキャパシタに高融点金属を用いることに問題
はない。
しかしながら、この約２．５倍という値は実際のＭＭＩ
Ｃ形成において何ら支障をきたすものではなく、ＭＭＩ
ＣのＭＩＭキャパシタに高融点金属を用いることに問題
はない。
【００１７】このように本実施例によれば、ＭＩＭキャ
パシタの下地電極２０に高融点金属を用いるようにした
から、後に高温プロセスでキャパシタ絶縁膜３０を形成
しても下地電極２０は変化することなく、さらに高融点
金属は比較的ＧａＡｓ基板１との密着性がよく、信頼性
の高いＭＩＭキャパシタを得ることができ、また、該高
融点金属は、ＦＥＴ形成時のオーミックシンターにも耐
えられるので、ＭＩＭキャパシタ形成をＦＥＴ形成前に
行うことが可能となり、製造プロセス上の制約がなくな
り、製造工程の自由度が向上する。
パシタの下地電極２０に高融点金属を用いるようにした
から、後に高温プロセスでキャパシタ絶縁膜３０を形成
しても下地電極２０は変化することなく、さらに高融点
金属は比較的ＧａＡｓ基板１との密着性がよく、信頼性
の高いＭＩＭキャパシタを得ることができ、また、該高
融点金属は、ＦＥＴ形成時のオーミックシンターにも耐
えられるので、ＭＩＭキャパシタ形成をＦＥＴ形成前に
行うことが可能となり、製造プロセス上の制約がなくな
り、製造工程の自由度が向上する。
【００１８】実施例２．次に本発明の第２の実施例によ
るＭＩＭキャパシタについて説明する。上記実施例では
ＭＩＭ絶縁膜３０として、従来通り３００℃以下でプラ
ズマＣＶＤにより形成したＳｉＮ，ＳｉＯＮ，ＳｉＯに
加え、更に高温で形成したものでも使用可能であること
を示したが、本実施例では高誘電率膜を絶縁膜として用
いるようにしたものである。
るＭＩＭキャパシタについて説明する。上記実施例では
ＭＩＭ絶縁膜３０として、従来通り３００℃以下でプラ
ズマＣＶＤにより形成したＳｉＮ，ＳｉＯＮ，ＳｉＯに
加え、更に高温で形成したものでも使用可能であること
を示したが、本実施例では高誘電率膜を絶縁膜として用
いるようにしたものである。
【００１９】図２に示すように、ＧａＡｓ基板１上に上
記実施例と同様にして高融点金属からなる下地電極２０
を形成した後、その上にＴａ2 Ｏ5 のような高誘電率膜
からなる絶縁膜３１を形成する。Ｔａ2 Ｏ5 を用いた場
合、電気的性能の向上を図るために、更に５００〜７０
０℃のアニールを行うことがある。この場合、ＦＥＴの
オーミックが５００〜７００℃の高温に耐えられないこ
とがあり、ＭＩＭキャパシタ形成をＦＥＴ形成前に行う
必要がある。ここで高融点金属からなる下地電極２０は
上記のようなＦＥＴ形成のための高温プロセスに耐える
ことができる。続いて、上地電極４を形成し、ＭＩＭキ
ャパシタが完成する。
記実施例と同様にして高融点金属からなる下地電極２０
を形成した後、その上にＴａ2 Ｏ5 のような高誘電率膜
からなる絶縁膜３１を形成する。Ｔａ2 Ｏ5 を用いた場
合、電気的性能の向上を図るために、更に５００〜７０
０℃のアニールを行うことがある。この場合、ＦＥＴの
オーミックが５００〜７００℃の高温に耐えられないこ
とがあり、ＭＩＭキャパシタ形成をＦＥＴ形成前に行う
必要がある。ここで高融点金属からなる下地電極２０は
上記のようなＦＥＴ形成のための高温プロセスに耐える
ことができる。続いて、上地電極４を形成し、ＭＩＭキ
ャパシタが完成する。
【００２０】以上のように、ＭＩＭキャパシタの絶縁膜
に、Ｔａ2 Ｏ5 のような高誘電率膜３１を用いることに
より、サイズを同一とした場合、キャパシタ容量を増大
させることができ、また容量を同一とした場合には、そ
のサイズを小さくすることができる。
に、Ｔａ2 Ｏ5 のような高誘電率膜３１を用いることに
より、サイズを同一とした場合、キャパシタ容量を増大
させることができ、また容量を同一とした場合には、そ
のサイズを小さくすることができる。
【００２１】
【発明の効果】以上のように、この発明においては、Ｍ
ＩＭキャパシタの下地電極に高融点金属を用いるように
したので、３５０℃を超える高温で絶縁膜形成を行うこ
とができ、電気的特性に優れ信頼性の高いＭＩＭキャパ
シタを得ることができる効果がある。
ＩＭキャパシタの下地電極に高融点金属を用いるように
したので、３５０℃を超える高温で絶縁膜形成を行うこ
とができ、電気的特性に優れ信頼性の高いＭＩＭキャパ
シタを得ることができる効果がある。
【００２２】さらに、ＭＩＭキャパシタの絶縁膜に高誘
電率材料のものを用いることにより、キャパシタ容量の
増大、または小型化を図ることができる効果がある。
電率材料のものを用いることにより、キャパシタ容量の
増大、または小型化を図ることができる効果がある。
【図１】この発明の第１の実施例によるＭＩＭキャパシ
タを示す断面図。
タを示す断面図。
【図２】この発明の第２の実施例によるＭＩＭキャパシ
タを示す断面図。
タを示す断面図。
【図３】従来のＭＩＭキャパシタを示す断面図。
４ 上地電極 ２０ 下地電極 ３０ 絶縁膜 ３１ 絶縁膜
Claims (4)
- 【請求項１】 基板上に形成された下地電極と、この上
に形成された絶縁膜と、該絶縁膜の上に形成された上地
電極とからなるＭＩＭキャパシタにおいて、 上記下地電極は、上記絶縁膜形成時の処理温度に対して
安定な高融点金属から構成されていることを特徴とする
ＭＩＭキャパシタ。 - 【請求項２】 請求項１記載のＭＩＭキャパシタにおい
て、 上記絶縁膜は高誘電率材料からなることを特徴とするＭ
ＩＭキャパシタ。 - 【請求項３】 請求項１記載のＭＩＭキャパシタにおい
て、 上記下地電極は、積層された複数の高融点金属膜から構
成されていることを特徴とするＭＩＭキャパシタ。 - 【請求項４】 基板上に下地電極を形成した後、熱処理
にて絶縁膜を形成し、さらに上地電極を形成する工程を
有するＭＩＭキャパシタの製造方法において、 電界効果トランジスタを形成する前に、高融点金属から
なる下地電極と、高温で形成される高誘電率膜と、上地
電極とからなるＭＩＭキャパシタを形成することを特徴
とするＭＩＭキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3591493A JPH06252347A (ja) | 1993-02-25 | 1993-02-25 | Ｍｉｍキャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3591493A JPH06252347A (ja) | 1993-02-25 | 1993-02-25 | Ｍｉｍキャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252347A true JPH06252347A (ja) | 1994-09-09 |
Family
ID=12455305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3591493A Pending JPH06252347A (ja) | 1993-02-25 | 1993-02-25 | Ｍｉｍキャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299184A (zh) * | 2010-06-23 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mim电容器及其制造方法 |
| JP2012160748A (ja) * | 2001-06-11 | 2012-08-23 | Cree Inc | コンデンサ及びその製造方法 |
| JP2021048204A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-02-25 JP JP3591493A patent/JPH06252347A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160748A (ja) * | 2001-06-11 | 2012-08-23 | Cree Inc | コンデンサ及びその製造方法 |
| CN102299184A (zh) * | 2010-06-23 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mim电容器及其制造方法 |
| JP2021048204A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体装置及びその製造方法 |
| US11942431B2 (en) | 2019-09-17 | 2024-03-26 | Kioxia Corporation | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969197A (en) | Method for fabricating a thin film capacitor | |
| US6746912B2 (en) | MIM capacitor and manufacturing method therefor | |
| JPH0470785B2 (ja) | ||
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS61183942A (ja) | 半導体装置の製造方法 | |
| JP2861129B2 (ja) | 半導体装置 | |
| JPH06177324A (ja) | 電圧係数の小さいキャパシタを含むｉｃチップとその製造法 | |
| JPH06252347A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| JP3408019B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JPH11330378A (ja) | 半導体装置 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPH08288239A (ja) | 酸素拡散バリア性電極とその製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| KR100222124B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100315037B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3483802B2 (ja) | 抵抗素子の製造方法 | |
| JP3334760B2 (ja) | 半導体装置の製造方法 | |
| JPS5848459A (ja) | 半導体装置 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH06188366A (ja) | 半導体集積回路用受動素子の製造方法 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JPS5843539A (ja) | 半導体装置 | |
| JPS6089974A (ja) | 半導体装置 |