JP3483802B2 - 抵抗素子の製造方法 - Google Patents
抵抗素子の製造方法Info
- Publication number
- JP3483802B2 JP3483802B2 JP18464999A JP18464999A JP3483802B2 JP 3483802 B2 JP3483802 B2 JP 3483802B2 JP 18464999 A JP18464999 A JP 18464999A JP 18464999 A JP18464999 A JP 18464999A JP 3483802 B2 JP3483802 B2 JP 3483802B2
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- layer
- resistance element
- titanium
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に用
いられる抵抗素子に関し、特に金属薄膜を用いた抵抗素
子に関する。
いられる抵抗素子に関し、特に金属薄膜を用いた抵抗素
子に関する。
【０００２】
【従来の技術】半導体集積回路に用いられる抵抗素子に
は、大別して半導体基板そのものを使って形成するタイ
プのものと、半導体基板上の絶縁層上に別の材料を用い
て形成するタイプのものの２種類がある。後者の場合、
半導体基板の材料・構造に依存せず、常に決まった値の
抵抗素子を形成することが可能であるという特長を持
つ。それゆえ、ＨＥＭＴやＨＢＴといった、様々な半導
体材料を積層して得られる半導体基板を用いたデバイス
を含む集積回路では、このような抵抗素子がよく用いら
れている。このタイプの抵抗素子として代表的なもの
は、金属薄膜を用いた薄膜抵抗(抵抗素子)である。薄膜
抵抗には、例えば、クロムやニクロムといった、比較的
酸化しやすく、かつ酸化物が安定で、抵抗率の高い材料
がよく用いられる。薄膜抵抗にこのような酸化しやすい
材料を用いる場合、薄膜の形成時の条件や形成後の工程
により抵抗値が異なるという問題が発生する。例えば真
空蒸着法によりニクロム薄膜抵抗を形成する場合、装置
内の残留酸素の量や蒸着源加熱時の昇温レートによって
ニクロムの酸化の程度が変化し、形成された薄膜抵抗の
抵抗値がその都度異なる。あるいはまた、薄膜抵抗の形
成後に熱工程や酸素雰囲気中での処理がある場合には、
酸化の進行により抵抗値が変化する。
は、大別して半導体基板そのものを使って形成するタイ
プのものと、半導体基板上の絶縁層上に別の材料を用い
て形成するタイプのものの２種類がある。後者の場合、
半導体基板の材料・構造に依存せず、常に決まった値の
抵抗素子を形成することが可能であるという特長を持
つ。それゆえ、ＨＥＭＴやＨＢＴといった、様々な半導
体材料を積層して得られる半導体基板を用いたデバイス
を含む集積回路では、このような抵抗素子がよく用いら
れている。このタイプの抵抗素子として代表的なもの
は、金属薄膜を用いた薄膜抵抗(抵抗素子)である。薄膜
抵抗には、例えば、クロムやニクロムといった、比較的
酸化しやすく、かつ酸化物が安定で、抵抗率の高い材料
がよく用いられる。薄膜抵抗にこのような酸化しやすい
材料を用いる場合、薄膜の形成時の条件や形成後の工程
により抵抗値が異なるという問題が発生する。例えば真
空蒸着法によりニクロム薄膜抵抗を形成する場合、装置
内の残留酸素の量や蒸着源加熱時の昇温レートによって
ニクロムの酸化の程度が変化し、形成された薄膜抵抗の
抵抗値がその都度異なる。あるいはまた、薄膜抵抗の形
成後に熱工程や酸素雰囲気中での処理がある場合には、
酸化の進行により抵抗値が変化する。
【０００３】これらのような工程による抵抗値の変化を
なくすためには、白金のように酸化しにくく反応性の低
い材料を用いる。この場合、その反応性の低さに起因し
て下地の絶縁層との密着性が悪く、膜剥がれを起こして
しまうため、下地との密着を確保するための密着改善層
として反応性の高い金属、例えばチタン、クロムおよび
これらの酸化物等を挿入する方法がよく用いられる。こ
の白金薄膜を例えば高周波用集積回路に用いる場合を考
える。このような集積回路では、シート抵抗値で５０Ω
程度のものが多用されているが、この程度のシート抵抗
値にしようとすると、白金薄膜の厚さは１０ｎｍ程度に
まで薄くする必要がある。この時、白金薄膜の下に例え
ばチタンを密着改善層として用いたとすると、密着性を
確保するためのチタンの厚さは少なくとも２ｎｍにはな
るため、形成された薄膜抵抗のシート抵抗値に寄与する
チタンの割合は無視できない大きさになる。さらには、
厚さ２ｎｍといったチタン薄膜の抵抗値は形成条件やそ
の後の工程により大きく変化するため、薄膜抵抗（抵抗
素子）の抵抗値がそれによって大きく変化するというこ
とになる。従って、抵抗素子の主たる伝導特性を決定す
る金属薄膜に対し、無視できない大きさの抵抗値をもつ
密着改善層の抵抗値変化を低減する必要がある。これを
解決するためには、酸化チタン密着改善層を形成し、そ
の上に白金膜を形成し、さらにその上に酸化チタン膜を
形成してできあがった酸化チタン密着改善層、白金膜、
酸化チタン膜の積層構造を有する抵抗素子が考えられ
る。
なくすためには、白金のように酸化しにくく反応性の低
い材料を用いる。この場合、その反応性の低さに起因し
て下地の絶縁層との密着性が悪く、膜剥がれを起こして
しまうため、下地との密着を確保するための密着改善層
として反応性の高い金属、例えばチタン、クロムおよび
これらの酸化物等を挿入する方法がよく用いられる。こ
の白金薄膜を例えば高周波用集積回路に用いる場合を考
える。このような集積回路では、シート抵抗値で５０Ω
程度のものが多用されているが、この程度のシート抵抗
値にしようとすると、白金薄膜の厚さは１０ｎｍ程度に
まで薄くする必要がある。この時、白金薄膜の下に例え
ばチタンを密着改善層として用いたとすると、密着性を
確保するためのチタンの厚さは少なくとも２ｎｍにはな
るため、形成された薄膜抵抗のシート抵抗値に寄与する
チタンの割合は無視できない大きさになる。さらには、
厚さ２ｎｍといったチタン薄膜の抵抗値は形成条件やそ
の後の工程により大きく変化するため、薄膜抵抗（抵抗
素子）の抵抗値がそれによって大きく変化するというこ
とになる。従って、抵抗素子の主たる伝導特性を決定す
る金属薄膜に対し、無視できない大きさの抵抗値をもつ
密着改善層の抵抗値変化を低減する必要がある。これを
解決するためには、酸化チタン密着改善層を形成し、そ
の上に白金膜を形成し、さらにその上に酸化チタン膜を
形成してできあがった酸化チタン密着改善層、白金膜、
酸化チタン膜の積層構造を有する抵抗素子が考えられ
る。
【０００４】ところが、白金膜の上に酸化チタン膜があ
るために、白金膜に配線電極を形成するために、コンタ
クトホールを開ける工程が必要である。さらに、コンタ
クトホールを開けるためにドライエッチングをすると、
白金膜にダメージが入ったり、オーバーエッチングさ
れ、所望の抵抗値が得られなくなる。
るために、白金膜に配線電極を形成するために、コンタ
クトホールを開ける工程が必要である。さらに、コンタ
クトホールを開けるためにドライエッチングをすると、
白金膜にダメージが入ったり、オーバーエッチングさ
れ、所望の抵抗値が得られなくなる。
【０００５】
【発明が解決しようとする課題】本発明は以上の点を鑑
みてなされたものであり、その目的は、従来よりも容易
な製造工程で所望の抵抗値が得られる抵抗素子の製造方
法を提供することである。
みてなされたものであり、その目的は、従来よりも容易
な製造工程で所望の抵抗値が得られる抵抗素子の製造方
法を提供することである。
【０００６】
【課題を解決するための手段】本願第１の発明は、密着
改善層、白金層、析出層を積層した構造を有する抵抗素
子の製造方法であって、絶縁膜上に金属を含む前記密着
改善層を形成する工程と、前記密着改善層上に前記白金
層を形成する工程と、前記白金層上に配線電極を形成す
る工程と、前記配線電極を形成した後に、熱処理を行う
ことにより前記金属を前記白金層上に析出させることに
よって、前記析出層を形成する工程と、前記析出層を酸
化させる工程を備えることを特徴とする抵抗素子の製造
方法である。本願第２の発明は、前記金属がチタンまた
はクロムまたはニッケルまたはモリブデンであることを
特徴とする本願第１の発明に記載の抵抗素子の製造方法
である。
改善層、白金層、析出層を積層した構造を有する抵抗素
子の製造方法であって、絶縁膜上に金属を含む前記密着
改善層を形成する工程と、前記密着改善層上に前記白金
層を形成する工程と、前記白金層上に配線電極を形成す
る工程と、前記配線電極を形成した後に、熱処理を行う
ことにより前記金属を前記白金層上に析出させることに
よって、前記析出層を形成する工程と、前記析出層を酸
化させる工程を備えることを特徴とする抵抗素子の製造
方法である。本願第２の発明は、前記金属がチタンまた
はクロムまたはニッケルまたはモリブデンであることを
特徴とする本願第１の発明に記載の抵抗素子の製造方法
である。
【０００７】
【発明の実施の形態】以下本発明に係る抵抗素子（薄膜
抵抗）を図面を用いて詳細に説明する。まず、本発明の
原理を説明する。密着改善層として例えばチタン薄膜を
用いる場合、その形成方法としては真空蒸着法がよく用
いられる。チタンのように酸化しやすい材料の場合、雰
囲気中の残留酸素により酸化されて蒸着される。従っ
て、チタン薄膜の中には酸化されたチタンと酸化されて
いないチタンの両方の部分が存在する。この状態のチタ
ンの上に白金薄膜を形成した後、酸素を含む雰囲気にて
熱処理をすると、酸化されていないチタンが白金より表
面側に析出し、そこで酸化されるという現象がおこる。
すなわち、図１に示すような白金膜１０４の上下をチタ
ンの酸化物（１０３，１０５）で挟み込んだ抵抗素子１
１０ができる。例えば、８ｎｍのチタン密着改善層１０
３の上に５ｎｍの白金膜１０４を堆積し、２５０℃にて
１００時間熱処理した時のチタン、酸素、白金の様子を
図２のオージェ電子分光分析プロファイルに示す。この
状態になると、チタンの酸化が完全に完了するため、抵
抗値が安定になり、また、チタン酸化物が白金に対する
保護膜の働きもする。熱処理による抵抗値の変化を示し
たのが、図３である。この図には、上記構造のチタン８
ｎｍ／白金５ｎｍからなる薄膜抵抗の熱処理によるシー
ト抵抗値の変化の様子を示してあり、２５０℃で約１０
時間経過すると抵抗値が一定になっているのがわかる。
このような現象はチタンだけに限らず、クロム、ニッケ
ル、モリブデンなど、酸化されやすく、白金と直接化合
物をつくらない金属でも見られる。また、密着改善層１
０３の下地が酸化シリコン膜であれば、密着改善層１０
３の酸化の進行が速まる。また、下地が窒化シリコンで
あれば、蒸着時に酸化されていない密着改善層１０３中
の金属が窒化されることになり、最終的に窒化物と酸化
物の混じった薄膜が白金薄膜の下に形成される。
抵抗）を図面を用いて詳細に説明する。まず、本発明の
原理を説明する。密着改善層として例えばチタン薄膜を
用いる場合、その形成方法としては真空蒸着法がよく用
いられる。チタンのように酸化しやすい材料の場合、雰
囲気中の残留酸素により酸化されて蒸着される。従っ
て、チタン薄膜の中には酸化されたチタンと酸化されて
いないチタンの両方の部分が存在する。この状態のチタ
ンの上に白金薄膜を形成した後、酸素を含む雰囲気にて
熱処理をすると、酸化されていないチタンが白金より表
面側に析出し、そこで酸化されるという現象がおこる。
すなわち、図１に示すような白金膜１０４の上下をチタ
ンの酸化物（１０３，１０５）で挟み込んだ抵抗素子１
１０ができる。例えば、８ｎｍのチタン密着改善層１０
３の上に５ｎｍの白金膜１０４を堆積し、２５０℃にて
１００時間熱処理した時のチタン、酸素、白金の様子を
図２のオージェ電子分光分析プロファイルに示す。この
状態になると、チタンの酸化が完全に完了するため、抵
抗値が安定になり、また、チタン酸化物が白金に対する
保護膜の働きもする。熱処理による抵抗値の変化を示し
たのが、図３である。この図には、上記構造のチタン８
ｎｍ／白金５ｎｍからなる薄膜抵抗の熱処理によるシー
ト抵抗値の変化の様子を示してあり、２５０℃で約１０
時間経過すると抵抗値が一定になっているのがわかる。
このような現象はチタンだけに限らず、クロム、ニッケ
ル、モリブデンなど、酸化されやすく、白金と直接化合
物をつくらない金属でも見られる。また、密着改善層１
０３の下地が酸化シリコン膜であれば、密着改善層１０
３の酸化の進行が速まる。また、下地が窒化シリコンで
あれば、蒸着時に酸化されていない密着改善層１０３中
の金属が窒化されることになり、最終的に窒化物と酸化
物の混じった薄膜が白金薄膜の下に形成される。
【０００８】従って、密着改善層、白金薄膜を形成後
に、電極配線パターンを形成し、電極配線例えばＴｉ／
Ｐｔ／Ａｕを形成する。この後に、熱処理及び酸化工程
を行うことによって、白金薄膜の上に、表面析出酸化層
即ち、酸化チタン膜が形成される。本発明によれば、白
金薄膜に電極配線を形成してから、熱処理及び酸化工程
によって、酸化チタン膜を形成するので、コンタクトホ
ールを開ける必要がない。従って、コンタクトホールを
開けるためのドライエッチングをしないので、白金薄膜
にダメージが入らず、また、オーバーエッチングもされ
ない。従来よりも容易な製造工程で所望の抵抗値が得ら
れる。次に、本発明の第１の実施形態として、ＧａＡｓ
系高電子移動度電界効果トランジスタ（ＧａＡｓ−ＨＥ
ＭＴ）を含む集積回路に適用した例を示す。図４はその
製造方法を説明する断面概略図である。半絶縁性ＧａＡ
ｓ基板４０１上にＭＯＣＶＤ法によりＧａＡｓバッファ
層、ＩｎＧａＡｓチャネル層、Ｓｉパルスドープ−Ｉｎ
ＧａＰ電子供給層兼ショットキー接合層、Ｓｉドープｎ
−ＧａＡｓオーミック接合層５０ｎｍを順次結晶成長す
ることにより得られたＨＥＭＴ積層構造に、素子分離を
ほどこした後、ソース４０６、ドレイン４０７、ゲート
４０８の各電極を形成したものが、図４（ａ）である。
に、電極配線パターンを形成し、電極配線例えばＴｉ／
Ｐｔ／Ａｕを形成する。この後に、熱処理及び酸化工程
を行うことによって、白金薄膜の上に、表面析出酸化層
即ち、酸化チタン膜が形成される。本発明によれば、白
金薄膜に電極配線を形成してから、熱処理及び酸化工程
によって、酸化チタン膜を形成するので、コンタクトホ
ールを開ける必要がない。従って、コンタクトホールを
開けるためのドライエッチングをしないので、白金薄膜
にダメージが入らず、また、オーバーエッチングもされ
ない。従来よりも容易な製造工程で所望の抵抗値が得ら
れる。次に、本発明の第１の実施形態として、ＧａＡｓ
系高電子移動度電界効果トランジスタ（ＧａＡｓ−ＨＥ
ＭＴ）を含む集積回路に適用した例を示す。図４はその
製造方法を説明する断面概略図である。半絶縁性ＧａＡ
ｓ基板４０１上にＭＯＣＶＤ法によりＧａＡｓバッファ
層、ＩｎＧａＡｓチャネル層、Ｓｉパルスドープ−Ｉｎ
ＧａＰ電子供給層兼ショットキー接合層、Ｓｉドープｎ
−ＧａＡｓオーミック接合層５０ｎｍを順次結晶成長す
ることにより得られたＨＥＭＴ積層構造に、素子分離を
ほどこした後、ソース４０６、ドレイン４０７、ゲート
４０８の各電極を形成したものが、図４（ａ）である。
【０００９】次に、保護膜である窒化シリコン膜４０９
をプラズマＣＶＤ法により１００ｎｍ堆積する。次に、
所定の領域に開口を有する抵抗パターンをリフトオフ用
フォトレジストにより形成し、クロム２ｎｍと白金８ｎ
ｍを真空蒸着法により同一装置内にて連続蒸着し、リフ
トオフ法により抵抗素子４１０を形成したものが図４
（ｂ）である。次に、図4（ｃ）に示すように、配線電
極４１１を形成し、その後、３００℃の大気雰囲気中に
て３０時間熱処理することにより、クロムの白金表面へ
の析出と酸化を行った。この処理によって抵抗素子４１
０のシート抵抗値が約５０Ωとなる。このようにして形
成した集積回路の信頼性試験として、２５０℃、１００
０時間の高温試験をおこなったところ、抵抗素子の抵抗
値の変化は３％以下であった。次に、本発明の第２の実
施形態として、ＧａＡｓ系ヘテロバイポーラトランジス
タ（ＨＢＴ）を含む集積回路に適用した例を説明する。
図５はその製造方法を説明する断面概略図である。ＭＢ
Ｅ法により半絶縁性ＧａＡｓ基板５０１上に結晶成長す
ることによって得られたＨＢＴ積層構造に対し、図５
（ａ）に示すように、エミッタ電極５０６、ベース電極
５０８およびコレクタ電極５０７の作製工程が終了した
後、層間絶縁膜として膜厚約５００ｎｍの酸化シリコン
膜５０９をプラズマ−ＣＶＤ法により堆積する。
をプラズマＣＶＤ法により１００ｎｍ堆積する。次に、
所定の領域に開口を有する抵抗パターンをリフトオフ用
フォトレジストにより形成し、クロム２ｎｍと白金８ｎ
ｍを真空蒸着法により同一装置内にて連続蒸着し、リフ
トオフ法により抵抗素子４１０を形成したものが図４
（ｂ）である。次に、図4（ｃ）に示すように、配線電
極４１１を形成し、その後、３００℃の大気雰囲気中に
て３０時間熱処理することにより、クロムの白金表面へ
の析出と酸化を行った。この処理によって抵抗素子４１
０のシート抵抗値が約５０Ωとなる。このようにして形
成した集積回路の信頼性試験として、２５０℃、１００
０時間の高温試験をおこなったところ、抵抗素子の抵抗
値の変化は３％以下であった。次に、本発明の第２の実
施形態として、ＧａＡｓ系ヘテロバイポーラトランジス
タ（ＨＢＴ）を含む集積回路に適用した例を説明する。
図５はその製造方法を説明する断面概略図である。ＭＢ
Ｅ法により半絶縁性ＧａＡｓ基板５０１上に結晶成長す
ることによって得られたＨＢＴ積層構造に対し、図５
（ａ）に示すように、エミッタ電極５０６、ベース電極
５０８およびコレクタ電極５０７の作製工程が終了した
後、層間絶縁膜として膜厚約５００ｎｍの酸化シリコン
膜５０９をプラズマ−ＣＶＤ法により堆積する。
【００１０】次に、薄膜抵抗形成パターンをポジ型レジ
ストで形成し、希釈フッ酸を用いた等方性エッチングで
酸化シリコン膜に深さ２５ｎｍの穴を形成するとともに
レジスト下にも約２５ｎｍのサイドエッチングをほどこ
し、レジストによるオーバーハングを形成する。次に、
真空蒸着法によりチタン４ｎｍ、白金１６ｎｍを同一装
置内で連続蒸着し、リフトオフにより抵抗素子５１０を
形成したものが図５（ｂ）である。次に、第１の配線電
極５１１を形成した後に、酸素３０％、窒素７０％の構
成比からなる雰囲気にて、２５０℃、２０時間の熱処理
を行なう。この熱処理により、白金下のチタンの酸化を
行なうと同時に白金表面へのチタンの析出と酸化を行な
う。その結果、抵抗素子のシート抵抗値が２０Ωとな
る。その後、第２の層間絶縁膜５１２として窒化シリコ
ン膜をプラズマ−ＣＶＤ法により４００ｎｍ堆積し、第
２の配線電極５１３を形成し、集積回路が完成したもの
が図５（ｃ）である。この第２の層間絶縁膜堆積工程に
おいて、例えば従来のニクロム抵抗を用いていた場合に
は７〜１０％の抵抗値上昇が起こっていたが、本実施形
態の抵抗素子では、０．５％の抵抗値上昇しか生じなか
った。以上白金膜を用いた抵抗素子について述べてきた
が、パラジウムのように白金に性質の類似した貴金属で
あってもよい。
ストで形成し、希釈フッ酸を用いた等方性エッチングで
酸化シリコン膜に深さ２５ｎｍの穴を形成するとともに
レジスト下にも約２５ｎｍのサイドエッチングをほどこ
し、レジストによるオーバーハングを形成する。次に、
真空蒸着法によりチタン４ｎｍ、白金１６ｎｍを同一装
置内で連続蒸着し、リフトオフにより抵抗素子５１０を
形成したものが図５（ｂ）である。次に、第１の配線電
極５１１を形成した後に、酸素３０％、窒素７０％の構
成比からなる雰囲気にて、２５０℃、２０時間の熱処理
を行なう。この熱処理により、白金下のチタンの酸化を
行なうと同時に白金表面へのチタンの析出と酸化を行な
う。その結果、抵抗素子のシート抵抗値が２０Ωとな
る。その後、第２の層間絶縁膜５１２として窒化シリコ
ン膜をプラズマ−ＣＶＤ法により４００ｎｍ堆積し、第
２の配線電極５１３を形成し、集積回路が完成したもの
が図５（ｃ）である。この第２の層間絶縁膜堆積工程に
おいて、例えば従来のニクロム抵抗を用いていた場合に
は７〜１０％の抵抗値上昇が起こっていたが、本実施形
態の抵抗素子では、０．５％の抵抗値上昇しか生じなか
った。以上白金膜を用いた抵抗素子について述べてきた
が、パラジウムのように白金に性質の類似した貴金属で
あってもよい。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
従来よりも容易な製造工程で所望の抵抗値が得られる抵
抗素子の製造方法を提供することである。
従来よりも容易な製造工程で所望の抵抗値が得られる抵
抗素子の製造方法を提供することである。
【図１】 本発明に係る抵抗素子（薄膜抵抗）の製造方
法を説明するための概略断面図。
法を説明するための概略断面図。
【図２】 本発明に係る抵抗素子のオージェ分光分析の
結果を表す図。
結果を表す図。
【図３】 本発明に係る抵抗素子の抵抗値変化の様子を
示す図。
示す図。
【図４】 本発明の第１の実施形態に係る抵抗素子を搭
載したＧａＡｓ系ＨＥＭＴを含む集積回路の製造工程を
説明する概略断面図。
載したＧａＡｓ系ＨＥＭＴを含む集積回路の製造工程を
説明する概略断面図。
【図５】 本発明の第２の実施の形態に係る抵抗素子を
搭載したＧａＡｓ系ＨＢＴを含む集積回路の製造工程を
説明する概略断面図。
搭載したＧａＡｓ系ＨＢＴを含む集積回路の製造工程を
説明する概略断面図。
１０１、４０１、５０１ トランジスタ領域を含む半導
体基板 １０２ 酸化膜 １０３ 密着改善層 １０４ 白金膜 １０５ 表面析出酸化層 １１０ 抵抗素子 ４０６ ソース電極 ４０７ ドレイン電極 ４０８ ゲート電極 ４０９ 第１の絶縁膜 ４１０、５１０ 抵抗素子 ４１１、５１１ 第１の配線電極 ５０６ エミッター電極 ５０７ コレクタ電極 ５０８ ベース電極 ５１２ 第２の絶縁膜 ５１３ 第２の配線電極
体基板 １０２ 酸化膜 １０３ 密着改善層 １０４ 白金膜 １０５ 表面析出酸化層 １１０ 抵抗素子 ４０６ ソース電極 ４０７ ドレイン電極 ４０８ ゲート電極 ４０９ 第１の絶縁膜 ４１０、５１０ 抵抗素子 ４１１、５１１ 第１の配線電極 ５０６ エミッター電極 ５０７ コレクタ電極 ５０８ ベース電極 ５１２ 第２の絶縁膜 ５１３ 第２の配線電極
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−237703（ＪＰ，Ａ)
特開 平10−233486（ＪＰ，Ａ)
特開 昭55−111101（ＪＰ，Ａ)
特開 昭62−76663（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 21/8234
H01L 27/04
H01L 27/06
Claims (2)
- 【請求項１】 密着改善層、白金層、析出層を積層した
構造を有する抵抗素子の製造方法であって、 絶縁膜上に金属を含む前記密着改善層を形成する工程
と、前記密着改善層上に前記白金層を形成する工程と、
前記白金層上に配線電極を形成する工程と、前記配線電
極を形成した後に、熱処理を行うことにより前記金属を
前記白金層上に析出させることによって、前記析出層を
形成する工程と、前記析出層を酸化させる工程を備える
ことを特徴とする抵抗素子の製造方法。 - 【請求項２】 前記金属がチタンまたはクロムまたはニ
ッケルまたはモリブデンであることを特徴とする請求項
１記載の抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18464999A JP3483802B2 (ja) | 1999-06-30 | 1999-06-30 | 抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18464999A JP3483802B2 (ja) | 1999-06-30 | 1999-06-30 | 抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015689A JP2001015689A (ja) | 2001-01-19 |
| JP3483802B2 true JP3483802B2 (ja) | 2004-01-06 |
Family
ID=16156939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18464999A Expired - Fee Related JP3483802B2 (ja) | 1999-06-30 | 1999-06-30 | 抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3483802B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4913401B2 (ja) * | 2005-12-19 | 2012-04-11 | 日本電信電話株式会社 | 白金薄膜の形成方法 |
-
1999
- 1999-06-30 JP JP18464999A patent/JP3483802B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015689A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| JP4751498B2 (ja) | 半導体三端子装置 | |
| JPH0354464B2 (ja) | ||
| JPS6213819B2 (ja) | ||
| JPH0629468A (ja) | 薄膜抵抗の製造方法 | |
| JP3483802B2 (ja) | 抵抗素子の製造方法 | |
| JPH0653241A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002217129A (ja) | シリコンカーバイド半導体装置の製造方法 | |
| JP2002016017A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| JP3324946B2 (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP4606552B2 (ja) | 半導体装置 | |
| JP3408019B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61290775A (ja) | 半導体装置 | |
| JPH11330378A (ja) | 半導体装置 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JP3292193B2 (ja) | オーミック電極の製造方法及び半導体装置の製造方法 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3438100B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3393017B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6154263B2 (ja) | ||
| JPH06252347A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| JP3332326B2 (ja) | 半導体ウエハ上への電極形成方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JP3024232B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |