JP3332326B2 - 半導体ウエハ上への電極形成方法 - Google Patents
半導体ウエハ上への電極形成方法Info
- Publication number
- JP3332326B2 JP3332326B2 JP06572997A JP6572997A JP3332326B2 JP 3332326 B2 JP3332326 B2 JP 3332326B2 JP 06572997 A JP06572997 A JP 06572997A JP 6572997 A JP6572997 A JP 6572997A JP 3332326 B2 JP3332326 B2 JP 3332326B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- resist layer
- semiconductor wafer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハ上に
オーミック電極を形成する方法に係るものであり、更に
述べるならば、その表面に絶縁層が形成された半導体ウ
エハ上にレジスト層を形成し、該レジスト層の電極形成
部分に開口部を形成した後、該レジスト層をマスクとし
てエッチングを行うことにより、上記絶縁層にコンタク
トホールを形成し、その後、上記レジスト層を残存させ
た状態で電極形成用材料を堆積した後、上記レジスト層
を除去することにより、半導体ウエハ上の所定位置にオ
ーミック電極を形成する方法の改良に関するものであ
る。
オーミック電極を形成する方法に係るものであり、更に
述べるならば、その表面に絶縁層が形成された半導体ウ
エハ上にレジスト層を形成し、該レジスト層の電極形成
部分に開口部を形成した後、該レジスト層をマスクとし
てエッチングを行うことにより、上記絶縁層にコンタク
トホールを形成し、その後、上記レジスト層を残存させ
た状態で電極形成用材料を堆積した後、上記レジスト層
を除去することにより、半導体ウエハ上の所定位置にオ
ーミック電極を形成する方法の改良に関するものであ
る。
【０００２】
【従来の技術】例えば、III−Ｖ族化合物半導体ウエハ
中に形成されるバイポーラトランジスタのエミッタ電極
等を、ウエハ上に形成する場合、標準的な電極材料であ
るＴｉ／Ｐｔ／Ａｕでは、Ｔｉが熱的に不安定であり、
III−Ｖ族半導体領域上ヘ優れたオーミック電極を形成
することが困難であるという問題点があった。このた
め、従来、III−Ｖ族化合物半導体ウエハ上へのオーミ
ック電極の形成には、高融点で熱的に安定な、タングス
テンナイトライド（ＷＮ）やモリブデンナイトライド
（ＭｏＮ）やチタンナイトライド（ＴｉＮ）等の高融点
金属窒化物、或いは、タングステンシリサイド（ＷＳ
ｉ）やモリブデンシリサイド（ＭｏＳｉ）やチタンシリ
サイド（ＴｉＳｉ）等の高融点金属ケイ化物等が用いら
れている。
中に形成されるバイポーラトランジスタのエミッタ電極
等を、ウエハ上に形成する場合、標準的な電極材料であ
るＴｉ／Ｐｔ／Ａｕでは、Ｔｉが熱的に不安定であり、
III−Ｖ族半導体領域上ヘ優れたオーミック電極を形成
することが困難であるという問題点があった。このた
め、従来、III−Ｖ族化合物半導体ウエハ上へのオーミ
ック電極の形成には、高融点で熱的に安定な、タングス
テンナイトライド（ＷＮ）やモリブデンナイトライド
（ＭｏＮ）やチタンナイトライド（ＴｉＮ）等の高融点
金属窒化物、或いは、タングステンシリサイド（ＷＳ
ｉ）やモリブデンシリサイド（ＭｏＳｉ）やチタンシリ
サイド（ＴｉＳｉ）等の高融点金属ケイ化物等が用いら
れている。
【０００３】図２は、従来の電極形成方法を示す図であ
る。
る。
【０００４】まず、その表面に絶縁層２２が形成された
III−Ｖ族化合物半導体ウエハ２１上にレジスト層２３
を形成する（図２（ａ））。
III−Ｖ族化合物半導体ウエハ２１上にレジスト層２３
を形成する（図２（ａ））。
【０００５】次いで、該レジスト層２３の電極形成部分
に開口部２４を形成した後、該レジスト層をマスクとし
て絶縁層２２のエッチングを行うことにより、絶縁層２
２にコンタクトホール２５を形成する（図２（ｂ））。
に開口部２４を形成した後、該レジスト層をマスクとし
て絶縁層２２のエッチングを行うことにより、絶縁層２
２にコンタクトホール２５を形成する（図２（ｂ））。
【０００６】その後、上記レジスト層２３を残存させた
状態で電極形成材料（ＷＮ等）を堆積した後、上記レジ
スト層２３を剥離することにより、ウエハ上の所定位置
に電極２６を形成する（図２（ｃ））。
状態で電極形成材料（ＷＮ等）を堆積した後、上記レジ
スト層２３を剥離することにより、ウエハ上の所定位置
に電極２６を形成する（図２（ｃ））。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来方法により形成した電極に於いては、しばしばオーミ
ック不良か発生し、コンタクト抵抗値が増大して（通常
のコンタクト抵抗が３×１０-7Ω・ｃｍ2であるのに対
し、１０-4Ω・ｃｍ2オーダに劣化）、歩留まりを低下
させるという問題点かあった。
来方法により形成した電極に於いては、しばしばオーミ
ック不良か発生し、コンタクト抵抗値が増大して（通常
のコンタクト抵抗が３×１０-7Ω・ｃｍ2であるのに対
し、１０-4Ω・ｃｍ2オーダに劣化）、歩留まりを低下
させるという問題点かあった。
【０００８】本発明者等は、かかる問題点を解決し、優
れたオーミック電極を安定に形成できる方法を得るべ
く、鋭意、実験を重ねた結果、絶縁層上に形成されたレ
ジスト層への電極形成用開口部の形成時に、ダミーの開
口部を形成し、その後、従来と同様の工程を進めること
により、オーミック不良の発生を著しく低減できること
を、過去に於いて見い出した。また、上記電極形成用開
口部とダミーの開口部の形成後、電極形成材料の堆積前
に、レジスト層が形成された半導体ウエハを真空中に保
持する工程を加えることにより、更に、コンタクト抵抗
値を低減できることを見い出した。
れたオーミック電極を安定に形成できる方法を得るべ
く、鋭意、実験を重ねた結果、絶縁層上に形成されたレ
ジスト層への電極形成用開口部の形成時に、ダミーの開
口部を形成し、その後、従来と同様の工程を進めること
により、オーミック不良の発生を著しく低減できること
を、過去に於いて見い出した。また、上記電極形成用開
口部とダミーの開口部の形成後、電極形成材料の堆積前
に、レジスト層が形成された半導体ウエハを真空中に保
持する工程を加えることにより、更に、コンタクト抵抗
値を低減できることを見い出した。
【０００９】そして、上記知見に基づきなされた発明
を、特願平８−７００２８号として出願した（出願日：
平成８年３月２６日）。
を、特願平８−７００２８号として出願した（出願日：
平成８年３月２６日）。
【００１０】すなわち、上記特願平８−７００２８号の
発明は、半導体ウエハ上にオーミック電極を形成する方
法であって、その表面に絶縁層が形成された半導体ウエ
ハ上にレジスト層を形成し、該レジスト層の電極形成部
分に開口部を形成した後、該レジスト層をマスクとして
エッチングを行うことにより、上記絶縁層にコンタクト
ホールを形成し、その後、上記レジスト層を残存させた
状態で電極形成用材料を堆積した後、上記レジスト層を
除去することにより、半導体ウエハ上の所定位置にオー
ミック電極を形成する方法に於いて、上記レジスト層へ
の電極形成用開口部の形成時にダミーの開口部を形成す
る構成としたことを特徴とするものである。また、上記
電極形成用開口部の面積（合計面積）と上記ダミー開口
部の面積（合計面積）の合計面積を、ウエハ面積の０．
５％以上としたことを特徴とするものである。さらに、
上記電極形成用開口部及びダミー開口部の形成後、上記
電極形成用材料の堆積前に、レジスト層が形成された上
記半導体ウエハを所定時間真空中に保持することを特徴
とするものである。
発明は、半導体ウエハ上にオーミック電極を形成する方
法であって、その表面に絶縁層が形成された半導体ウエ
ハ上にレジスト層を形成し、該レジスト層の電極形成部
分に開口部を形成した後、該レジスト層をマスクとして
エッチングを行うことにより、上記絶縁層にコンタクト
ホールを形成し、その後、上記レジスト層を残存させた
状態で電極形成用材料を堆積した後、上記レジスト層を
除去することにより、半導体ウエハ上の所定位置にオー
ミック電極を形成する方法に於いて、上記レジスト層へ
の電極形成用開口部の形成時にダミーの開口部を形成す
る構成としたことを特徴とするものである。また、上記
電極形成用開口部の面積（合計面積）と上記ダミー開口
部の面積（合計面積）の合計面積を、ウエハ面積の０．
５％以上としたことを特徴とするものである。さらに、
上記電極形成用開口部及びダミー開口部の形成後、上記
電極形成用材料の堆積前に、レジスト層が形成された上
記半導体ウエハを所定時間真空中に保持することを特徴
とするものである。
【００１１】上記特願平８−７００２８号の発明によ
り、良好なオーミック性をもつ電極を安定に形成できる
理由については、以下のように考えられる。すなわち、
レジスト層（絶縁層）の開口部面積比率（ウエハ内のレ
ジスト層開口部面積／ウエハ面積）を０．５％以上と大
きくすることで、レジストから出るガスが絶縁層開口部
のウエハ表面に吸着する量が減少し、また、成膜時に、
プラズマ（イオン、ラジカル）、電子等の絶縁層開口部
への集中度が低下するため、それらの影響を受けにくく
なるため、オーミック不良を起こすことなく、良好なオ
ーミック特性を持つ電極が安定に形成されるものと考え
られる。
り、良好なオーミック性をもつ電極を安定に形成できる
理由については、以下のように考えられる。すなわち、
レジスト層（絶縁層）の開口部面積比率（ウエハ内のレ
ジスト層開口部面積／ウエハ面積）を０．５％以上と大
きくすることで、レジストから出るガスが絶縁層開口部
のウエハ表面に吸着する量が減少し、また、成膜時に、
プラズマ（イオン、ラジカル）、電子等の絶縁層開口部
への集中度が低下するため、それらの影響を受けにくく
なるため、オーミック不良を起こすことなく、良好なオ
ーミック特性を持つ電極が安定に形成されるものと考え
られる。
【００１２】以下、上記特願平８−７００２８号の発明
について、図面を参照して説明する。
について、図面を参照して説明する。
【００１３】図３は、その工程図である。
【００１４】まず、III−Ｖ族化合物半導体ウエハ３１
（ＧａＡｓ系、最上層はＩｎＧａＡｓ層）上に絶縁層３
２を形成する（図３（ａ））。
（ＧａＡｓ系、最上層はＩｎＧａＡｓ層）上に絶縁層３
２を形成する（図３（ａ））。
【００１５】次いで、上記絶縁層３２上にレジスト層３
３を形成し、該レジスト層３３の電極形成部分に開口部
３４を形成する。このとき、同時に、電気的接続には全
く寄与しないダミーの開口部３５を形成する。このダミ
ー開口部３５は、グランド部等の余白領域部分に設け
る。また、電極形成用開口部の面積（ウエハ上に設けら
れる全電極形成用開口部の合計面積）とダミー開口部の
面積（全ダミー開口部の合計面積）の合計面積が、ウエ
ハ面積の０．５％以上となるように、ダミー開口部３５
を形成する。その後、レジスト層３３をマスクとして絶
縁層３２のエッチングを行い、コンタクトホール３６及
びダミーホール３７を形成する（図３（ｂ））。
３を形成し、該レジスト層３３の電極形成部分に開口部
３４を形成する。このとき、同時に、電気的接続には全
く寄与しないダミーの開口部３５を形成する。このダミ
ー開口部３５は、グランド部等の余白領域部分に設け
る。また、電極形成用開口部の面積（ウエハ上に設けら
れる全電極形成用開口部の合計面積）とダミー開口部の
面積（全ダミー開口部の合計面積）の合計面積が、ウエ
ハ面積の０．５％以上となるように、ダミー開口部３５
を形成する。その後、レジスト層３３をマスクとして絶
縁層３２のエッチングを行い、コンタクトホール３６及
びダミーホール３７を形成する（図３（ｂ））。
【００１６】この状態でウエハを６０分間真空中（１×
１０-5Ｐａ）に保持する。
１０-5Ｐａ）に保持する。
【００１７】次いで、図３（ｃ）に示すように、高融点
金属窒化物（例えば、タングステンナイトライド）、或
いは、高融点金属ケイ化物（タングステンシリサイド）
を、真空蒸着、スパッタリング、化学気相成長等の方法
により堆積する。これにより、半導体ウエハ３１上及び
レジスト層３３上に、上記材料から成る導体層３８が形
成される。
金属窒化物（例えば、タングステンナイトライド）、或
いは、高融点金属ケイ化物（タングステンシリサイド）
を、真空蒸着、スパッタリング、化学気相成長等の方法
により堆積する。これにより、半導体ウエハ３１上及び
レジスト層３３上に、上記材料から成る導体層３８が形
成される。
【００１８】次いで、レジスト剥離液を用いてレジスト
層３３を剥離する。これにより、エミッタ電極３９及び
ダミー電極４０が形成される（図３（ｄ））。
層３３を剥離する。これにより、エミッタ電極３９及び
ダミー電極４０が形成される（図３（ｄ））。
【００１９】さらに、図３（ｅ）に示すように、メサエ
ッチング工程、電極形成工程を経て、ベース電極４１、
コレクタ電極４２を形成し、バイポーラトランジスタを
形成する。
ッチング工程、電極形成工程を経て、ベース電極４１、
コレクタ電極４２を形成し、バイポーラトランジスタを
形成する。
【００２０】図４は、上記図３の工程に於いて、開口部
面積比率を種々変化させ（真空保持時間は６０分間）、
各場合に於けるコンタクト抵抗のバラツキと不良率とを
示したものである。ＴＬＭ（Transmission Line Mode
l）で用いた電極寸法は、Ｌ／Ｗ＝２／２０μｍ、スペ
ース幅は５〜２５μｍである。測定は、同図に示す測定
箇所に於いて５０箇所の測定を行った。また、不良率
は、コンタクト抵抗が１×１０-6Ω・ｃｍ2以上であっ
たものの割合である。図に示すように、ウエハ面内５０
箇所を評価した結果、面積比率が０．１％前後では、不
良率９５％となり、０．３％前後でも不良率９０％であ
るのに対し、０．５％を境として急激に不良率が低下
し、面積比率０．５％以上では安定した正常なコンタク
ト抵抗が得られている。これにより、開口部面積比率を
０．５％以上としているものである。
面積比率を種々変化させ（真空保持時間は６０分間）、
各場合に於けるコンタクト抵抗のバラツキと不良率とを
示したものである。ＴＬＭ（Transmission Line Mode
l）で用いた電極寸法は、Ｌ／Ｗ＝２／２０μｍ、スペ
ース幅は５〜２５μｍである。測定は、同図に示す測定
箇所に於いて５０箇所の測定を行った。また、不良率
は、コンタクト抵抗が１×１０-6Ω・ｃｍ2以上であっ
たものの割合である。図に示すように、ウエハ面内５０
箇所を評価した結果、面積比率が０．１％前後では、不
良率９５％となり、０．３％前後でも不良率９０％であ
るのに対し、０．５％を境として急激に不良率が低下
し、面積比率０．５％以上では安定した正常なコンタク
ト抵抗が得られている。これにより、開口部面積比率を
０．５％以上としているものである。
【００２１】また、図５は、上記図３の工程に於いて、
開口部面積比率を０．５％として、真空保持時間（真空
度：１×１０-5Ｐａ）を順次増加させた場合のコンタク
ト抵抗値の変化を示したものである。図に示すように、
真空保持の工程を設けない場合に於いても比較的満足で
きるコンタクト抵抗値か得られるが、真空保持時間の増
大に従って更にコンタクト抵抗値を低下させることがで
きる。これは、真空中保持によってレジスト中のガスが
放出されるためである。なお、真空度は１×１０-4Ｐａ
程度以上であればよい。
開口部面積比率を０．５％として、真空保持時間（真空
度：１×１０-5Ｐａ）を順次増加させた場合のコンタク
ト抵抗値の変化を示したものである。図に示すように、
真空保持の工程を設けない場合に於いても比較的満足で
きるコンタクト抵抗値か得られるが、真空保持時間の増
大に従って更にコンタクト抵抗値を低下させることがで
きる。これは、真空中保持によってレジスト中のガスが
放出されるためである。なお、真空度は１×１０-4Ｐａ
程度以上であればよい。
【００２２】上記特願平８−７００２８号の発明によ
り、オーミック不良の発生を著しく低減できる、半導体
ウエハ上への電極形成方法が提供されたものである。
り、オーミック不良の発生を著しく低減できる、半導体
ウエハ上への電極形成方法が提供されたものである。
【００２３】しかしながら、上記特願平８−７００２８
号の発明には、以下の問題点があることが判明した。す
なわち、上記特願平８−７００２８号の発明は、グラン
ド部等の余白領域部分が充分にある場合には有効な方法
であるが、チップサイズの縮小化により、そのような余
白領域部分の面積が小さくなってくると、充分な面積の
ダミー開口部を設けることができなくなり、その結果、
オーミック不良が発生し、歩留まりを低下させるという
問題点があることが判明した。
号の発明には、以下の問題点があることが判明した。す
なわち、上記特願平８−７００２８号の発明は、グラン
ド部等の余白領域部分が充分にある場合には有効な方法
であるが、チップサイズの縮小化により、そのような余
白領域部分の面積が小さくなってくると、充分な面積の
ダミー開口部を設けることができなくなり、その結果、
オーミック不良が発生し、歩留まりを低下させるという
問題点があることが判明した。
【００２４】本発明者は、かかる問題点を解決し、余白
領域部分の面積が小さくなった場合に於いても、優れた
オーミック電極を安定に形成できる方法を得るべく、鋭
意、実験・研究を重ねた結果、絶縁層上に形成されたレ
ジスト層への電極形成用開口部の形成時に、既に、前工
程に於いて電極が形成されている部分の全て又はその一
部にも、開口部を形成し、その後、従来と同様の工程を
進める構成とすることにより、オーミック不良の発生を
著しく低減できることを見い出した。
領域部分の面積が小さくなった場合に於いても、優れた
オーミック電極を安定に形成できる方法を得るべく、鋭
意、実験・研究を重ねた結果、絶縁層上に形成されたレ
ジスト層への電極形成用開口部の形成時に、既に、前工
程に於いて電極が形成されている部分の全て又はその一
部にも、開口部を形成し、その後、従来と同様の工程を
進める構成とすることにより、オーミック不良の発生を
著しく低減できることを見い出した。
【００２５】本発明は、かかる知見に基づきなされたも
のである。
のである。
【００２６】
【課題を解決するための手段】本発明の半導体ウエハ上
へのオーミック電極形成方法は、その表面に絶縁層が形
成された半導体ウエハ上にレジスト層を形成し、該レジ
スト層の電極形成部分に開口部を形成した後、該レジス
ト層をマスクとしてエッチングを行うことにより、上記
絶縁層にコンタクトホールを形成し、その後、上記レジ
スト層を残存させた状態で電極形成用材料を堆積した
後、上記レジスト層を除去することにより、半導体ウエ
ハ上の所定位置にオーミック電極を形成する方法に於い
て、上記レジスト層への電極形成用開口部の形成時に、
既に、前工程に於いて電極が形成されている部分のレジ
スト層部分の全部または一部にも上記開口部を形成する
構成としたことを特徴とするものである。
へのオーミック電極形成方法は、その表面に絶縁層が形
成された半導体ウエハ上にレジスト層を形成し、該レジ
スト層の電極形成部分に開口部を形成した後、該レジス
ト層をマスクとしてエッチングを行うことにより、上記
絶縁層にコンタクトホールを形成し、その後、上記レジ
スト層を残存させた状態で電極形成用材料を堆積した
後、上記レジスト層を除去することにより、半導体ウエ
ハ上の所定位置にオーミック電極を形成する方法に於い
て、上記レジスト層への電極形成用開口部の形成時に、
既に、前工程に於いて電極が形成されている部分のレジ
スト層部分の全部または一部にも上記開口部を形成する
構成としたことを特徴とするものである。
【００２７】また、上記オーミック電極を形成するとき
の上記レジスト層の開口部の合計面積が、ウエハ面積の
０．５％以上であることを特徴とするものである。
の上記レジスト層の開口部の合計面積が、ウエハ面積の
０．５％以上であることを特徴とするものである。
【００２８】更に、上記半導体ウエハがIII−Ｖ族化合
物半導体ウエハであり、上記電極形成材料がタングステ
ンナイトライドであることを特徴とするものである。
物半導体ウエハであり、上記電極形成材料がタングステ
ンナイトライドであることを特徴とするものである。
【００２９】本発明により、良好なオーミヅク性をもつ
電極を安定に形成できる理由については、以下のように
考えられる。すなわち、レジスト層（絶縁層）の開口部
面積比率（ウエハ内のレジスト層開口部面積／ウエハ面
積）を０．５％以上と大きくすることで、レジストから
出るガスが絶縁層開口部のウエハ表面に吸着する量が減
少し、また、成膜時に、プラズマ（イオン、ラジカ
ル）、電子等の絶縁層開口部への集中度が低下するた
め、それらの影響を受けにくくなるため、オーミック不
良を起こすことなく、良好なオーミック特性を持つ電極
が安定に形成されるものと考えられる。
電極を安定に形成できる理由については、以下のように
考えられる。すなわち、レジスト層（絶縁層）の開口部
面積比率（ウエハ内のレジスト層開口部面積／ウエハ面
積）を０．５％以上と大きくすることで、レジストから
出るガスが絶縁層開口部のウエハ表面に吸着する量が減
少し、また、成膜時に、プラズマ（イオン、ラジカ
ル）、電子等の絶縁層開口部への集中度が低下するた
め、それらの影響を受けにくくなるため、オーミック不
良を起こすことなく、良好なオーミック特性を持つ電極
が安定に形成されるものと考えられる。
【００３０】
【発明の実施の形態】以下、本発明の―実施形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００３１】図１は、本発明の一実施形態である電極形
成方法を示す工程図である。
成方法を示す工程図である。
【００３２】本実施形態は、III−Ｖ族化合物半導体ウ
エハ中に形成されるバイポーラトランジスタのエミッタ
電極の形成に於いて本発明を実施したものである。
エハ中に形成されるバイポーラトランジスタのエミッタ
電極の形成に於いて本発明を実施したものである。
【００３３】III−Ｖ族化合物半導体ウエハ中に形成さ
れるバイポーラトランジスタに於いては、エミッタ、ベ
ース及びコレクタの各電極が形成される下地かそれぞれ
異なるため、電極形成材料も、それぞれ異なるのが―般
的であり、したがって、その形成も、それぞれ別工程と
なっている。エミッタ電極は、例えば、タングステンナ
イトライド等により、また、ベース電極は、例えば、Ｐ
ｔ・Ｔｉ系村料により、更に、コレクタ電極は、例え
ば、Ａｕ・Ｇｅ・Ｎｉ系材科により形成される。
れるバイポーラトランジスタに於いては、エミッタ、ベ
ース及びコレクタの各電極が形成される下地かそれぞれ
異なるため、電極形成材料も、それぞれ異なるのが―般
的であり、したがって、その形成も、それぞれ別工程と
なっている。エミッタ電極は、例えば、タングステンナ
イトライド等により、また、ベース電極は、例えば、Ｐ
ｔ・Ｔｉ系村料により、更に、コレクタ電極は、例え
ば、Ａｕ・Ｇｅ・Ｎｉ系材科により形成される。
【００３４】バイポーラトランジスタの電極としては、
エミッタ電極の他に、コレクタ電極及びベース電極があ
るが、コレクタ電極及びベース電極形成時それぞれのレ
ジスト層開口部の合計面積は、通常、ウエハ面積の０．
５％以上であるため、本発明を使用しなくても、良好な
オーミック特性をもつ電極が安定に形成される。それに
対して、エミッタ電極形成時のレジスト層開口部の合計
面積は、通常、ウエハ面積の０．５％以下となるため、
本発明により、良好なオーミック特性をもつエミッタ電
極の形成を図っているものである。
エミッタ電極の他に、コレクタ電極及びベース電極があ
るが、コレクタ電極及びベース電極形成時それぞれのレ
ジスト層開口部の合計面積は、通常、ウエハ面積の０．
５％以上であるため、本発明を使用しなくても、良好な
オーミック特性をもつ電極が安定に形成される。それに
対して、エミッタ電極形成時のレジスト層開口部の合計
面積は、通常、ウエハ面積の０．５％以下となるため、
本発明により、良好なオーミック特性をもつエミッタ電
極の形成を図っているものである。
【００３５】まず、図１ （ａ）に示すIII−Ｖ族化合物
半導体ウエハ１（ＧａＡＳ系、最上層はＩｎＧａＡｓ
層）に、レジストをマスクにメサエッチングを施す（図
１（ｂ））。
半導体ウエハ１（ＧａＡＳ系、最上層はＩｎＧａＡｓ
層）に、レジストをマスクにメサエッチングを施す（図
１（ｂ））。
【００３６】次いで、メサエッチングされたIII−Ｖ族
化合物半導体ウエハ１上に絶縁層２を形成する。次い
で、選択的に形成されたレジストを用いて、半導体ウエ
ハ１のコレクタ領域、ベース領域が露出するように絶縁
層２を開口し、コレクタ電極３、及びベース電極４を形
成する（図１（ｃ））。なお、上記コレクタ電極３及び
ベース電極４は、形成材料が異なるため、それぞれ、別
工程にて形成されるものであり、また、それぞれの形成
は、その表面に絶縁層が形成された半導体ウエハ上にレ
ジスト層を形成し、該レジスト層の電極形成部分に開口
部を形成した後、該レジスト層をマスクとしてエッチン
グを行うことにより、上記絶縁層にコンタクトホールを
形成し、その後、上記レジスト層を残存させた状態で電
極形成用材料を堆積した後、上記レジスト層を除去する
ことにより、半導体ウエハ上の所定位置にオーミック電
極を形成する方法によって行われる。
化合物半導体ウエハ１上に絶縁層２を形成する。次い
で、選択的に形成されたレジストを用いて、半導体ウエ
ハ１のコレクタ領域、ベース領域が露出するように絶縁
層２を開口し、コレクタ電極３、及びベース電極４を形
成する（図１（ｃ））。なお、上記コレクタ電極３及び
ベース電極４は、形成材料が異なるため、それぞれ、別
工程にて形成されるものであり、また、それぞれの形成
は、その表面に絶縁層が形成された半導体ウエハ上にレ
ジスト層を形成し、該レジスト層の電極形成部分に開口
部を形成した後、該レジスト層をマスクとしてエッチン
グを行うことにより、上記絶縁層にコンタクトホールを
形成し、その後、上記レジスト層を残存させた状態で電
極形成用材料を堆積した後、上記レジスト層を除去する
ことにより、半導体ウエハ上の所定位置にオーミック電
極を形成する方法によって行われる。
【００３７】次いで、通常は、レジスト層５のエミッタ
電極形成部分にのみ選択的に開口部６を形成するところ
を、図１（ｃ）で形成されたべース電極部上及びコレク
タ電極部上にも併せて開口部７及び８を形成した後、レ
ジスト層５をマスクとして絶縁層２のエッチングを行う
ことにより、絶縁層２にエミッタ電極形成用のコンタク
トホールを形成する。その後、レジスト層５を残存させ
た状態で、真空蒸着、スパッタリング等の方法により、
高融点金属窒化物（例えば、タングステンナイトライ
ド）、或いは高融点金属ケイ化物（例えば、タングステ
ンシリサイド）を堆積する。これにより、半導体ウエハ
１上及びレジスト層５上に、上記材料から成る導体層９
が形成される（図１（ｄ））。
電極形成部分にのみ選択的に開口部６を形成するところ
を、図１（ｃ）で形成されたべース電極部上及びコレク
タ電極部上にも併せて開口部７及び８を形成した後、レ
ジスト層５をマスクとして絶縁層２のエッチングを行う
ことにより、絶縁層２にエミッタ電極形成用のコンタク
トホールを形成する。その後、レジスト層５を残存させ
た状態で、真空蒸着、スパッタリング等の方法により、
高融点金属窒化物（例えば、タングステンナイトライ
ド）、或いは高融点金属ケイ化物（例えば、タングステ
ンシリサイド）を堆積する。これにより、半導体ウエハ
１上及びレジスト層５上に、上記材料から成る導体層９
が形成される（図１（ｄ））。
【００３８】次いで、レジスト剥離液を用いてレジスト
層５を剥離する。これにより、エミッタ電極１０が形成
される。なお、該工程により、既に、前工程にて形成さ
れていたコレクタ電極３及びベース電極４上にも、上記
エミッタ電極形成材料から成る導体層１１及び１２が形
成されるが、電極が２層になるだけであり、何ら不都合
は生じない（図１（ｅ））。
層５を剥離する。これにより、エミッタ電極１０が形成
される。なお、該工程により、既に、前工程にて形成さ
れていたコレクタ電極３及びベース電極４上にも、上記
エミッタ電極形成材料から成る導体層１１及び１２が形
成されるが、電極が２層になるだけであり、何ら不都合
は生じない（図１（ｅ））。
【００３９】以上により、バイポーラトランジスタが形
成される。
成される。
【００４０】図６は、上記図１の工程に於いて、開口部
面積比率を種々変化させ、各場合に於けるコンタクト抵
抗のバラツキと不良率とを示したものである。ＴＬＭ
（Transmission Line Model）で用いた電極寸法は、Ｌ
／Ｗ＝２／２０μｍ、スペース幅は５〜２５μｍであ
る。測定は、同図に示す測定箇所に於いて５０箇所の測
定を行った。また、不良率は、コンタクト抵抗が１×１
０-6Ω・ｃｍ2以上であったものの割合である。
面積比率を種々変化させ、各場合に於けるコンタクト抵
抗のバラツキと不良率とを示したものである。ＴＬＭ
（Transmission Line Model）で用いた電極寸法は、Ｌ
／Ｗ＝２／２０μｍ、スペース幅は５〜２５μｍであ
る。測定は、同図に示す測定箇所に於いて５０箇所の測
定を行った。また、不良率は、コンタクト抵抗が１×１
０-6Ω・ｃｍ2以上であったものの割合である。
【００４１】図に示すように、ウエハ面内５０箇所を評
価した結果、面積比率が０．１％前後では、不良率９５
％となり、０．３％前後でも不良率９０％であるのに対
し、０．５％を境として急激に不良率が低下し、面積比
率０．５％以上では安定した正常なコンタクト抵抗が得
られている。これにより、開口部面積比率を０．５％以
上としているものである。
価した結果、面積比率が０．１％前後では、不良率９５
％となり、０．３％前後でも不良率９０％であるのに対
し、０．５％を境として急激に不良率が低下し、面積比
率０．５％以上では安定した正常なコンタクト抵抗が得
られている。これにより、開口部面積比率を０．５％以
上としているものである。
【００４２】なお、上記実施形態に於いては、通常は、
レジスト層５のエミッタ電極形成部分にのみ選択的に開
口部６を形成するところを、前工程で形成されたべース
電極部上及びコレクタ電極部上のすべての部分にも併せ
て開口部７及び８を形成する構成としているが、必ずし
も、前工程に於いて電極が形成されている部分のレジス
ト層部分の全部に開口部を形成する必要は無く、開口部
の合計面積が、ウエハ面積の０．５％以上になるなら
ば、前工程で形成されたべース電極部上及びコレクタ電
極部上の部分の一部に開口部７及び／又は８を形成する
構成としてもよい。 また、上記実施形態は、バイポー
ラトランジスタのエミッタ電極形成に於いて本発明を実
施したものであるが、ベース電極形成時、或いはコレク
タ電極形成時の開口部面積がウエハ面積の０．５％以下
となる場合は、ベース電極形成、或いはコレクタ電極形
成に於いても、本発明を有効に実施できることことは言
うまでもない。
レジスト層５のエミッタ電極形成部分にのみ選択的に開
口部６を形成するところを、前工程で形成されたべース
電極部上及びコレクタ電極部上のすべての部分にも併せ
て開口部７及び８を形成する構成としているが、必ずし
も、前工程に於いて電極が形成されている部分のレジス
ト層部分の全部に開口部を形成する必要は無く、開口部
の合計面積が、ウエハ面積の０．５％以上になるなら
ば、前工程で形成されたべース電極部上及びコレクタ電
極部上の部分の一部に開口部７及び／又は８を形成する
構成としてもよい。 また、上記実施形態は、バイポー
ラトランジスタのエミッタ電極形成に於いて本発明を実
施したものであるが、ベース電極形成時、或いはコレク
タ電極形成時の開口部面積がウエハ面積の０．５％以下
となる場合は、ベース電極形成、或いはコレクタ電極形
成に於いても、本発明を有効に実施できることことは言
うまでもない。
【００４３】更に、本発明は、バイポーラトランジスタ
の電極形成だけではなく、他の素子、例えば、ＭＯＳト
ランジスタ等の電極形成に於いても有効に実施できるも
のである。更に、半導体ウエハが、III−Ｖ族化合物半
導体ウエハの場合に限定されるものではなく、例えば、
Ｓｉ等のＩＶ族半導体ウエハ、或いはII−ＶＩ族化合物
半導体ウエハ等の場合に於いても有効に実施することか
できるものである。
の電極形成だけではなく、他の素子、例えば、ＭＯＳト
ランジスタ等の電極形成に於いても有効に実施できるも
のである。更に、半導体ウエハが、III−Ｖ族化合物半
導体ウエハの場合に限定されるものではなく、例えば、
Ｓｉ等のＩＶ族半導体ウエハ、或いはII−ＶＩ族化合物
半導体ウエハ等の場合に於いても有効に実施することか
できるものである。
【００４４】
【発明の効果】以上、詳細に説明したように、本発明の
半導体ウエハ上への電極形成方法は、半導体ウエハ上に
オーミック電極を形成する方法であって、その表面に絶
縁層が形成された半導体ウエハ上にレジスト層を形成
し、該レジスト層の電極形成部分に開口部を形成した
後、該レジスト層をマスクとしてエッチングを行うこと
により、上記絶縁層にコンタクトホールを形成し、その
後、上記レジスト層を残存させた状態で電極形成用材料
を堆積した後、上記レジスト層を除去することにより、
半導体ウエハ上の所定位置にオーミック電極を形成する
方法に於いて、上記レジスト層への電極形成用開口部の
形成時に、既に、前工程に於いて電極が形成されている
部分のレジスト層部分の全部または一部にも上記開口部
を形成する構成としたことを特徴とするものであり、ま
た、上記オーミック電極を形成するときのレジスト層の
開口部の合計面積が、ウエハ面積の０．５％以上である
ことを特徴とするものである。そして、かかる本発明の
電極形成方法によれば、チップサイズの縮小により、ダ
ミー開口部を形成する方法を有効に用いることかできな
い場合に於いても、良好なオーミック特性をもつ電極を
安定に形成することかできる極めて有用な電極形成方法
を提供することができるものである。
半導体ウエハ上への電極形成方法は、半導体ウエハ上に
オーミック電極を形成する方法であって、その表面に絶
縁層が形成された半導体ウエハ上にレジスト層を形成
し、該レジスト層の電極形成部分に開口部を形成した
後、該レジスト層をマスクとしてエッチングを行うこと
により、上記絶縁層にコンタクトホールを形成し、その
後、上記レジスト層を残存させた状態で電極形成用材料
を堆積した後、上記レジスト層を除去することにより、
半導体ウエハ上の所定位置にオーミック電極を形成する
方法に於いて、上記レジスト層への電極形成用開口部の
形成時に、既に、前工程に於いて電極が形成されている
部分のレジスト層部分の全部または一部にも上記開口部
を形成する構成としたことを特徴とするものであり、ま
た、上記オーミック電極を形成するときのレジスト層の
開口部の合計面積が、ウエハ面積の０．５％以上である
ことを特徴とするものである。そして、かかる本発明の
電極形成方法によれば、チップサイズの縮小により、ダ
ミー開口部を形成する方法を有効に用いることかできな
い場合に於いても、良好なオーミック特性をもつ電極を
安定に形成することかできる極めて有用な電極形成方法
を提供することができるものである。
【図１】本発明の一実施形態である電極形成方法を示す
工程図である。
工程図である。
【図２】従来の電極形成方法を示す工程図である。
【図３】先願に係る電極形成方法を示す工程図である。
【図４】先願に係る電極形成方法に於ける、コンタクト
抵抗と開口部との関係を示す図である。
抵抗と開口部との関係を示す図である。
【図５】先願に係る電極形成方法に於ける、コンタクト
抵抗と真空保持時間との関係を示す図である。
抵抗と真空保持時間との関係を示す図である。
【図６】本発明の一実施形態に於ける、コンタクト抵抗
と開口部との関係を示す図である。
と開口部との関係を示す図である。
１ III−Ｖ族化合物半導体ウエハ ２ 絶縁層 ５ レジスト層 ６、７、８ 開口部 １０ エミッタ電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 29/40
Claims (2)
- 【請求項１】 半導体ウエハ上にオーミック電極を形成
する方法であって、その表面に絶縁層が形成された半導
体ウエハ上にレジスト層を形成し、該レジスト層の電極
形成部分に開口部を形成した後、該レジスト層をマスク
としてエッチングを行うことにより、上記絶縁層にコン
タクトホールを形成し、その後、上記レジスト層を残存
させた状態で電極形成用材料を堆積した後、上記レジス
ト層を除去することにより、半導体ウエハ上の所定位置
にオーミック電極を形成する方法に於いて、 上記レジスト層への電極形成用開口部の形成時に、既
に、前工程に於いて電極が形成されている部分のレジス
ト層部分の全部または一部にも上記開口部を形成する構
成であって、 上記オーミック電極を形成するときの上記レジスト層の
開口部の合計面積が、ウエハ面積の０．５％以上である
ことを特徴とする、半導体ウエハ上への電極形成方法。 - 【請求項２】 上記半導体ウエハがIII−Ｖ族化合物半
導体ウエハであり、上記電極形成材料がタングステンナ
イトライドであることを特徴とする、請求項１に記載
の、半導体ウエハ上への電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06572997A JP3332326B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体ウエハ上への電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06572997A JP3332326B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体ウエハ上への電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261594A JPH10261594A (ja) | 1998-09-29 |
| JP3332326B2 true JP3332326B2 (ja) | 2002-10-07 |
Family
ID=13295411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06572997A Expired - Fee Related JP3332326B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体ウエハ上への電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332326B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379614B1 (ko) * | 2000-07-05 | 2003-04-10 | 한국과학기술원 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
-
1997
- 1997-03-19 JP JP06572997A patent/JP3332326B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10261594A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755035B2 (ja) | 多層配線形成法 | |
| EP0644583A1 (en) | Method for producing refractory metal gate electrode | |
| JPH1187695A (ja) | 半導体装置の製造方法 | |
| JP2664757B2 (ja) | 半導体装置の製造方法 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| JP3332326B2 (ja) | 半導体ウエハ上への電極形成方法 | |
| JP3193867B2 (ja) | 半導体ウェハ上への電極形成方法 | |
| US7344974B2 (en) | Metallization method of semiconductor device | |
| US7060583B2 (en) | Method for manufacturing a bipolar transistor having a polysilicon emitter | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| JP3170834B2 (ja) | 接続孔形成方法 | |
| KR100648740B1 (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| US20030222320A1 (en) | Prevention of defects in forming a metal silicide layer | |
| JP2503256B2 (ja) | パタ―ン形成方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0578181B2 (ja) | ||
| JPH07109829B2 (ja) | 半導体装置の製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JPH0653249A (ja) | 半導体装置の製造方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |