JP3393017B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3393017B2 JP3393017B2 JP22587196A JP22587196A JP3393017B2 JP 3393017 B2 JP3393017 B2 JP 3393017B2 JP 22587196 A JP22587196 A JP 22587196A JP 22587196 A JP22587196 A JP 22587196A JP 3393017 B2 JP3393017 B2 JP 3393017B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- film
- oxide
- platinum group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳＦＥＴなど
のＭＩＳ構造を有する半導体装置及びその製造方法に関
するものである。
のＭＩＳ構造を有する半導体装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】化合物半導体の電界効果トランジスタ
（ＦＥＴ）としては、主にゲート電極にショットキーバ
リアを使用するＭＥＳＦＥＴが使用されている。しかし
ながら、ショットキー素子は順バイアスで導通状態にな
るため振幅に制限が生じ、動作条件の自由度は小さい。
そのため、理論振幅を自由に設計でき、低消費電力のＣ
ＭＯＳ集積回路にも適用できる絶縁膜と半導体界面の電
気的特性を利用したＭＩＳ( Metal Insulator Semicond
uctor ）構造のＦＥＴ（ＭＩＳＦＥＴ）が注目されてい
る。
（ＦＥＴ）としては、主にゲート電極にショットキーバ
リアを使用するＭＥＳＦＥＴが使用されている。しかし
ながら、ショットキー素子は順バイアスで導通状態にな
るため振幅に制限が生じ、動作条件の自由度は小さい。
そのため、理論振幅を自由に設計でき、低消費電力のＣ
ＭＯＳ集積回路にも適用できる絶縁膜と半導体界面の電
気的特性を利用したＭＩＳ( Metal Insulator Semicond
uctor ）構造のＦＥＴ（ＭＩＳＦＥＴ）が注目されてい
る。
【０００３】上記従来のMISFETは、図５に示すように、
半絶縁性GaAs基板21上にｎ型GaAsのエピタキシャル層2
2、ゲート酸化膜23、ゲート電極24、ソース電極25及び
ドレイン電極26が形成された構造となっている。ゲート
酸化膜23の作成方法は、GaAsエピタキシャル層22の表面
を酸化してゲート酸化膜とする方法と、エピタキシャル
層22の表面にゲート酸化膜となる酸化膜や窒化膜を堆積
する堆積法とに大別される。前者の方法としては、エピ
タキシャル層22の表面を酸素雰囲気中で加熱する加熱酸
化法や陽極酸化法があり、後者の方法としては、エピタ
キシャル層22の表面にCVD 法によりAl203 膜やSiO2膜な
どを堆積する方法がある。
半絶縁性GaAs基板21上にｎ型GaAsのエピタキシャル層2
2、ゲート酸化膜23、ゲート電極24、ソース電極25及び
ドレイン電極26が形成された構造となっている。ゲート
酸化膜23の作成方法は、GaAsエピタキシャル層22の表面
を酸化してゲート酸化膜とする方法と、エピタキシャル
層22の表面にゲート酸化膜となる酸化膜や窒化膜を堆積
する堆積法とに大別される。前者の方法としては、エピ
タキシャル層22の表面を酸素雰囲気中で加熱する加熱酸
化法や陽極酸化法があり、後者の方法としては、エピタ
キシャル層22の表面にCVD 法によりAl203 膜やSiO2膜な
どを堆積する方法がある。
【０００４】
【発明が解決しようとする課題】化合物半導体層上にゲ
ート酸化膜を生成する方法は、上述の加熱酸化、陽極酸
化、堆積のいずれによる場合でも、化合物半導体と酸化
膜との界面に高密度の界面準位が形成されてしまい、電
気的特性が劣化するという問題がある。この界面準位の
形成による電気的特性の劣化は、図６に示す静電容量の
周波数依存性や、ＣーＶ曲線のヒステリシスとして観察
される。図６の実験データは、GaAsの表面に堆積法によ
り厚さ1000ÅのSi3N4 膜を形成したＭＩＳ構造について
報告された実験データである(Inst.Phys.Conf.Ser.NO.5
0:Chapter 4 pp280 〜286)。
ート酸化膜を生成する方法は、上述の加熱酸化、陽極酸
化、堆積のいずれによる場合でも、化合物半導体と酸化
膜との界面に高密度の界面準位が形成されてしまい、電
気的特性が劣化するという問題がある。この界面準位の
形成による電気的特性の劣化は、図６に示す静電容量の
周波数依存性や、ＣーＶ曲線のヒステリシスとして観察
される。図６の実験データは、GaAsの表面に堆積法によ
り厚さ1000ÅのSi3N4 膜を形成したＭＩＳ構造について
報告された実験データである(Inst.Phys.Conf.Ser.NO.5
0:Chapter 4 pp280 〜286)。
【０００５】特に、GaAsなどの化合物半導体の場合、蒸
気圧の高い一方の元素が他方の元素よりも多量に半導体
層の表面から外部に散逸し、化学量論性が崩れて物理的
性質が劣化するという問題もある。このような問題を回
避するため化合物半導体の酸化膜を低温で形成すると、
低温で形成した酸化膜は、酸やアルカリへの耐性が低か
ったり、蒸気圧が高く、高温の処理で構造や組成が変化
し易いなど安定性の点で問題がある。
気圧の高い一方の元素が他方の元素よりも多量に半導体
層の表面から外部に散逸し、化学量論性が崩れて物理的
性質が劣化するという問題もある。このような問題を回
避するため化合物半導体の酸化膜を低温で形成すると、
低温で形成した酸化膜は、酸やアルカリへの耐性が低か
ったり、蒸気圧が高く、高温の処理で構造や組成が変化
し易いなど安定性の点で問題がある。
【０００６】
【課題を解決するための手段】本発明に係わる半導体装
置は、半導体の層の表面に白金族元素の酸化物の還元に
よって形成された白金族元素を含む層と、この白金族元
素を含む層の直下に前記半導体の酸化によって形成され
た前記半導体の酸化物の層とを備えている。このような
構成の半導体装置は、半導体の層の表面に白金族元素の
酸化物の層を形成したのち、この半導体の層の表面を白
金族元素の酸化物の熱分解温度以上に加熱することによ
り、白金族元素の酸化物を還元して白金族元素を含む層
を形成すると共に、この白金族元素を含む層の直下の前
記半導体の層を酸化し、半導体の酸化物の層を形成する
ことにより製造される。
置は、半導体の層の表面に白金族元素の酸化物の還元に
よって形成された白金族元素を含む層と、この白金族元
素を含む層の直下に前記半導体の酸化によって形成され
た前記半導体の酸化物の層とを備えている。このような
構成の半導体装置は、半導体の層の表面に白金族元素の
酸化物の層を形成したのち、この半導体の層の表面を白
金族元素の酸化物の熱分解温度以上に加熱することによ
り、白金族元素の酸化物を還元して白金族元素を含む層
を形成すると共に、この白金族元素を含む層の直下の前
記半導体の層を酸化し、半導体の酸化物の層を形成する
ことにより製造される。
【０００７】
【発明の実施の形態】本発明の好適な実施の形態によれ
ば、半導体はGaAs、InGaAs又はInP などの化合物半導体
であり、この半導体の絶縁物の層はＭＩＳＦＥＴのゲー
ト絶縁膜であり、白金族元素の層はゲート電極の一部又
は全部を形成する。
ば、半導体はGaAs、InGaAs又はInP などの化合物半導体
であり、この半導体の絶縁物の層はＭＩＳＦＥＴのゲー
ト絶縁膜であり、白金族元素の層はゲート電極の一部又
は全部を形成する。
【０００８】
【実施例】図１は、本発明の一実施例のＭＩＳＦＥＴの
構成を示す断面図であり、１は半絶縁性のGaAs基板、２
はこのGaAs基板上にエピタキシャル成長によって形成さ
れたキャリア濃度が１×1017/cm3程度のｎ型GaAs層、３
はGaAs酸化膜で構成されるゲート酸化膜、４，５はそれ
ぞれ低抵抗のソース拡散層とドレイン拡散層、６はソー
ス電極、７はドレイン電極、８はゲート電極、９はパッ
シベーション膜である。
構成を示す断面図であり、１は半絶縁性のGaAs基板、２
はこのGaAs基板上にエピタキシャル成長によって形成さ
れたキャリア濃度が１×1017/cm3程度のｎ型GaAs層、３
はGaAs酸化膜で構成されるゲート酸化膜、４，５はそれ
ぞれ低抵抗のソース拡散層とドレイン拡散層、６はソー
ス電極、７はドレイン電極、８はゲート電極、９はパッ
シベーション膜である。
【０００９】このＭＩＳＦＥＴでは、ゲート電極８が下
部のルテニウム及びその酸化物が混在した（Ru/RuO2 ）
膜８ａと、その上に積層された金の膜８ｂから成り、下
部のRu/RuO2 の膜８ａの直下にGaAs酸化膜から成るゲー
ト酸化膜３が形成されている。なお、ゲート酸化膜３上
に形成されるゲート電極８はルテニウム酸化物が混在し
ないルテニウム膜と、その上に積層された金の膜であっ
てもよい。
部のルテニウム及びその酸化物が混在した（Ru/RuO2 ）
膜８ａと、その上に積層された金の膜８ｂから成り、下
部のRu/RuO2 の膜８ａの直下にGaAs酸化膜から成るゲー
ト酸化膜３が形成されている。なお、ゲート酸化膜３上
に形成されるゲート電極８はルテニウム酸化物が混在し
ないルテニウム膜と、その上に積層された金の膜であっ
てもよい。
【００１０】図２は、図１に示した本発明の一実施例の
ＭＩＳＦＥＴのゲート部分のＭＩＳ構造の電気的特性を
評価するために製造したＭＩＳダイオードの製造方法を
示す断面図である。まず、 (Ａ) に示すように、ｎ+ Ga
As基板１１上に、クロライドVPE 法により、１×1015cm
ー3 の濃度の Si をドープした 5μｍの厚みのｎ型GaAs
のエピタキシャル層１２を成長させる。
ＭＩＳＦＥＴのゲート部分のＭＩＳ構造の電気的特性を
評価するために製造したＭＩＳダイオードの製造方法を
示す断面図である。まず、 (Ａ) に示すように、ｎ+ Ga
As基板１１上に、クロライドVPE 法により、１×1015cm
ー3 の濃度の Si をドープした 5μｍの厚みのｎ型GaAs
のエピタキシャル層１２を成長させる。
【００１１】次に、（Ｂ）に示すように、DCマグネトロ
ンスパッタ装置を使用して、50％の酸素（O2）と50％の
アルゴン（Ar）の混合ガス中で、ルテニウム(Ru)のター
ゲットを用いて、500Wの電力で、1000Åの酸化ルテニウ
ム（RuO2）膜１３’をエピタキシャル層１２の上部に形
成する。
ンスパッタ装置を使用して、50％の酸素（O2）と50％の
アルゴン（Ar）の混合ガス中で、ルテニウム(Ru)のター
ゲットを用いて、500Wの電力で、1000Åの酸化ルテニウ
ム（RuO2）膜１３’をエピタキシャル層１２の上部に形
成する。
【００１２】続いて、（Ｃ）に示すように、Rapid Ther
mal Anealing ( RTA )装置を用いて窒素(N2)雰囲気中で
10秒間にわたって、試料を 900o C に保つという熱処理
を行う。この熱処理により、RuO2膜１３’の内部ではRu
と酸素とが分離し、RuO2の少なくとも一部が還元され、
RuO2とRuとが混在するか又はRuのみを含む膜１３に変化
する。以下では、このような膜１３をルテニウムを含む
膜１３と称する。これと同時に、分離した酸素がｎ型Ga
Asのエピタキシャル層１２の表面に侵入し、そこにGaAs
の酸化膜１４を形成する。
mal Anealing ( RTA )装置を用いて窒素(N2)雰囲気中で
10秒間にわたって、試料を 900o C に保つという熱処理
を行う。この熱処理により、RuO2膜１３’の内部ではRu
と酸素とが分離し、RuO2の少なくとも一部が還元され、
RuO2とRuとが混在するか又はRuのみを含む膜１３に変化
する。以下では、このような膜１３をルテニウムを含む
膜１３と称する。これと同時に、分離した酸素がｎ型Ga
Asのエピタキシャル層１２の表面に侵入し、そこにGaAs
の酸化膜１４を形成する。
【００１３】この 900o C という熱処理温度はGaAs半導
体結晶にとってはかなりの高温ではあるが、GaAsエピタ
キシャル層１２の表面がルテニウムを含む膜１３によっ
て塞がれているため、蒸気圧の高い砒素元素であっても
このルテニウムを含む膜１３を通して外部に散逸するこ
とができず、ガリウム元素との間の化学量論的関係が保
たれる。
体結晶にとってはかなりの高温ではあるが、GaAsエピタ
キシャル層１２の表面がルテニウムを含む膜１３によっ
て塞がれているため、蒸気圧の高い砒素元素であっても
このルテニウムを含む膜１３を通して外部に散逸するこ
とができず、ガリウム元素との間の化学量論的関係が保
たれる。
【００１４】次に、（Ｄ）に示すように、ルテニウムを
含む膜１３上に直径 400μｍのドット状のAu薄膜から成
るマスク１５を形成し、このマスク１５を用いて逆スパ
ッタによりルテニウムを含む膜１３の外周部の不要な部
分を除去する。最後に、ｎ+GaAs基板１の裏面にAuGeNi/
Au を素材とする裏面電極１６を形成することにより、
評価用のＭＩＳダイオードが完成する。
含む膜１３上に直径 400μｍのドット状のAu薄膜から成
るマスク１５を形成し、このマスク１５を用いて逆スパ
ッタによりルテニウムを含む膜１３の外周部の不要な部
分を除去する。最後に、ｎ+GaAs基板１の裏面にAuGeNi/
Au を素材とする裏面電極１６を形成することにより、
評価用のＭＩＳダイオードが完成する。
【００１０】図３は、上記製造方法に従って製造した評
価用のＭＩＳダイオードの蓄積容量の周波数分散特性の
実験データを示している。10KHz から 1MHz までの周波
数範囲において、このＭＩＳダイオードの蓄積容量の周
波数分散は、図６に示した従来のＭＩＳＦＥＴに比べて
かなり小さい。
価用のＭＩＳダイオードの蓄積容量の周波数分散特性の
実験データを示している。10KHz から 1MHz までの周波
数範囲において、このＭＩＳダイオードの蓄積容量の周
波数分散は、図６に示した従来のＭＩＳＦＥＴに比べて
かなり小さい。
【００１６】図４は、上記製造方法に従って製造したＭ
ＩＳダイオードのヒステリシス特性の実験データを示し
ている。このシステリシス特性は、バイアス電圧を増加
させながら１ MHzの周波数で静電容量の値を測定し、次
にバイアス電圧を減少させながら１ MHzの周波数で静電
容量値を測定して得た実験データである。このＭＩＳダ
イオードでは、システリシスが殆ど生じないことが判
る。図３と図４の実験データから、本実施例の評価用Ｍ
ＩＳダイオードは、酸化膜と半導体との界面の準位密度
が従来のものに比べて大幅に低減され、これに伴い電気
的特性が大幅に改良されていることが判る。
ＩＳダイオードのヒステリシス特性の実験データを示し
ている。このシステリシス特性は、バイアス電圧を増加
させながら１ MHzの周波数で静電容量の値を測定し、次
にバイアス電圧を減少させながら１ MHzの周波数で静電
容量値を測定して得た実験データである。このＭＩＳダ
イオードでは、システリシスが殆ど生じないことが判
る。図３と図４の実験データから、本実施例の評価用Ｍ
ＩＳダイオードは、酸化膜と半導体との界面の準位密度
が従来のものに比べて大幅に低減され、これに伴い電気
的特性が大幅に改良されていることが判る。
【００１７】なお、図１に示した構造のＭＩＳＦＥＴの
製造に際しては、図２に示したＭＩＳダイオードの製造
工程の最終工程（Ｄ）を、いずれも周知のソース、ドレ
イン拡散層４，５及びソース，ドレイン電極６、７の製
造工程で置き換えればよい。これらソース／ドレイン拡
散領域と各電極の製造は、周知のフォトリソグラフィの
手法を利用したマスクやレジスト層の形成や、これらマ
スクやレジストを利用した選択的エッチングや成膜や、
イオン注入や、熱拡散など周知の適宜な手法の組合せに
よって容易に実現できる。
製造に際しては、図２に示したＭＩＳダイオードの製造
工程の最終工程（Ｄ）を、いずれも周知のソース、ドレ
イン拡散層４，５及びソース，ドレイン電極６、７の製
造工程で置き換えればよい。これらソース／ドレイン拡
散領域と各電極の製造は、周知のフォトリソグラフィの
手法を利用したマスクやレジスト層の形成や、これらマ
スクやレジストを利用した選択的エッチングや成膜や、
イオン注入や、熱拡散など周知の適宜な手法の組合せに
よって容易に実現できる。
【００１８】上記実施例では、RuO2膜１３’をリアクテ
ィブ・スパッタ法によって形成する方法を例示した。し
かしながら、Ru(DPM)3を原料としてMOCVD 法を適用する
ことによりこのRuO2膜１３’を生成することも可能であ
り、この場合、エピタキシャル層１２の表面に与える損
傷を低減できる。
ィブ・スパッタ法によって形成する方法を例示した。し
かしながら、Ru(DPM)3を原料としてMOCVD 法を適用する
ことによりこのRuO2膜１３’を生成することも可能であ
り、この場合、エピタキシャル層１２の表面に与える損
傷を低減できる。
【００１９】また、RuO2膜１３’をルテニウムを含む膜
１３に変化させる構成を例示した。これは、RuO2の導電
率がRuと大差ないため、RuO2とRuとが混在する膜をゲー
ト電極の一部として利用することができるからである。
この点は、他の白金族元素の酸化物についてもほぼ同様
である。しかしながら、RuO2の厚みによって半導体の酸
化膜の形成に必要な酸素の総量を制御し、これによって
半導体の酸化膜の厚みを制御するような場合などには、
RuO2膜１３’を完全に還元しRuのみを含む膜とする構成
とすることもできる。
１３に変化させる構成を例示した。これは、RuO2の導電
率がRuと大差ないため、RuO2とRuとが混在する膜をゲー
ト電極の一部として利用することができるからである。
この点は、他の白金族元素の酸化物についてもほぼ同様
である。しかしながら、RuO2の厚みによって半導体の酸
化膜の形成に必要な酸素の総量を制御し、これによって
半導体の酸化膜の厚みを制御するような場合などには、
RuO2膜１３’を完全に還元しRuのみを含む膜とする構成
とすることもできる。
【００２０】白金族系金属としてルテニウム(Ru)を使用
する構成を例示した。しかしながら、白金族系金属とし
て白金(Pt)を使用して半導体のエピタキシャル層の表面
にその酸化物のPtO2膜を形成した場合、RuO2膜の場合よ
りも低い500 o C 〜600 o Cの温度で熱処理を行うこと
によりその直下に半導体の酸化膜を形成することが可能
であり、熱処理に伴う半導体基板やエピタキシャル層の
損傷を軽減できる。
する構成を例示した。しかしながら、白金族系金属とし
て白金(Pt)を使用して半導体のエピタキシャル層の表面
にその酸化物のPtO2膜を形成した場合、RuO2膜の場合よ
りも低い500 o C 〜600 o Cの温度で熱処理を行うこと
によりその直下に半導体の酸化膜を形成することが可能
であり、熱処理に伴う半導体基板やエピタキシャル層の
損傷を軽減できる。
【００２１】さらに、RuやPtの酸化物はRuO2やPtO2に限
らず、RuO やPtO の構造式で表されるような酸化物であ
ってもよい。同様に、Rh,Os,Ir等の白金族元素(M) の酸
化物(MOx) の膜を半導体層上に形成し、その直下に半導
体層の酸化膜を形成する構成とすることもできる。ま
た、必要に応じて、白金族元素の酸化物の層中に他の物
質を混在させる構成とすることもできる。
らず、RuO やPtO の構造式で表されるような酸化物であ
ってもよい。同様に、Rh,Os,Ir等の白金族元素(M) の酸
化物(MOx) の膜を半導体層上に形成し、その直下に半導
体層の酸化膜を形成する構成とすることもできる。ま
た、必要に応じて、白金族元素の酸化物の層中に他の物
質を混在させる構成とすることもできる。
【００２２】また、上記実施例では、GaAsのエピタキシ
ャル層上に酸化膜を形成する場合を例示した。しかしな
がら、GaAsのエピタキシャル層ではなく基板上に酸化膜
を形成したり、あるいは、InP やInGaAsなどGaAs以外の
化合物半導体、さらには、Siなどの化合物半導体以外の
半導体結晶や多結晶上に酸化膜を形成する場合について
も本発明を適用できる。このとき、白金族元素に比べて
半導体層の方が酸化物を生成し易い白金族元素の酸化物
の膜及び半導体層の組合せを選択する必要がある。
ャル層上に酸化膜を形成する場合を例示した。しかしな
がら、GaAsのエピタキシャル層ではなく基板上に酸化膜
を形成したり、あるいは、InP やInGaAsなどGaAs以外の
化合物半導体、さらには、Siなどの化合物半導体以外の
半導体結晶や多結晶上に酸化膜を形成する場合について
も本発明を適用できる。このとき、白金族元素に比べて
半導体層の方が酸化物を生成し易い白金族元素の酸化物
の膜及び半導体層の組合せを選択する必要がある。
【００２３】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置は、半導体の層の表面に白金族元素の酸化物の
層を形成したのち加熱することにより白金族元素を含む
層の直下にゲート酸化膜などの半導体の酸化物の層を形
成する構成であるから、GaAsなどの化合物半導体につい
ても化学量論性を損なうことなく高温の熱処理が適用で
き、実験データによって示したように電気特性の点で
も、また酸やアリカリへの耐性や安定性など化学的性質
の点でも良質の酸化膜が形成できるという効果が奏され
る。従って、このような酸化膜を用いたＭＩＳ構造を備
えた半導体装置の電気的特性は良好となる。
導体装置は、半導体の層の表面に白金族元素の酸化物の
層を形成したのち加熱することにより白金族元素を含む
層の直下にゲート酸化膜などの半導体の酸化物の層を形
成する構成であるから、GaAsなどの化合物半導体につい
ても化学量論性を損なうことなく高温の熱処理が適用で
き、実験データによって示したように電気特性の点で
も、また酸やアリカリへの耐性や安定性など化学的性質
の点でも良質の酸化膜が形成できるという効果が奏され
る。従って、このような酸化膜を用いたＭＩＳ構造を備
えた半導体装置の電気的特性は良好となる。
【００２４】また、本発明の半導体装置は、酸化物でも
金属単体と同様の導電性を有する白金族元素を使用する
構成であるから、装置の電極などを構成する白金族元素
を含む層は金属単体から成っていても酸化物が混在され
ていてもよく、製造上の自由度が増すという利点もあ
る。
金属単体と同様の導電性を有する白金族元素を使用する
構成であるから、装置の電極などを構成する白金族元素
を含む層は金属単体から成っていても酸化物が混在され
ていてもよく、製造上の自由度が増すという利点もあ
る。
【図１】本発明の一実施例のＭＩＳＦＥＴの構成を示す
断面図である。
断面図である。
【図２】上記ＭＩＳＦＥＴのゲート部分を評価するため
のＭＩＳダイオードの製造方法を示す工程図である。
のＭＩＳダイオードの製造方法を示す工程図である。
【図３】上記ＭＩＳダイオードの電気特性の実験データ
である。
である。
【図４】上記ＭＩＳダイオードの電気特性の実験データ
である。
である。
【図５】従来のＭＩＳＦＥＴの構成を示す断面図であ
る。
る。
【図６】従来のＭＩＳＦＥＴの電気特性を示す実験デー
タである。
タである。
1,11 GaAs基板
2,12 GaAsエピタキシャル層
3,14 GaAs酸化膜から成るゲート酸化膜
4 ソース拡散層
5 ドレイン拡散層
8 ゲート電極
8a Ru／RuO2膜
8b,15 金膜
13 ルテニウムを含む膜
13’ Ru02膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
Claims (4)
- 【請求項１】半導体の層の表面に、白金族元素の酸化物
を還元して形成した白金族元素を含む層と、この白金族
元素を含む層の直下に、前記半導体の層を酸化して形成
した半導体の酸化物の層とを備えたことを特徴とする半
導体装置。 - 【請求項２】 請求項１において、 前記半導体装置は、 前記白金族元素を含む層をゲート電極の一部又は全部と
し、前記半導体の酸化物の層をゲート酸化膜とすること
を特徴とする半導体装置。 - 【請求項３】半導体の層の表面に白金族元素の酸化物を
含む層を形成する工程と、 この半導体の層の表面を、前記白金族元素の酸化物の熱
分解温度以上に加熱することにより、前記白金族元素の
酸化物を還元して白金族元素を含む層を形成すると共
に、この白金族元素を含む層の直下の前記半導体の層を
酸化し、前記半導体の酸化物の層を形成する工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３において、 前記白金族元素を含む層によってゲート電極の一部又は
全部が形成され、前記半導体の酸化物の層によってゲー
ト酸化膜が形成されることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22587196A JP3393017B2 (ja) | 1996-08-08 | 1996-08-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22587196A JP3393017B2 (ja) | 1996-08-08 | 1996-08-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056175A JPH1056175A (ja) | 1998-02-24 |
| JP3393017B2 true JP3393017B2 (ja) | 2003-04-07 |
Family
ID=16836166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22587196A Expired - Fee Related JP3393017B2 (ja) | 1996-08-08 | 1996-08-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393017B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046004A (ja) * | 2001-07-27 | 2003-02-14 | New Japan Radio Co Ltd | Ｓｉｍｉｓ型トランジスタおよびその製造方法 |
-
1996
- 1996-08-08 JP JP22587196A patent/JP3393017B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1056175A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US6627473B1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
| US7262446B2 (en) | Semiconductor device and process for production thereof | |
| US20040241947A1 (en) | Process for semiconductor device fabrication in which a insulating layer is formed on a semiconductor substrate | |
| CN101960605A (zh) | 半导体基板、半导体装置、及半导体装置的制造方法 | |
| JP4751498B2 (ja) | 半導体三端子装置 | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| JP2009059946A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH08241983A (ja) | 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法 | |
| US5362658A (en) | Method for producing semiconductor device | |
| JP2001156179A (ja) | 化合物半導体集積回路の製造方法 | |
| JP3393017B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936393A (ja) | ショットキー接合を有する半導体装置の製造方法 | |
| JPH08186249A (ja) | 半導体装置及びその製造方法 | |
| JPH11330378A (ja) | 半導体装置 | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| US5273937A (en) | Metal semiconductor device and method for producing the same | |
| JPH0523497B2 (ja) | ||
| JPH02238672A (ja) | 強誘電体メモリ | |
| JPS59181673A (ja) | 半導体装置 | |
| US20030042502A1 (en) | Heterojunction field effect transistor and manufacturing method therefor | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05259435A (ja) | 化合物半導体装置 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0763095B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |