JPS59181673A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59181673A
JPS59181673A JP5584083A JP5584083A JPS59181673A JP S59181673 A JPS59181673 A JP S59181673A JP 5584083 A JP5584083 A JP 5584083A JP 5584083 A JP5584083 A JP 5584083A JP S59181673 A JPS59181673 A JP S59181673A
Authority
JP
Japan
Prior art keywords
layer
gallium arsenide
region
film
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5584083A
Other languages
English (en)
Other versions
JPH0472383B2 (ja
Inventor
Masahiko Takigawa
正彦 滝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5584083A priority Critical patent/JPS59181673A/ja
Publication of JPS59181673A publication Critical patent/JPS59181673A/ja
Publication of JPH0472383B2 publication Critical patent/JPH0472383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本うc明は半導体装置の改良に関する。特に、アンドー
プのガリウムヒ素(i −Qa As )層とn型のア
ルミニウムガリウムヒ素(n −AI GaAs ) 
層トの界面に沿ってアンドープのガリウムヒ素(i −
QaAs )層中に発生滞留する電子群(以下二次元電
子ガスという。)、を導電媒体として利用する半導体装
置の改良に関する。
(2)技術の背景 ガリウムヒ素(GaAs)とアルミニウムガリウムヒ素
(A、I GaAs )のように、電子親和力が大きく
相違する2種の半導体のへテロ接合界面に扼生滞留する
二次元電子ガスは、いづれの半導体層によっても拘束さ
れないため移動度(μ)が大きく、特に低温において不
純物散乱の影響を受けにくいので、特に低温において移
動度(μ)が非常に大きくなる特徴があり、この二次元
電子ガスを導電媒体として利用する半導体装置(以下選
択ドープヘテロ接合トランジスタという。)は、特に低
温ニおいて動作速度が極めて太き(なる特徴がある。
二次元電子ガスを発生させる半導体の組み合わせは多数
存在するが、本光明はガリ ラム ヒ素(QaAs)と
アルミニウムガリウムヒ素(AIGaAs)との組み合
わせよりなる選択ドープヘテロ接合トランジスタの改良
である。
(3)従来技術と問題点 従来技術における、n型アルミニウムガリウムヒ素(n
 −AI GaAs ) ・ガリウムヒ素(GaAs)
系の選択ドープヘテロ接合トランジスタにおいては、チ
ャンネル上の領域(ソース電極とトレイン電極とに挟ま
れた領域)に不可避的に存在する表面準位の影響により
、(イ)ゲート電極からのリーク電流の先生、喧)ゲー
ト電極電位の経時的変化に起因する、電界効果の経時的
不安定、換言すれば、n型のアルミニウムカリウムヒ素
(n−AIGaA、s) 層とアンドープのガリウムヒ
素(i −QaAj )層とのへテロ接合界面近傍に先
生する電界効果の経時的変化に起因する二次元電子カス
の面渥度の経時的変化、(ハ)伝達コンダクタンス(g
in)の周波数分散、(ニ)低周波雑音の先生等の諸問
題が認められる。
これらの問題を解決するため、チャンネル上の領域は二
酸化シリコン(Si02)膜、窒化アルミニウム(AI
N’)膜等の保護膜力≦形成さオ’Lる力く、この保護
膜の形成以前に先生してし)る表tfu ’j’ (立
(こもとづく影響に対しては保護効果力Sなく、」二5
己せる諸問題の有効な解決とはなりえなシA0そのため
、チャンネル上の領域に表面準位力3発生しな(\IE
’ 4Rl’゛−プヘテロ接合トランソスタの開先力1
 y7ま第1て01こ。
(4)釦明の目的 本几明の目的はこの要請(ここたえること(こあ1つ、
77 ドープ(Dif ’J ’7 ムヒ素(i −C
iaAs ) jiJJ二(こ■]型のアルミニウムカ
リウムヒ素Cロー−’\+にaAs)Iビjが形成され
てなる層構造を有し、こ3 tらのIIのへテロ界面に
先生滞留する二次元電子カスを!5(η又媒体とする半
導体装置にお(、zて、チャンネル上の領域において表
面準位が存在しな(、z uiA j:i 4本装置を
l]店供することにある。
(5)先明の(イ4成 本元明の描成は、アンドープの力゛’ IJウムヒ素(
i −Ga As )層上にn型のアルミニウムノア1
ノウムヒ素(n −Al (3aAs )層が形成され
、この1]バ足のアルミニウムカリウムヒ”X (n 
−AI GaAs) li上にソース電極とトレイン電
極とが形成され、このソース電極とトレイン電極とに挟
まれるチャンネル上の領域において上記のn型のアルミ
ニウムカリウムヒX (n −At GaAs )層上
にアンドープの高抵抗アルミニウムカリウムヒ素(i−
AIGaAs)層が形成され、このアンドープの高抵抗
アルミニウムガリウムヒ素(i −At Ga As 
)層上にゲート電極が形成されてなる半導体装置にある
そして、上記の栴成において、n型のアルミニウムカリ
ウムヒ素(n −A、l GaAs )層上に、ケート
領域を除き、n型のガリウムヒ素(n −GaAs )
層が形成されていると、ソース電極・ドレイン電極のオ
ーム接触が実現しやすく、かつ、伝達コンダクタンス(
g +n )が大きくされ、更に有利である。
換言すれば、不党明は、上記せる界面準位にもとづく欠
点が先生しやすいチャンネル上の領域(ソース電極とド
レイン電極とに挾まれた領域)において、n型のアルミ
ニウムカリウム ヒ素(n −A、l Ga As )
層上に界面準位をともなうことなく良好な結晶状態で高
抵抗のアルミニウムガI」ウムヒ素(A I GaAg
)層を1呆護膜として形成してお(こととしたものであ
る。
この高抵抗の保護膜を形成する方法は、特許請求の範囲
第1項に記載した、段差を有しないti’i福造におい
ては、むしろ容易である。しかし、特許請求の範囲第2
項に記載した、最上層の11型のガリウムヒ素(n −
GaAs )層がゲート領域におしAで除去されてリセ
スとされている場合は、このリセス形&のためのエツチ
ング工程完了後にあらためて高抵抗のアルミニウムカリ
ウムヒ素(A、I 0(I−A、s)層を成長させる必
要があるため、2回成長が前提となり、従来、結晶状態
の良好な高抵抗アルシミニウムガリウムヒ素(A I 
Ga As)層の形成は田菓1Lと考えられていた。
、ところが、アルシン(As l−13)−’とトリメ
チルアルミニウム ( Ga ( CH3) 3)  との混合物を反応物
質としてなすMOCVD法を使用して、ガリウムヒ素(
 (ja A s )層上にアンドープのアルミニウム
カリ ウムヒ 素(’  A、l (xaAs ) 1
Bijを形成したところ、他めて良好でその界面に界面
準位の存在しf、iい層形成が可能であることが確認さ
れ、特許請求の範囲第2項に記載した構造の半1;v体
装置の製造が可能であることが確認された。第1図は、
上記のMU CV J)法ニヨって形成されたアルミニ
ウムガリウムヒ素(AI GaA、s) 1I−i/カ
リウムヒ素(GaAs) ’4 ノC−V特性曲線であ
り、図より明らかなようにヒステリンス特性は殆んど認
められず、界面準位が存在しないことが認められる。
(6)先明の実施例 以下、図面を参照しつつ、本5し明の一芙施例に係る半
導体装置について更に説明する。
第2図参照 半絶縁性力リウムヒA、(GaAs)基板1上に、MB
 E法を使用して、厚さ1μIll程度のアンドープの
ガリウムヒ素(GaAs)層2と、厚さが400 A程
度であり2 X 101″/ cm3程度にn型の不純
物を含有するアルミニウムガリウムヒg (n −At
 GaAs )層3と、厚さが400 、A程度であり
2 X 10 /can程度にn型の不純物を含有する
ガリ)クムヒ素(11−Ga As )層4とを、つづ
けて形成する。
第3図参照 フォトレジスト膜5を全面に形成した後、フォトリソグ
ラフィー法を使用して、ゲート領域のリセス形成予定領
域からフォトレジスト膜5を除去してエツチング用マス
クを形成する。その後、四塩化炭素(eel、、 )を
使用してn型のガリウムヒ’7L (n −GaA−s
 )層4をエツチング除去する。
第4図参照 使用済みのフォトレジスト膜5を溶解除去した後、光明
の構成の項に」二記せるM U CV i)法、2使用
して、アンドープのアルミニウムガリウムヒ素(AIG
aAs) JV 6を厚さ5.000 A程度にjし成
する。
この層6の抵抗は非常(こ大き(なり、上毘せるとおり
、j※3との界面に界面準位は先生しない。
第5図参照 フォトリソグラフィー法と四塩化炭素(eel4)を使
用してなす化学エツチング法とを使用してソース電極形
成予定領域とドレイ7電極形成予定餉域とから、アンド
ープのアルミニウムガリウムヒ素(A I GaA、s
 )層6を除去した後、この領域に金・ゲルマニウム/
金(Au @ Ge / Act)の二重層を蒸着また
はスパッタ形成して、ソース電極7とドレイン電極8と
を形成する。
第6図参照 ゲート電極形成予定領域以外を7オトレシスト膜(図示
せず)をもって覆い、水(H2O)と過酸化水素水(H
2O2)とフッ酸との混合液を使用して、アンドープの
アルミニウムガリウムヒ素(At GaAs)層6の厚
さをゲート電極形成予定領域において300八程度まで
減少する。つづいて、リフトオフ法を使用してこの領域
にアルミニウム(At)膜を3.0OOA程度の厚さに
形成してゲート電極9を形成する。各電極に配線ボンデ
ィングをなした後、全面に窒化アルミニウム(AIN 
)膜10を保護膜として形成する。
以上の工程をもって製造された半導体装置においては、
チャンネル上の領域(ソース電極とドレイン電極とに挟
ま4tだ領域)は、その界面に界面準位を有しない高抵
抗アルミニウムガリウムヒ素(At GaAs )層を
もって覆われているので、(イ)ゲート電極からのリー
ク電流の発生は有効に防止され、(ロ)電界効果が経時
的に変化せず安定であり、結果的に二次元電子ガスの面
濃度が安定しており、(ハ)伝達コンダクタンス(g+
n)の周波数分散はなく、(ニ)低周波雑音の光生も低
減される。
(力発明の効果 以上枳明せるとおり、本先明によれば、アンドープのガ
リウムヒ素(i −Ga As )層上にn型のアルミ
ニウムガリウムヒ素(n −A I Ga As)層が
形成されてなるN構造を有し、これらの層のへテロ界面
に兄生滞留する二次元電子ガスを導電媒体とする半導体
装置において、チャンネル上の領域において表面準位が
存在しない半導体装置を提供することができる。
【図面の簡単な説明】
第1図は、M OCV D法を使用してガリウムヒ素層
上に形成されたアルミニウムガリウムヒ素層と上記のガ
リウムヒ素層との界面状態を確認するだめのC−V特性
曲線である。第2図乃至第6図は、本兄明の一実施例に
係る半導体装置の主要製造工程完了後の基板断面図であ
る。 1・・・・・・基板、2・・・・・・アンドープのガリ
ウムヒ素層、3・・・・・・n型のアルミニウムガリウ
ムヒ素層、4・・・・・・n型のガリウムヒ素層、5・
・・・・・フォトレジスト膜、6・・・・・・アンドー
プの高抵抗アルミニウムガリウムヒ素層、7・・・・・
・ソース電極、8・・・・・・ドレイン電極、9・・・
・・・ゲート電極、10・・・・・・保護膜。

Claims (1)

    【特許請求の範囲】
  1. (1)アンドープのカリウムヒ素層上にn型のアルミニ
    ウムガリウムヒ素層が形成され、該n型のアルミニウム
    ガリウムヒ素層上にソース電極とドレイン電極とが形成
    され、該ソース電極と該ドレイン電極とに挟まれる領域
    において前記n型のアルミニウムガリウムヒ素層上にア
    ンドープのアルミニウムガリウムヒ素層が形成され、該
    アンドープのアルミニウムガリウムヒ素層上にゲート電
    極が形成されてなる半導体装置。 f2) 前記n型のアルミニウムガリウムヒ素層上に°
      は、ゲート領域を除き、n型のガリウムヒ素層が形
    成されてなる、特許請求の範囲第1項記載の半導体装置
JP5584083A 1983-03-31 1983-03-31 半導体装置 Granted JPS59181673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5584083A JPS59181673A (ja) 1983-03-31 1983-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5584083A JPS59181673A (ja) 1983-03-31 1983-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JPS59181673A true JPS59181673A (ja) 1984-10-16
JPH0472383B2 JPH0472383B2 (ja) 1992-11-18

Family

ID=13010192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5584083A Granted JPS59181673A (ja) 1983-03-31 1983-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS59181673A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185042A (ja) * 1989-01-11 1990-07-19 Nec Corp 電界効果トランジスタ及びその製造方法
JPH08115925A (ja) * 1994-10-13 1996-05-07 Nec Corp 電界効果型トランジスタ及びその製造方法
US6144049A (en) * 1997-02-05 2000-11-07 Nec Corporation Field effect transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128070A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Field-effect transistor
JPS58147158A (ja) * 1982-02-26 1983-09-01 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128070A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Field-effect transistor
JPS58147158A (ja) * 1982-02-26 1983-09-01 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185042A (ja) * 1989-01-11 1990-07-19 Nec Corp 電界効果トランジスタ及びその製造方法
JPH08115925A (ja) * 1994-10-13 1996-05-07 Nec Corp 電界効果型トランジスタ及びその製造方法
US6144049A (en) * 1997-02-05 2000-11-07 Nec Corporation Field effect transistor
US6184547B1 (en) 1997-02-05 2001-02-06 Nec Corporation Field effect transistor and method of fabricating the same
US6448119B1 (en) 1997-02-05 2002-09-10 Nec Corporation Field effect transistor and method of fabricating the same

Also Published As

Publication number Publication date
JPH0472383B2 (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
JP3716906B2 (ja) 電界効果トランジスタ
JPS6353710B2 (ja)
JP3377022B2 (ja) ヘテロ接合型電界効果トランジスタの製造方法
JP2689057B2 (ja) 静電誘導型半導体装置
JPS59181673A (ja) 半導体装置
JP3368449B2 (ja) 半導体装置及びその製造方法
JPS61147577A (ja) 相補型半導体装置
JP2701583B2 (ja) トンネルトランジスタ及びその製造方法
JPH0523497B2 (ja)
JPH08264760A (ja) ヘテロ接合電界効果型トランジスタとその製造方法
JP3256941B2 (ja) 化合物半導体の表面処理方法
JP3343194B2 (ja) ヘテロ接合型電界効果トランジスタとその製造方法
JPH0194676A (ja) 半導体装置及びその製造方法
JPS62200771A (ja) 半導体装置とその製造方法
JPS6115375A (ja) ヘテロ接合電界効果トランジスタ
JPS6357946B2 (ja)
JPH02237040A (ja) 半導体装置
JPH02188930A (ja) 電界効果型トランジスタおよびその製造方法
JP2817726B2 (ja) トンネルトランジスタ及びその製造方法
JP3383057B2 (ja) 半導体装置
JP2002100640A (ja) 電界効果型化合物半導体装置
JPH05283439A (ja) 半導体装置
JPH03179782A (ja) 電界効果型トランジスタ
JP3153560B2 (ja) 半導体装置の製造方法
JPH05235057A (ja) 半導体装置