JPH02185042A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH02185042A JPH02185042A JP517189A JP517189A JPH02185042A JP H02185042 A JPH02185042 A JP H02185042A JP 517189 A JP517189 A JP 517189A JP 517189 A JP517189 A JP 517189A JP H02185042 A JPH02185042 A JP H02185042A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- semiconductor layer
- ohmic electrodes
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 20
- 239000010408 film Substances 0.000 description 17
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロ波及びミリ波の波長領域に於て動作す
る電界効果トランジスタの構造及びその製造方法に関す
るものである。
る電界効果トランジスタの構造及びその製造方法に関す
るものである。
（従来の技術）
マイクロ波及びミリ波の波長領域に於て動作する電界効
果トランジスタに於ける雑音指数は次に示すフクイの式
（Ｆｕｋｕｉ’ｓ ｅｑ、）でも良く知られているよう
にソース抵抗、ゲートルソース間容量、相互コンダクタ
ンス、ゲート抵抗等に大きく依存する。
果トランジスタに於ける雑音指数は次に示すフクイの式
（Ｆｕｋｕｉ’ｓ ｅｑ、）でも良く知られているよう
にソース抵抗、ゲートルソース間容量、相互コンダクタ
ンス、ゲート抵抗等に大きく依存する。
Ｆ＝１ ＋ ２ｎ−Ｋｆ−ｆ−Ｃｇｓ ＋ ｇ ｇ
ｒｎこの式でＦは雑音指数、Ｋｆはフイツテング定数、
ｆは動作周波数、Ｃｐはゲートルソース間容量、Ｒｇは
ゲート抵抗、馬はソース抵抗、ｇｍは相互コンダクタン
スをそれぞれ表している。ここで特にソース抵抗は真性
相互コンダクタンスにも影響を与えるため重要と言える
。通常のＭＥＳＦＥＴや選択ドープ構造ＦＥＴに於ては
ソース抵抗を低減させることを意図してゲートの位置を
可能な限りソース電極に近づける努力がなされている。
ｒｎこの式でＦは雑音指数、Ｋｆはフイツテング定数、
ｆは動作周波数、Ｃｐはゲートルソース間容量、Ｒｇは
ゲート抵抗、馬はソース抵抗、ｇｍは相互コンダクタン
スをそれぞれ表している。ここで特にソース抵抗は真性
相互コンダクタンスにも影響を与えるため重要と言える
。通常のＭＥＳＦＥＴや選択ドープ構造ＦＥＴに於ては
ソース抵抗を低減させることを意図してゲートの位置を
可能な限りソース電極に近づける努力がなされている。
ＭＥＳＦＥＴに関してはこのソース抵抗を低減させる別
の方法としてユナイテッド・スティソ・パテント（Ｕｎ
ｉｔｅｄ ５ｔａｔｅｓ Ｐａｔｅｎｔ）の第４．７２
７．４０４号（ＰａｔｅｎｔＮｕｍｂｅｒ ４．７２７
．４０４）にボッコン・ギボツド（Ｂｏｃｃｏｎ−Ｇｉ
ｂｏｄ）が提案しているような方法がある。第４図にこ
の提案されているＦＥＴの要部切断面図を示す。通常の
ＭＥＳＦＥＴの構造に加えて、ソース電極〜ゲート電極
間及びドレイン電極〜ゲート電極間に誘電体層を形成し
、該誘電体層上に金属膜を形成している。該金属膜はソ
ース電極及びドレイン電極と電気的に接触している。高
周波動作時に於ては金属膜と能動層の間のキャパシタを
通してソース電極からゲート下に電子が流れ込むので実
質上のソース抵抗成分は減少する。
の方法としてユナイテッド・スティソ・パテント（Ｕｎ
ｉｔｅｄ ５ｔａｔｅｓ Ｐａｔｅｎｔ）の第４．７２
７．４０４号（ＰａｔｅｎｔＮｕｍｂｅｒ ４．７２７
．４０４）にボッコン・ギボツド（Ｂｏｃｃｏｎ−Ｇｉ
ｂｏｄ）が提案しているような方法がある。第４図にこ
の提案されているＦＥＴの要部切断面図を示す。通常の
ＭＥＳＦＥＴの構造に加えて、ソース電極〜ゲート電極
間及びドレイン電極〜ゲート電極間に誘電体層を形成し
、該誘電体層上に金属膜を形成している。該金属膜はソ
ース電極及びドレイン電極と電気的に接触している。高
周波動作時に於ては金属膜と能動層の間のキャパシタを
通してソース電極からゲート下に電子が流れ込むので実
質上のソース抵抗成分は減少する。
（発明が解決しようとする問題点）
従来の例に示したようなソース、ドレイン、ゲートの３
端子電界効果トランジスタに於ては、ソースルゲート間
の２次元平面での距離がトランジスタのソース抵抗を大
きく左右する。これはＭＥＳＦＥＴのみならず、２次元
電子ガス層をチャネル層とした選択ドープ構造２次元電
子ガス電界効果トランジスタに於ても共通の問題点と言
える。ソース抵抗は電界効果トランジスタの動作上に於
ける雑音指数をはじめとする諸々の特性に大きく反映す
るパラメータである。従って通常はこのソース抵抗の低
減を意図してオーミック電極間の距離を小さくし、且つ
ゲートの形成位置を可能な限りソース電極に近づける努
力がなされている。しかしこれは半導体装置作製プロセ
ス上の制約から限界があり、しかもプロセスの条件設定
が歩留りを大きく左右する。従来の技術で示したボッコ
ン・ギボッドによる発明はこの問題点を解決するために
考えられたものである。しかし誘電体を用いるため充分
な誘電率が得られず問題点の解決に充分寄与していない
。又誘電体層を形成する際、界面状態の制御に注意しな
いとチャネル層表面にチャネル電子のトラップが起こっ
てしまう可能性がある。
端子電界効果トランジスタに於ては、ソースルゲート間
の２次元平面での距離がトランジスタのソース抵抗を大
きく左右する。これはＭＥＳＦＥＴのみならず、２次元
電子ガス層をチャネル層とした選択ドープ構造２次元電
子ガス電界効果トランジスタに於ても共通の問題点と言
える。ソース抵抗は電界効果トランジスタの動作上に於
ける雑音指数をはじめとする諸々の特性に大きく反映す
るパラメータである。従って通常はこのソース抵抗の低
減を意図してオーミック電極間の距離を小さくし、且つ
ゲートの形成位置を可能な限りソース電極に近づける努
力がなされている。しかしこれは半導体装置作製プロセ
ス上の制約から限界があり、しかもプロセスの条件設定
が歩留りを大きく左右する。従来の技術で示したボッコ
ン・ギボッドによる発明はこの問題点を解決するために
考えられたものである。しかし誘電体を用いるため充分
な誘電率が得られず問題点の解決に充分寄与していない
。又誘電体層を形成する際、界面状態の制御に注意しな
いとチャネル層表面にチャネル電子のトラップが起こっ
てしまう可能性がある。
（問題点を解決するための手段）
本発明は以上述べたような問題点を解決する新規な構造
の半導体装置である。この半導体装置は、半絶縁性半導
体基板上に活性層が設けられており、該活性層上の２箇
所にソース電極及びドレイン電極に相当するオーミック
電極を有し該オーミック電極間の所望の箇所にショット
キー型のゲート電極を有しているような電界効果トラン
ジスタに於て、前記２つのオーミック電極と前記ゲート
電極の間の前記活性層上に前記活性層に比べ電子親和力
の小なる不純物無添加半導体層を形成し、該半導体層上
に前記ゲート電極とは接触せずにかつ前記２つのオーミ
ック電極と電気的に接触しているような金属膜を有する
ことを特徴とする。
の半導体装置である。この半導体装置は、半絶縁性半導
体基板上に活性層が設けられており、該活性層上の２箇
所にソース電極及びドレイン電極に相当するオーミック
電極を有し該オーミック電極間の所望の箇所にショット
キー型のゲート電極を有しているような電界効果トラン
ジスタに於て、前記２つのオーミック電極と前記ゲート
電極の間の前記活性層上に前記活性層に比べ電子親和力
の小なる不純物無添加半導体層を形成し、該半導体層上
に前記ゲート電極とは接触せずにかつ前記２つのオーミ
ック電極と電気的に接触しているような金属膜を有する
ことを特徴とする。
又、このような半導体を製造する方法は、半絶縁性半導
体基板上に前記半絶縁性半導体基板と格子整合するよう
な不純物添加半導体層を成長させ、続いて該不純物添加
半導体層上に該不純物添加半導体層に比べ電子親和力の
小なる不純物無添加半導体層を成長させる工程と、該不
純物添加半導体層の所望の箇所をエツチングし、前記不
純物添加半導体表面を露呈させ、オーミック電極を形成
する工程と、該オーミック電極及び前記不純物無添加半
導体層上に金属膜を形成する工程と、前記オーミック電
極間の所望の位置に於て、前記金属膜及び前記不純物無
添加半導体層を順次エツチングし、前記不純物添加半導
体層表面を露呈させゲート電極を形成する工程とを備え
てなることを特徴とする特 （作用） 本発明における表面金属膜は、該金属膜下の不純物無添
加半導体層を介してウェハ表面活性層とキャパシタを形
成する。本発明のようにオーミック電極と前記金属膜を
接触させている場合には、金属膜とチャネルは抵抗成分
と共にキャパシタ成分を並列にした構造であるといえる
。従って直流に対しては確かに金属膜すなわちオーミッ
クとウェハ表面活性層は抵抗を介した関係であるが、高
周波動作時には電流オーミックからキャパシタを通じて
チャネル層へ流れ込むことになり、前記不純物無添加半
導体層弁したインピーダンスは実質上減少することとな
る。チャネル層に比べ電子親和力の小なる不純物無添加
半導体層を用いた本発明は、従来技術で示した誘電体を
用いている場合に比べ、高い誘電率をもつことから、動
作周波数が上昇するほどこの効果は大きくなり、従って
ゲートルソース間インピーダンスは大幅に減少すること
になる。これは高周波数特性、すなわち遮断周波数の向
上や高周波利得、雑音指数の向上に反映する。第３図に
本発明の半導体装置の等節回路を示す。図中のＣＤ、Ｃ
８の２つのキャパシタ成分により本発明の電界効果トラ
ンジスタの高性能が期待できる。
体基板上に前記半絶縁性半導体基板と格子整合するよう
な不純物添加半導体層を成長させ、続いて該不純物添加
半導体層上に該不純物添加半導体層に比べ電子親和力の
小なる不純物無添加半導体層を成長させる工程と、該不
純物添加半導体層の所望の箇所をエツチングし、前記不
純物添加半導体表面を露呈させ、オーミック電極を形成
する工程と、該オーミック電極及び前記不純物無添加半
導体層上に金属膜を形成する工程と、前記オーミック電
極間の所望の位置に於て、前記金属膜及び前記不純物無
添加半導体層を順次エツチングし、前記不純物添加半導
体層表面を露呈させゲート電極を形成する工程とを備え
てなることを特徴とする特 （作用） 本発明における表面金属膜は、該金属膜下の不純物無添
加半導体層を介してウェハ表面活性層とキャパシタを形
成する。本発明のようにオーミック電極と前記金属膜を
接触させている場合には、金属膜とチャネルは抵抗成分
と共にキャパシタ成分を並列にした構造であるといえる
。従って直流に対しては確かに金属膜すなわちオーミッ
クとウェハ表面活性層は抵抗を介した関係であるが、高
周波動作時には電流オーミックからキャパシタを通じて
チャネル層へ流れ込むことになり、前記不純物無添加半
導体層弁したインピーダンスは実質上減少することとな
る。チャネル層に比べ電子親和力の小なる不純物無添加
半導体層を用いた本発明は、従来技術で示した誘電体を
用いている場合に比べ、高い誘電率をもつことから、動
作周波数が上昇するほどこの効果は大きくなり、従って
ゲートルソース間インピーダンスは大幅に減少すること
になる。これは高周波数特性、すなわち遮断周波数の向
上や高周波利得、雑音指数の向上に反映する。第３図に
本発明の半導体装置の等節回路を示す。図中のＣＤ、Ｃ
８の２つのキャパシタ成分により本発明の電界効果トラ
ンジスタの高性能が期待できる。
（実施例）
本発明の実施例を図面を参照しながら詳細に説明する。
第１図に本発明の半導体装置の構造をあられす要部切断
面構造を示す。半絶縁性半導体基板上に同種類の不純物
無添加半導体層、例えば半絶縁性ＧａＡｓ基板１１上に
不純物無添加ＧａＡｓ層１２を成長させ、続いてチャネ
ル層に相当する半導体層例えばｎ型にドープされたＧａ
Ａｓ層１３を成長し、該ＧａＡｓ層１３上に、該ＧａＡ
ｓ層とはへテロ接合を有するような電子親和力の小さな
不純物無添加半導体層例えば不純物無添加ＡｌＧａＡｓ
層１４を順次積層成長させ、該不純物無添加ＡｌＧａＡ
ｓ層１４の特定箇所に前記ｎ型ＧａＡｓ層１３の表面が
露呈するような窓が開口され、オーミック電極１６．１
７が形成されている。オーミック電極の間にはオーミッ
ク部分と同様の不純物無添加ＡｌＧａＡｓ層１４に開口
部が形成されており、その開口部にショットキー型のゲ
ート電極１８が形成されている。不純物無添加ＡｌＧａ
Ａｓ層１４上にはゲート電極１８には接触せずにオーミ
ック電極１６．１７には接触しているような金属膜１５
が形成されている。
面構造を示す。半絶縁性半導体基板上に同種類の不純物
無添加半導体層、例えば半絶縁性ＧａＡｓ基板１１上に
不純物無添加ＧａＡｓ層１２を成長させ、続いてチャネ
ル層に相当する半導体層例えばｎ型にドープされたＧａ
Ａｓ層１３を成長し、該ＧａＡｓ層１３上に、該ＧａＡ
ｓ層とはへテロ接合を有するような電子親和力の小さな
不純物無添加半導体層例えば不純物無添加ＡｌＧａＡｓ
層１４を順次積層成長させ、該不純物無添加ＡｌＧａＡ
ｓ層１４の特定箇所に前記ｎ型ＧａＡｓ層１３の表面が
露呈するような窓が開口され、オーミック電極１６．１
７が形成されている。オーミック電極の間にはオーミッ
ク部分と同様の不純物無添加ＡｌＧａＡｓ層１４に開口
部が形成されており、その開口部にショットキー型のゲ
ート電極１８が形成されている。不純物無添加ＡｌＧａ
Ａｓ層１４上にはゲート電極１８には接触せずにオーミ
ック電極１６．１７には接触しているような金属膜１５
が形成されている。
次に本発明の電界効果トランジスタ製造方法を図を用い
て説明する。第２（ａ）〜θ）図はその概略図である。
て説明する。第２（ａ）〜θ）図はその概略図である。
半絶縁性半導体基板例えば半絶縁性ＧａＡｓ基板上３１
に不純物無添加ＧａＡｓ層３２、不純物添加ＧａＡｓ層
３３、不純物無添加ＧａＡｓ層３４、不純物無添加Ａｌ
ＧａＡｓ層３４を順次分子線エピタキシー法（ＭＢＥ法
）あるいは有機金属気相成長法（ＭＯＣＶＤ法）等の結
晶成長法により成長させる。この電界効果トランジスタ
の活性層は不純物添加ＧａＡｓ層３３に相当する。
に不純物無添加ＧａＡｓ層３２、不純物添加ＧａＡｓ層
３３、不純物無添加ＧａＡｓ層３４、不純物無添加Ａｌ
ＧａＡｓ層３４を順次分子線エピタキシー法（ＭＢＥ法
）あるいは有機金属気相成長法（ＭＯＣＶＤ法）等の結
晶成長法により成長させる。この電界効果トランジスタ
の活性層は不純物添加ＧａＡｓ層３３に相当する。
続いて前記不純物無添加ＡｌＧａＡｓ層３４をレジスト
３５を用いて所望の箇所に開口し、不純物添加ＧａＡｓ
層３３の表面を露呈させ、リフトオフ法を用いてオーミ
ック金属例えばＡｕ／Ｎｉ／ＡｕＧｅの蒸着を行う。蒸
着後は高温熱処理アロイによりオーミック金属の共晶化
を行いオーミック電極３６．３７の形成を行う。次にオ
ーミック電極３６．３７及び不純物無添加ＡｌＧａＡｓ
層３４上に金属膜例えばＡｕ／Ｐｔ／Ｔｉの薄膜層３８
を蒸着形成する。続いてオーミック電極間の所望の位置
にレジスト３９を用いてゲート位置に開ロバターンを形
成し、例えばイオンミリングまたは反応性イオンエツチ
ング（ＲＩＥ）により金属膜層３８及び不純物無添加Ａ
ｌＧａＡｓ層３４の途中までのエツチングを行つ。
３５を用いて所望の箇所に開口し、不純物添加ＧａＡｓ
層３３の表面を露呈させ、リフトオフ法を用いてオーミ
ック金属例えばＡｕ／Ｎｉ／ＡｕＧｅの蒸着を行う。蒸
着後は高温熱処理アロイによりオーミック金属の共晶化
を行いオーミック電極３６．３７の形成を行う。次にオ
ーミック電極３６．３７及び不純物無添加ＡｌＧａＡｓ
層３４上に金属膜例えばＡｕ／Ｐｔ／Ｔｉの薄膜層３８
を蒸着形成する。続いてオーミック電極間の所望の位置
にレジスト３９を用いてゲート位置に開ロバターンを形
成し、例えばイオンミリングまたは反応性イオンエツチ
ング（ＲＩＥ）により金属膜層３８及び不純物無添加Ａ
ｌＧａＡｓ層３４の途中までのエツチングを行つ。
続いて酸と過酸化水素と水の混合液を用いたウェットエ
ツチング、あるいは反応性イオンエツチングによる開口
部における残りの不純物無添加ＡｌＧａＡｓ層３４をチ
ャネルに相当する不純物添加ＧａＡｓ層３３表面が現れ
るまでエツチングする。続いてＧａＡｓ層をエツチング
するためのエッチャント例えば硫酸と過酸化水素と水の
混合液により表面の不純物添加ＧａＡｓ層３３をエツチ
ングすることによりリセスを形成する。リセス形成後は
リフトオフ法によりゲート金属例えばＡｌ／Ｔｉあるい
はＡｕ／Ｐｔ／Ｔｉ等の金属を用いてショットキーゲー
ト電極４０を形成する。
ツチング、あるいは反応性イオンエツチングによる開口
部における残りの不純物無添加ＡｌＧａＡｓ層３４をチ
ャネルに相当する不純物添加ＧａＡｓ層３３表面が現れ
るまでエツチングする。続いてＧａＡｓ層をエツチング
するためのエッチャント例えば硫酸と過酸化水素と水の
混合液により表面の不純物添加ＧａＡｓ層３３をエツチ
ングすることによりリセスを形成する。リセス形成後は
リフトオフ法によりゲート金属例えばＡｌ／Ｔｉあるい
はＡｕ／Ｐｔ／Ｔｉ等の金属を用いてショットキーゲー
ト電極４０を形成する。
以上で本発明の電界効果トランジスタ製造工程は完了す
る。
る。
尚、本発明の実施例は特定の材料、特定の値を用いて説
明したがこれは理解を容易にするためのものであり、他
のＩＩＩ −Ｖ族化合物半導体はＩｎＧａＡｓ、ＩｎＰ
系もとよりＩＩ−Ｖｌ族、■族なとでも良い。また、例
えばオーミック金属やゲート金属金属膜等を構成する材
料についても他の材料で構わない。
明したがこれは理解を容易にするためのものであり、他
のＩＩＩ −Ｖ族化合物半導体はＩｎＧａＡｓ、ＩｎＰ
系もとよりＩＩ−Ｖｌ族、■族なとでも良い。また、例
えばオーミック金属やゲート金属金属膜等を構成する材
料についても他の材料で構わない。
（発明の効果）
本発明により電界効果トランジスタに於て高周波動作に
大きく影響するソース抵抗成分を大幅に削減することが
出来る。この効果に大きく貢献しているのはゲートルオ
ーミック間に於けるチャネル上の不純物無添加半導体層
及び該不純物無添加半導体層上の金属薄膜層である。該
金属薄膜層がオーミック電極と導通を取っており尚且つ
、前記不純物無添加半導体層を介してチャネル層とキャ
パシタを構成していることから高周波動作時に於ける実
質的なソースルゲート間のインピーダンスは減少するこ
とになり、従ってこの構造の電界効果トランジスタでは
優れた高周波特性が期待できる。又本発明の電界効果ト
ランジスタ製造方法により前記の構造の電界効果トラン
ジスタは容易に製造することが可能となる。
大きく影響するソース抵抗成分を大幅に削減することが
出来る。この効果に大きく貢献しているのはゲートルオ
ーミック間に於けるチャネル上の不純物無添加半導体層
及び該不純物無添加半導体層上の金属薄膜層である。該
金属薄膜層がオーミック電極と導通を取っており尚且つ
、前記不純物無添加半導体層を介してチャネル層とキャ
パシタを構成していることから高周波動作時に於ける実
質的なソースルゲート間のインピーダンスは減少するこ
とになり、従ってこの構造の電界効果トランジスタでは
優れた高周波特性が期待できる。又本発明の電界効果ト
ランジスタ製造方法により前記の構造の電界効果トラン
ジスタは容易に製造することが可能となる。
第１図は本発明による電界効果トランジスタの要部切断
面図、第２図（ａ）〜θ）は本発明による電界効果トラ
ンジスタ製造法を示す工程図、第３図は本発明の電界効
果トランジスタの等価回路を示す図、第４図はソース抵
抗の低減を狙った電界効果トランジスタ構造の一従来例
を示す図である。 １１・、・半絶縁性ＧａＡｓ基板、 １２・・・不純物無添加ＧａＡｓ層、 １３・・・不純物添加ＧａＡｓ層、 １４・３．不純物無添加ＡｌＧａＡｓ層、１５・・・金
属膜、１６・・・ソース、１７・・・ドレイン、１８・
・・ゲート３１・・・半絶縁性ＧａＡｓ基板、 ３２・・・不純物無添加ＧａＡｓ層、 ３３・・・不純物添加ＧａＡｓ層、 ３４・・・不純物無添加ＡｌＧａＡｓ層、３５・・・レ
ジスト、３６・・・ソース、３７０１．ドレイン、３８
・・・金属膜、３９・・・レジスト、４０ゲート、 ４１・・・半絶縁性基板、４２・・・能動層、４３・・
・誘電体層、４４・・・電極、４５・・・金属膜、４６
・・・ゲート電極 第１図
面図、第２図（ａ）〜θ）は本発明による電界効果トラ
ンジスタ製造法を示す工程図、第３図は本発明の電界効
果トランジスタの等価回路を示す図、第４図はソース抵
抗の低減を狙った電界効果トランジスタ構造の一従来例
を示す図である。 １１・、・半絶縁性ＧａＡｓ基板、 １２・・・不純物無添加ＧａＡｓ層、 １３・・・不純物添加ＧａＡｓ層、 １４・３．不純物無添加ＡｌＧａＡｓ層、１５・・・金
属膜、１６・・・ソース、１７・・・ドレイン、１８・
・・ゲート３１・・・半絶縁性ＧａＡｓ基板、 ３２・・・不純物無添加ＧａＡｓ層、 ３３・・・不純物添加ＧａＡｓ層、 ３４・・・不純物無添加ＡｌＧａＡｓ層、３５・・・レ
ジスト、３６・・・ソース、３７０１．ドレイン、３８
・・・金属膜、３９・・・レジスト、４０ゲート、 ４１・・・半絶縁性基板、４２・・・能動層、４３・・
・誘電体層、４４・・・電極、４５・・・金属膜、４６
・・・ゲート電極 第１図
Claims (2)
- （１）半絶縁性半導体基板上に活性層が設けられており
、該活性層上の２箇所にソース電極及びドレイン電極に
相当するオーミック電極を有し、該オーミック電極間の
所望の箇所にショットキー型のゲート電極を有している
ような電界効果トランジスタに於て、前記２つのオーミ
ック電極と前記ゲート電極の間の前記活性層上に前記活
性層に比べ電子親和力の小なる不純物無添加半導体層を
有し、該半導体層上に前記ゲート電極とは接触せずにか
つ前記２つのオーミック電極と電気的に接触しているよ
うな金属膜を設けてあることを特徴とする電界効果トラ
ンジスタ。 - （２）半絶縁性半導体基板上に前記半絶縁性半導体基板
と格子整合するような不純物添加半導体層を成長させ、
該不純物添加半導体層上に該不純物添加半導体層に比べ
電子親和力の小なる不純物無添加半導体層を成長させる
工程と、該不純物添加半導体層の所望の箇所をエッチン
グし、前記不純物添加半導体表面を露呈させ、オーミッ
ク電極を形成する工程と、該オーミック電極及び前記不
純物無添加半導体層上に金属膜を形成する工程と、前記
オーミック電極間の所望の位置に於て、前記金属膜及び
前記不純物無添加半導体層を順次エッチングし、前記不
純物添加半導体層表面を露呈させゲート電極を形成する
工程とを備えてなることを特徴とする電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005171A JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005171A JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185042A true JPH02185042A (ja) | 1990-07-19 |
| JP2513290B2 JP2513290B2 (ja) | 1996-07-03 |
Family
ID=11603788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005171A Expired - Fee Related JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513290B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS59181673A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS6110281A (ja) * | 1984-01-23 | 1986-01-17 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 高周波用電界効果トランジスタおよびその製造方法 |
| JPS61184887A (ja) * | 1984-09-28 | 1986-08-18 | テキサス インスツルメンツ インコ−ポレイテツド | ヘテロ接合装置 |
-
1989
- 1989-01-11 JP JP1005171A patent/JP2513290B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS59181673A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS6110281A (ja) * | 1984-01-23 | 1986-01-17 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 高周波用電界効果トランジスタおよびその製造方法 |
| JPS61184887A (ja) * | 1984-09-28 | 1986-08-18 | テキサス インスツルメンツ インコ−ポレイテツド | ヘテロ接合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2513290B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US6620662B2 (en) | Double recessed transistor | |
| JP3101457B2 (ja) | 半導体装置 | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5939737A (en) | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance | |
| JP2004193273A (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
| US5231040A (en) | Method of making a field effect transistor | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| JP2513290B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JPH0445546A (ja) | 電界効果トランジスタ | |
| US5177026A (en) | Method for producing a compound semiconductor MIS FET | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP3093495B2 (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JPH036831A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07201887A (ja) | 電界効果トランジスタ | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH0357228A (ja) | 化合物半導体装置 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04336432A (ja) | 電界効果トランジスタ | |
| JPH07211730A (ja) | 半導体装置及びその製造方法 | |
| Menk et al. | Microwave Operation Of Heterostructure Isolated-Gate FETs | |
| JPH01200674A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |