JPS6110281A - 高周波用電界効果トランジスタおよびその製造方法 - Google Patents
高周波用電界効果トランジスタおよびその製造方法Info
- Publication number
- JPS6110281A JPS6110281A JP60010708A JP1070885A JPS6110281A JP S6110281 A JPS6110281 A JP S6110281A JP 60010708 A JP60010708 A JP 60010708A JP 1070885 A JP1070885 A JP 1070885A JP S6110281 A JPS6110281 A JP S6110281A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- high frequency
- frequency field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 239000004922 lacquer Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- -1 selenium ions Chemical class 0.000 claims description 6
- 239000011669 selenium Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 claims description 2
- BIVGQKYDVGQFBW-UHFFFAOYSA-N chromium gold platinum Chemical compound [Cr][Pt][Au] BIVGQKYDVGQFBW-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 4
- 229910052697 platinum Inorganic materials 0.000 claims 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000003486 chemical etching Methods 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 244000201986 Cassia tora Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半絶縁性単結晶基板上に高い電子移動度を有す
る材料から成る薄いＮ導電型能動層を具え、該能動層の
表面にトランジスタのソース及びドレイン接点領域が形
成される２個のオーム接点を構成する金属層を堆積し、
両オーム接点間に設けた金属接点によってショットキ型
ゲート電極を形成する高周波用電界効果トランジスタに
関するものである。
る材料から成る薄いＮ導電型能動層を具え、該能動層の
表面にトランジスタのソース及びドレイン接点領域が形
成される２個のオーム接点を構成する金属層を堆積し、
両オーム接点間に設けた金属接点によってショットキ型
ゲート電極を形成する高周波用電界効果トランジスタに
関するものである。
斯るトランジスタは個別の素子及び集積回路の素子の双
方に使用でき、かつ高周波で利用することができる。
方に使用でき、かつ高周波で利用することができる。
さらに本発明はこのトランジスタを製造する方法に関す
るものである。
るものである。
上述のトランジスタは、１９８０年２月２８日の「ＡＯ
ＴＡ １ｉＬＥｃＴＲＯＮＩＯＡ Ｊにおいてり、 Ｂ
ｏｃｃｏｎ −ｃｉｂｏｄ著の題名［Ｍｏｄｅｌｅ ａ
ｎａｌｙｔｉｑｕｅ ｅｔ ｓｃｈｅｍａ６ｑｕｉｖａ
ｌｅｎｔ ｄｕ ｔｒａｎｓｉｓｔｏｒ ｉ
ｅｆｆｅｔ ｄｅ ｃｈａｍｐｅｎ ａｒｓ６ｎｉ
ｕｒｅ ｄｅ ｇａｌｌｉｕｍ Ｊから既知である。
ＴＡ １ｉＬＥｃＴＲＯＮＩＯＡ Ｊにおいてり、 Ｂ
ｏｃｃｏｎ −ｃｉｂｏｄ著の題名［Ｍｏｄｅｌｅ ａ
ｎａｌｙｔｉｑｕｅ ｅｔ ｓｃｈｅｍａ６ｑｕｉｖａ
ｌｅｎｔ ｄｕ ｔｒａｎｓｉｓｔｏｒ ｉ
ｅｆｆｅｔ ｄｅ ｃｈａｍｐｅｎ ａｒｓ６ｎｉ
ｕｒｅ ｄｅ ｇａｌｌｉｕｍ Ｊから既知である。
上記出版物に記載されたトランジスタは、ヒ化ガリウム
（ＧａＡｓ ）から成る金属−半導体電界効果トランジ
スタ（ＭｆｆＳＦＫＴ ）である。半絶縁性ヒ化ガリウ
ムから成る単結晶基板はドーピングによるｎ導電型ヒ化
ガリウムからなる薄層の支持体として用いる。これはｎ
導電型層の表面にソース及びドレイン電極を形成する２
個のオーム接点を設け、このソース及びドレイン電極間
にゲート電極と相俟ってショットキダイオードを形成し
、且つこれにより厚さが主にドーピングによるｎ導電型
層に依存し、わずかに金属で形成したゲート電極に依存
する空乏区域を両電極間に形成する。
（ＧａＡｓ ）から成る金属−半導体電界効果トランジ
スタ（ＭｆｆＳＦＫＴ ）である。半絶縁性ヒ化ガリウ
ムから成る単結晶基板はドーピングによるｎ導電型ヒ化
ガリウムからなる薄層の支持体として用いる。これはｎ
導電型層の表面にソース及びドレイン電極を形成する２
個のオーム接点を設け、このソース及びドレイン電極間
にゲート電極と相俟ってショットキダイオードを形成し
、且つこれにより厚さが主にドーピングによるｎ導電型
層に依存し、わずかに金属で形成したゲート電極に依存
する空乏区域を両電極間に形成する。
ゲート電極の下側にドレイン電極−ソース電極の方向に
電流は流れ、電流の値はｎ導電型層の物理的特性及び導
電チャンネルの幾何図形形状に依存する。ゲート及びソ
ース電極間に電圧■。Ｓを印加すると、導電チャンネル
の幾何図形形状、主にその厚さが変わり、従ってドレイ
ン及びソース電極間の電圧ｖＤｓによりトランジスタを
流れる電流よりの値も変わる。１９８０年８月２８日号
１’−ＡＣ３ＴＡ ＥＬＥＯＴＲＯＮＩＯＡ Ｊに掲載
されたＯ 、 Ａｚｉｚｉ及びＰ、Ｒｏｓｓｅｌ Ｐｊ
による題名［Ｍｏｄｕｌｅｓ ｍａｔｈ６ｍａｔｉ−ｑ
ｕｅｓ ｄｕｅ ｔｒａｎｓｉｓｔｏｒ ａ
ｅｆｆｅｔ ｄａ ｃｈａｍｐ ｅｎ ＧａＡ
ｓｐｏｕｒ ｌａ ｃｏｎｃｅｐｔｉｏｎ ａｓｓｉｓ
ｔ６ｅ ｐｏｕｒ ｏｒｄｉｎａｔｅｕｒｄｅｓ ｃｉ
ｒｃｕｉｔｓ Ｊ には、このトランジスタの動作が
記載され、しかもトランジスタの等価回路図が与えられ
ている。ドレイン及びソース電極はトランジスタの能動
部分と直列な抵抗を形成するヒ化ガリウム接点区域で構
成する。
電流は流れ、電流の値はｎ導電型層の物理的特性及び導
電チャンネルの幾何図形形状に依存する。ゲート及びソ
ース電極間に電圧■。Ｓを印加すると、導電チャンネル
の幾何図形形状、主にその厚さが変わり、従ってドレイ
ン及びソース電極間の電圧ｖＤｓによりトランジスタを
流れる電流よりの値も変わる。１９８０年８月２８日号
１’−ＡＣ３ＴＡ ＥＬＥＯＴＲＯＮＩＯＡ Ｊに掲載
されたＯ 、 Ａｚｉｚｉ及びＰ、Ｒｏｓｓｅｌ Ｐｊ
による題名［Ｍｏｄｕｌｅｓ ｍａｔｈ６ｍａｔｉ−ｑ
ｕｅｓ ｄｕｅ ｔｒａｎｓｉｓｔｏｒ ａ
ｅｆｆｅｔ ｄａ ｃｈａｍｐ ｅｎ ＧａＡ
ｓｐｏｕｒ ｌａ ｃｏｎｃｅｐｔｉｏｎ ａｓｓｉｓ
ｔ６ｅ ｐｏｕｒ ｏｒｄｉｎａｔｅｕｒｄｅｓ ｃｉ
ｒｃｕｉｔｓ Ｊ には、このトランジスタの動作が
記載され、しかもトランジスタの等価回路図が与えられ
ている。ドレイン及びソース電極はトランジスタの能動
部分と直列な抵抗を形成するヒ化ガリウム接点区域で構
成する。
この等価回路図には、これら接触抵抗を減少させること
によりトランジスタの動作を改善することが重要である
ことが示されている。最近の実験により、高い電子移動
度を有する材料で造った電界効果トランジスタは高周波
回路に使用するに特に好適であることを確かめた。
によりトランジスタの動作を改善することが重要である
ことが示されている。最近の実験により、高い電子移動
度を有する材料で造った電界効果トランジスタは高周波
回路に使用するに特に好適であることを確かめた。
これがため、本発明の目的は接触抵抗が高周波数で減少
する新規な電界効果トランジスタを提供せんとするにあ
る。
する新規な電界効果トランジスタを提供せんとするにあ
る。
この目的のため本発明の電界効果トランジスタは誘電体
層を、ソース及びドレイン電極間の能動層と、ゲート及
びドレイン電極間の能動層とに夫々設け、前記オーム接
点を構成する金属層をゲート電極と短絡することなく、
前記誘電体層上に連続的に延長するようにしたことを特
徴とする。
層を、ソース及びドレイン電極間の能動層と、ゲート及
びドレイン電極間の能動層とに夫々設け、前記オーム接
点を構成する金属層をゲート電極と短絡することなく、
前記誘電体層上に連続的に延長するようにしたことを特
徴とする。
これら状態において、現実に誘電体層を随うオーム接点
の金ｇ層とｎ導電型能動碑接層との間の誘電体層夫々に
おいて高周波数でキャパシタンスが得られるためソース
−ゲート電極及びゲート−ドレイン電極の接触抵抗が減
少する。
の金ｇ層とｎ導電型能動碑接層との間の誘電体層夫々に
おいて高周波数でキャパシタンスが得られるためソース
−ゲート電極及びゲート−ドレイン電極の接触抵抗が減
少する。
本発明の第２の目的は斯るトランジスタを製造する方法
を提供せんとするにある。
を提供せんとするにある。
この製造方法は高周波用電界効果トランジスタを製造す
るに当り、 ａ） Ｎ導電型単結晶層を設けた絶縁性単結晶基板を
形成し、 ｂ）ソース及びドレイン電極を画成する開口を有する第
１誘電体層を堆積し、 Ｃ）ソース及びドレインオーム接点を形成するに好適な
金属組成を有する金属層を連続的に堆積し、 ｄ）第２肉厚誘電体層を堆積し、 ｅ）処理゛後ゲート電極に相当する開口が画成される感
光ラツカー層を堆積し、 ｆ）この開口を経てｌ連の選択的化学腐食により第２肉
厚誘電体層、連続金属層、第１誘電体層及びＮ導ｉ型能
動層の厚さの一部をエツチングしてそこに空所を形成し
、 ｇ）半導体装置の組立体及び前記空所の底部を被覆する
ゲート電極を形成するに好適な第２金属層を堆積し、 ｈ）感光ラツカー層と共にその上の前記第２の金ＦＪ４
層を溶解により除去すると共に前記空所内に堆積されて
ゲート接点を形成する第２の金属層の部分は残存さゼ、 ｉ）前記第２肉厚誘電体層を少なくとも部分的に溶解す
るようにしたことを特徴とする。
るに当り、 ａ） Ｎ導電型単結晶層を設けた絶縁性単結晶基板を
形成し、 ｂ）ソース及びドレイン電極を画成する開口を有する第
１誘電体層を堆積し、 Ｃ）ソース及びドレインオーム接点を形成するに好適な
金属組成を有する金属層を連続的に堆積し、 ｄ）第２肉厚誘電体層を堆積し、 ｅ）処理゛後ゲート電極に相当する開口が画成される感
光ラツカー層を堆積し、 ｆ）この開口を経てｌ連の選択的化学腐食により第２肉
厚誘電体層、連続金属層、第１誘電体層及びＮ導ｉ型能
動層の厚さの一部をエツチングしてそこに空所を形成し
、 ｇ）半導体装置の組立体及び前記空所の底部を被覆する
ゲート電極を形成するに好適な第２金属層を堆積し、 ｈ）感光ラツカー層と共にその上の前記第２の金ＦＪ４
層を溶解により除去すると共に前記空所内に堆積されて
ゲート接点を形成する第２の金属層の部分は残存さゼ、 ｉ）前記第２肉厚誘電体層を少なくとも部分的に溶解す
るようにしたことを特徴とする。
この製造方法の変更例において、ソース及びドレインオ
ーム接点を形成すを金属層の堆積する前に、これらＭＬ
ＷＸを画成する開口内のＮ導電型能動・層に耐導電型の
島を形成し得るようにする。
ーム接点を形成すを金属層の堆積する前に、これらＭＬ
ＷＸを画成する開口内のＮ導電型能動・層に耐導電型の
島を形成し得るようにする。
特別な実施例において、トランジスタをヒ化ガリウムで
ａ成し、能動層をセレニウムイオン（Ｓｅ”）の局部注
入により形成し、さらに島を硫黄イオンの局部注入によ
り得ることができるようにする。
ａ成し、能動層をセレニウムイオン（Ｓｅ”）の局部注
入により形成し、さらに島を硫黄イオンの局部注入によ
り得ることができるようにする。
これら製造方法の他の一実施例において、ソース及びド
レイン電極の開口を形成する第１誘電体層を感光ラッカ
ーで構成するようにする。
レイン電極の開口を形成する第１誘電体層を感光ラッカ
ーで構成するようにする。
これら製造方法のさらに他の一実施例において、オーム
接点を形成し且つ第１肪箪体層を被覆する金属層を金−
ゲルマニウム合金で構成する。
接点を形成し且つ第１肪箪体層を被覆する金属層を金−
ゲルマニウム合金で構成する。
図面につき本発明をさらに詳細に説明する。
種々の図において、関連する部分は同一符号を付してい
る。
る。
第１ａ図に示すように、誘電体層４を被覆したｎ導電型
能動層２を高固有抵抗の半絶縁基板ｌの上に具える。誘
電体層４には、一方において、ソース電極及びドレイン
電極１７及び１８夫々の領域を画成する２個の開口１１
及び１２を設け、他方において、これら開口間にゲー）
！［極８の領域を画成する第３開口１４を設ける。開口
１４を能動層２に延長して、延長部分に空所１６を形成
するようにし、一方では開口１１及び１２はその表面の
みを露出させる。能動層と適切なオーム接点を形成する
構造の金属層５を、誘電体層４のみならず開口１１及び
１２に堆積させ、開口１４の壁及び空所１５の県及び底
部を除き、トランジスタ全体を連続的に被覆するように
する。ゲート１！極８を、能動層に設けた空所１５の底
部にショットキ接点を形成するに好適な金属を堆積させ
て構成する。ゲート８の長さＬを開口１４及び空所１５
の横方向寸法りよりわずかに小さくして金属層５及びゲ
ー） ［極８の間で短絡が生じないようにするＯ 第１ｂ図は第１図と同じトランジスタの平面図である。
能動層２を高固有抵抗の半絶縁基板ｌの上に具える。誘
電体層４には、一方において、ソース電極及びドレイン
電極１７及び１８夫々の領域を画成する２個の開口１１
及び１２を設け、他方において、これら開口間にゲー）
！［極８の領域を画成する第３開口１４を設ける。開口
１４を能動層２に延長して、延長部分に空所１６を形成
するようにし、一方では開口１１及び１２はその表面の
みを露出させる。能動層と適切なオーム接点を形成する
構造の金属層５を、誘電体層４のみならず開口１１及び
１２に堆積させ、開口１４の壁及び空所１５の県及び底
部を除き、トランジスタ全体を連続的に被覆するように
する。ゲート１！極８を、能動層に設けた空所１５の底
部にショットキ接点を形成するに好適な金属を堆積させ
て構成する。ゲート８の長さＬを開口１４及び空所１５
の横方向寸法りよりわずかに小さくして金属層５及びゲ
ー） ［極８の間で短絡が生じないようにするＯ 第１ｂ図は第１図と同じトランジスタの平面図である。
キャパシタンスを金属層５及び能動層２の間の誘電体層
４により形成する。第８図のトランジスタの動作を表わ
す等価回路図に示すように、キャパシタンスＣ０及びＣ
８を接触抵抗ＲＤ及びＲＳに夫々並列に配設する。高周
波数において、これらキ・ヤバシタンスは抵抗ＲＤ及び
Ｒ８を短絡させて、トランジスタの動作を改善し、特に
カットオフ周波数の値を増加させることができる。
４により形成する。第８図のトランジスタの動作を表わ
す等価回路図に示すように、キャパシタンスＣ０及びＣ
８を接触抵抗ＲＤ及びＲＳに夫々並列に配設する。高周
波数において、これらキ・ヤバシタンスは抵抗ＲＤ及び
Ｒ８を短絡させて、トランジスタの動作を改善し、特に
カットオフ周波数の値を増加させることができる。
斯るトランジスタの好適実施例において、高いドーピン
グを施したｎ＋導電型の島８をソース及びドレイン電極
の下に形成する。これら島はオーム接点の抵抗値を減少
させる。
グを施したｎ＋導電型の島８をソース及びドレイン電極
の下に形成する。これら島はオーム接点の抵抗値を減少
させる。
第２図は本発明のトランジスタを製造する方法の種々の
段階を示している。
段階を示している。
第２ａ図に示すように、この方法において、出発材料を
高固有抵抗の単結晶の半絶縁基板１とし、この基板にｎ
導電型能動層２を、例えばイオン注入により形成する。
高固有抵抗の単結晶の半絶縁基板１とし、この基板にｎ
導電型能動層２を、例えばイオン注入により形成する。
誘電体層４を能動層２の表面に堆積する。即ちソース及
びドレイン電極に相当する区域をマスクにより画成じ・
この区域に能動層２の表面が露出するまで適切な化学的
処理を施して開口１１及び１ｚを形成する（第２ｂ図参
照）。誘電体層４を感光（フォトレジスト）ラッカーと
することもでき、これは技術的に最も単純なものである
。しかし、誘電体層４を例えにポリイミド、二酸化珪素
又は窒化珪素の種々の誌電体材料とすることができる。
びドレイン電極に相当する区域をマスクにより画成じ・
この区域に能動層２の表面が露出するまで適切な化学的
処理を施して開口１１及び１ｚを形成する（第２ｂ図参
照）。誘電体層４を感光（フォトレジスト）ラッカーと
することもでき、これは技術的に最も単純なものである
。しかし、誘電体層４を例えにポリイミド、二酸化珪素
又は窒化珪素の種々の誌電体材料とすることができる。
随意にこれら開口１１及び１２を経てｎ＋導電型の島８
を例えばイオン注入により形成することができる。
を例えばイオン注入により形成することができる。
次に第２Ｃ図に示すように、金属層５をトランジスタ全
体に連続的に堆積して、開口１１及び１２内の能動層２
とオーム接点１７及び１８を夫々形成するような構造に
する。
体に連続的に堆積して、開口１１及び１２内の能動層２
とオーム接点１７及び１８を夫々形成するような構造に
する。
例えば二酸化珪素又はポリイミドから成り金属層５より
も著しく厚い誘電体層６をかくして形成した装置全体に
堆積する。さらにフォトレジスト層７で誘電体Ｍ６を被
覆する。製造方法におけるこの工程を第２ｄ図に示す。
も著しく厚い誘電体層６をかくして形成した装置全体に
堆積する。さらにフォトレジスト層７で誘電体Ｍ６を被
覆する。製造方法におけるこの工程を第２ｄ図に示す。
次にマスクによりフォトレジスト層７上のゲートの位置
を画成すると同時に適切な化学処理によ・りその区域の
フォトレジスト層７に開口１８を設ける（第２ｅ図参照
）。
を画成すると同時に適切な化学処理によ・りその区域の
フォトレジスト層７に開口１８を設ける（第２ｅ図参照
）。
従って、開口を通り選択的化学腐食にさらし、誘電体層
０、金属層５及び誘電体層４の厚さの空所１４に加えて
能動層２に僅かな深さの空所１５を形成する。さらにフ
ォトレジスト層を僅かにアンダーエッチして空所１４及
び１５の横方向の幅を、ゲート８の長さに等しく選定し
たフォトレジスト層の開口１３の横方向の幅より僅かに
広くなるようにする。この製造方法の工程を第２ｆ図に
示す。 ・ ｎ導電型能動層２にショットキ接点を形成するに好適な
金属から成る金属層８をかくして形成した装置全体上に
堆積する。この金属層８はフォトレシス）Ｊ＠７の組立
体のみならず、フォトレジスト層７の開口１８により画
成される長さにわたって空所１５の底部をも被覆する（
第２ｇ図参照）。
０、金属層５及び誘電体層４の厚さの空所１４に加えて
能動層２に僅かな深さの空所１５を形成する。さらにフ
ォトレジスト層を僅かにアンダーエッチして空所１４及
び１５の横方向の幅を、ゲート８の長さに等しく選定し
たフォトレジスト層の開口１３の横方向の幅より僅かに
広くなるようにする。この製造方法の工程を第２ｆ図に
示す。 ・ ｎ導電型能動層２にショットキ接点を形成するに好適な
金属から成る金属層８をかくして形成した装置全体上に
堆積する。この金属層８はフォトレシス）Ｊ＠７の組立
体のみならず、フォトレジスト層７の開口１８により画
成される長さにわたって空所１５の底部をも被覆する（
第２ｇ図参照）。
空所１５の底部に堆積されたゲート１！極を構成する金
ｍ層８の部分を損うことなくフォトレジスト層ブ及びそ
の上の金属層８の部分を化学処理により除去するくリフ
トオフ法と称している）。さらに追加の化学処理により
第２の誘電体層６を部分的に或いは全体的に取り除き、
トランジスタの電気接続を形成し得るように開口を配設
する必要がある。
ｍ層８の部分を損うことなくフォトレジスト層ブ及びそ
の上の金属層８の部分を化学処理により除去するくリフ
トオフ法と称している）。さらに追加の化学処理により
第２の誘電体層６を部分的に或いは全体的に取り除き、
トランジスタの電気接続を形成し得るように開口を配設
する必要がある。
この製造方法の特別な実施例において、基板工を固有抵
抗ρ〉１０８Ω・（ｍの即結晶半給Ｍ性ヒ化ガリウムで
構成する。次にｎｗｍ型能動層をセレニウムイオン（Ｓ
ｓ”）の局部注入により得る。ｖ５電体層４はフォトレ
ジストにより形成し１．１７ｉｉｔＨ体層４の開口１】
及び１２内にイオウイオン（Ｓ＋）の局部注入によるｒ
ｌｉｉ型島８型彫８後、金−ゲルマニウム合金により誘
電体層４上にオーム接点層５を形成する。
抗ρ〉１０８Ω・（ｍの即結晶半給Ｍ性ヒ化ガリウムで
構成する。次にｎｗｍ型能動層をセレニウムイオン（Ｓ
ｓ”）の局部注入により得る。ｖ５電体層４はフォトレ
ジストにより形成し１．１７ｉｉｔＨ体層４の開口１】
及び１２内にイオウイオン（Ｓ＋）の局部注入によるｒ
ｌｉｉ型島８型彫８後、金−ゲルマニウム合金により誘
電体層４上にオーム接点層５を形成する。
最後に、肉厚誘電体層及びフォトレジスト層を堆積した
後、例えば金−鋼一ニッケル、チタン−白金−金又はク
ロム−白金−金の金属多重層により金属層８を形成する
。
後、例えば金−鋼一ニッケル、チタン−白金−金又はク
ロム−白金−金の金属多重層により金属層８を形成する
。
このようにして得た電界効果トランジスタは個別の素子
及び集積回路の素子の双方に使用するこ・とができる。
及び集積回路の素子の双方に使用するこ・とができる。
本発明は以上の実施例に限定されるものではなｉ）ラン
ジスタの形状及び寸法並びに製造方法に用いられる材料
の双方において種々の変更が可能であることはもちろん
である。
ジスタの形状及び寸法並びに製造方法に用いられる材料
の双方において種々の変更が可能であることはもちろん
である。
第１ａ図は本発明のトランジスタの構造を示す断面図、
第１ｂ図は第１ａ図と同一のトランジスタの平面図、 第２図は本発明のトランジスタを製造する方法の種々の
工程を示す夫々トランジスタ病体の断面図、 第３図は本発明のトランジスタが高周波数で動作する際
の等価回路図である。 １・・・半絶縁基板 ２・・・ｎｌ電型能動層８
・・・ｎ導電型の島 ４・・・誘電体層５・・・金
属層 ６・・・第２の誘電体層７・・・感光
ラッカー（フォトレジスト）８・・・ゲート電極
１１，１２，１８・・・開口１４．１５・・・空所
１７・・・ソース［極１８・・・ドレインｔｌｔ
極ｃＤ、ｃｓ・・・キャパシタンスＲＤ、Ｒ８・・・接
触抵抗 特許出入１人 エヌ・ベー・フィリップス・フル
ーイランペンファブリケン １ 続 ｂｌ＋ ＋Ｅ −； （方式）
昭和６０ （＋−７月３１１１ 特許Ｉ’ｄ’ ｋ ’ｌ’＋、 ’ ＋’ 賀
道 部 殿１、事（？１の大小 昭和ｆｉｎ年特許願第１０７０８ 号２発明の名称 高１．１ｄ波用電界効果トラ／ジスタおよびその製造方
法３捕正をするｈ 事イ′ｉとの関イ′ｉ 特許出１９８人名称 エヌ
・へ−・フィリップス フルーイランペンファブリケン ４代理人 ２０行）の浄書（内会に変更なし） Ｉ 〜−
−→１効」し半弓ｉ＃３、発明
の詳細な説明 本発明は半絶縁性単結晶基板上に高い電子移動度を有す
る材料から成る薄いＮ導電型能動層を具え、該能動層の
表面にトランジスタのソース及ヒトレイン接点領域が形
成される２個のオーム接点を構成する金属層を堆積し、
両オーム接点間に設けた金属接点によってショットキ型
ゲート電極を形成する高周波用電界効果トランジスタに
関するものである。 斯るトランジスタは個別の素子及び集積回路の素子の双
方に使用でき、かつ高周波で利用することができる。 さらに本発明はこのトランジスタを製造する方法に関す
るものである。 上述のトランジスタは、１９８０年２月２８日号の出版
物「アクタエレクトロ二カ（ＡＯＴＡＥＬＥＯＴＲＯＮ
ＩＯＡ ） Ｊにおいてデー・ポコン・ギボ（Ｄ、 Ｂ
ｏｃｃｏｎ Ｇｉｂｏｄ ）著の題名「モデルアナリテ
イークエトシエマエキベレント ドユトランジストール
アエ７エット ドシアーエンアルセニュアードガリウＡ
（ＭＯｄｅ１８ ａｎａｌｉｑｕｅ ｅｔ ｓｃｈｅ
ｍａｅｑｕｉｖａｌｅｎｔ ｄｕ ｔｒａｎｓｉｓｔｏ
ｒ ａ ｅｆｆｅｔ ｄａ ｃｈａｍｐｅｎ ａｒｓｅ
ｎｉｕｒｅ ｄａ ｇａｌｌｉｕｍ ） Ｊがら既知で
ある。 上記出版物に記載されたトランジスタは、ヒ化ガリウム
（ＧａＡｓ ）から成る金属−半導体電界効果トランジ
スタ（ＭＥｓｙｇＴ）である。半絶縁性ヒ化ガリウムか
ら成るｌ結晶基板はドーピングにょるｎ導電型ヒ化ガリ
ウムからなる薄層の支持体として用いる。これはｎ導電
型層の表面にソース及びドレイン電極を形成する２個の
オーム接点を設け、このソース及びドレイン電極間にゲ
ート電極と相俟ってショットキダイオードを形成し、且
つこれにより厚さが主にドーピングにょるｎ導電型層に
依存し、わずかに金属で形成したゲート電極に依存する
空乏区域を両電極間に形成する。 ゲート電極の下側にドレイン［極−ソース電極の方向に
電流は流れ、電流の値はｎ導電型層の物理的特性及び導
電チャンネルの幾何図形形状に依存する。ゲート及びソ
ース電極間に電圧ｖＧｓを印加すると、導電チャンネル
の幾何図形形状、主にそノ厚すが変わり、従ってドレイ
ン及びソース電極間ノｌＥ圧ＶＤｓによりトランジスタ
を流れる電流工。 の値も変わる。１９８０年８月２８日号「アクエタエレ
クトロ二カ」に掲載されたシー・アジジ（０，Ａｚｉｚ
ｉ ）及びピー・ロッジｊ−ｋ （Ｐ、 Ｒｏｓｓｅｌ
）著による題名「モデルスマセマテイーク ドユトラン
ジストールアエ７工゛ハ ドシアーエンアル七二ュアー
ドガリウムプールラコンセブシオーンアシステイープー
ルオーデイネテユールデサーキツツ（Ｍｏｄｅｌｅｓ
ｍａｔｈｅｍａｔｉｑｕｅｓ ｄｕｅ ｔｒａｎｓｉｓ
ｔｏｒａ ｅｆｆｅｔ ｄｅ ｃｈａｍｐ ｅｎ Ｇａ
Ａｓ ｐｏｕｒ ｌａ ｃｏｎｃｅｐｔｉｏｎａｓｓｉ
ｓｔｅｅ ｐｏｕｒ ｏｒｄｉｎａｔｅｕｒ ｄ
ｅｓ ｃｉｒｃｕｉｔｓ ） Ｊ には、この
トランジスタの動作が記載され、しかもトランジスタの
等価回路図が与えられている。ドレイン及びソース電極
はトランジスタの能動部分と直列な抵抗を形成すると化
ガリウム接点区域で構成する。 この等価回路図には、これら接触抵抗を減少させること
によりトランジスタの動作を改善することが重要である
ことが示されている。最近の実験により、高い電子移動
度を有する材料で造った電界効果トランジスタは高周波
回路に使用するに特に効適であることを確かめた。 これがため、本発明の目的は接触抵抗が高周波数で減少
する新規な電界効果トランジスタを提供せんとするにあ
る。
第１ｂ図は第１ａ図と同一のトランジスタの平面図、 第２図は本発明のトランジスタを製造する方法の種々の
工程を示す夫々トランジスタ病体の断面図、 第３図は本発明のトランジスタが高周波数で動作する際
の等価回路図である。 １・・・半絶縁基板 ２・・・ｎｌ電型能動層８
・・・ｎ導電型の島 ４・・・誘電体層５・・・金
属層 ６・・・第２の誘電体層７・・・感光
ラッカー（フォトレジスト）８・・・ゲート電極
１１，１２，１８・・・開口１４．１５・・・空所
１７・・・ソース［極１８・・・ドレインｔｌｔ
極ｃＤ、ｃｓ・・・キャパシタンスＲＤ、Ｒ８・・・接
触抵抗 特許出入１人 エヌ・ベー・フィリップス・フル
ーイランペンファブリケン １ 続 ｂｌ＋ ＋Ｅ −； （方式）
昭和６０ （＋−７月３１１１ 特許Ｉ’ｄ’ ｋ ’ｌ’＋、 ’ ＋’ 賀
道 部 殿１、事（？１の大小 昭和ｆｉｎ年特許願第１０７０８ 号２発明の名称 高１．１ｄ波用電界効果トラ／ジスタおよびその製造方
法３捕正をするｈ 事イ′ｉとの関イ′ｉ 特許出１９８人名称 エヌ
・へ−・フィリップス フルーイランペンファブリケン ４代理人 ２０行）の浄書（内会に変更なし） Ｉ 〜−
−→１効」し半弓ｉ＃３、発明
の詳細な説明 本発明は半絶縁性単結晶基板上に高い電子移動度を有す
る材料から成る薄いＮ導電型能動層を具え、該能動層の
表面にトランジスタのソース及ヒトレイン接点領域が形
成される２個のオーム接点を構成する金属層を堆積し、
両オーム接点間に設けた金属接点によってショットキ型
ゲート電極を形成する高周波用電界効果トランジスタに
関するものである。 斯るトランジスタは個別の素子及び集積回路の素子の双
方に使用でき、かつ高周波で利用することができる。 さらに本発明はこのトランジスタを製造する方法に関す
るものである。 上述のトランジスタは、１９８０年２月２８日号の出版
物「アクタエレクトロ二カ（ＡＯＴＡＥＬＥＯＴＲＯＮ
ＩＯＡ ） Ｊにおいてデー・ポコン・ギボ（Ｄ、 Ｂ
ｏｃｃｏｎ Ｇｉｂｏｄ ）著の題名「モデルアナリテ
イークエトシエマエキベレント ドユトランジストール
アエ７エット ドシアーエンアルセニュアードガリウＡ
（ＭＯｄｅ１８ ａｎａｌｉｑｕｅ ｅｔ ｓｃｈｅ
ｍａｅｑｕｉｖａｌｅｎｔ ｄｕ ｔｒａｎｓｉｓｔｏ
ｒ ａ ｅｆｆｅｔ ｄａ ｃｈａｍｐｅｎ ａｒｓｅ
ｎｉｕｒｅ ｄａ ｇａｌｌｉｕｍ ） Ｊがら既知で
ある。 上記出版物に記載されたトランジスタは、ヒ化ガリウム
（ＧａＡｓ ）から成る金属−半導体電界効果トランジ
スタ（ＭＥｓｙｇＴ）である。半絶縁性ヒ化ガリウムか
ら成るｌ結晶基板はドーピングにょるｎ導電型ヒ化ガリ
ウムからなる薄層の支持体として用いる。これはｎ導電
型層の表面にソース及びドレイン電極を形成する２個の
オーム接点を設け、このソース及びドレイン電極間にゲ
ート電極と相俟ってショットキダイオードを形成し、且
つこれにより厚さが主にドーピングにょるｎ導電型層に
依存し、わずかに金属で形成したゲート電極に依存する
空乏区域を両電極間に形成する。 ゲート電極の下側にドレイン［極−ソース電極の方向に
電流は流れ、電流の値はｎ導電型層の物理的特性及び導
電チャンネルの幾何図形形状に依存する。ゲート及びソ
ース電極間に電圧ｖＧｓを印加すると、導電チャンネル
の幾何図形形状、主にそノ厚すが変わり、従ってドレイ
ン及びソース電極間ノｌＥ圧ＶＤｓによりトランジスタ
を流れる電流工。 の値も変わる。１９８０年８月２８日号「アクエタエレ
クトロ二カ」に掲載されたシー・アジジ（０，Ａｚｉｚ
ｉ ）及びピー・ロッジｊ−ｋ （Ｐ、 Ｒｏｓｓｅｌ
）著による題名「モデルスマセマテイーク ドユトラン
ジストールアエ７工゛ハ ドシアーエンアル七二ュアー
ドガリウムプールラコンセブシオーンアシステイープー
ルオーデイネテユールデサーキツツ（Ｍｏｄｅｌｅｓ
ｍａｔｈｅｍａｔｉｑｕｅｓ ｄｕｅ ｔｒａｎｓｉｓ
ｔｏｒａ ｅｆｆｅｔ ｄｅ ｃｈａｍｐ ｅｎ Ｇａ
Ａｓ ｐｏｕｒ ｌａ ｃｏｎｃｅｐｔｉｏｎａｓｓｉ
ｓｔｅｅ ｐｏｕｒ ｏｒｄｉｎａｔｅｕｒ ｄ
ｅｓ ｃｉｒｃｕｉｔｓ ） Ｊ には、この
トランジスタの動作が記載され、しかもトランジスタの
等価回路図が与えられている。ドレイン及びソース電極
はトランジスタの能動部分と直列な抵抗を形成すると化
ガリウム接点区域で構成する。 この等価回路図には、これら接触抵抗を減少させること
によりトランジスタの動作を改善することが重要である
ことが示されている。最近の実験により、高い電子移動
度を有する材料で造った電界効果トランジスタは高周波
回路に使用するに特に効適であることを確かめた。 これがため、本発明の目的は接触抵抗が高周波数で減少
する新規な電界効果トランジスタを提供せんとするにあ
る。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性単結晶基板上に高い電子移動度を有する材
料から成る薄いＮ導電型能動層を具え、該能動層の表面
にトランジスタのソース及びドレイン接点領域が形成さ
れる２個のオーム接点を構成する金属層を堆積し、両オ
ーム接点間に設けた金属接点によつてショットキ型ゲー
ト電極を形成する高周波用電界効果トランジスタにおい
て、誘電体層を、ソース及びドレイン電極間の能動層と
、ゲート及びドレイン電極間の能動層とに夫々設け、前
記オーム接点を構成する金属層をゲート電極と短絡する
ことなく、前記誘電体層上に連続的に延長するようにし
たことを特徴とする高周波用電界効果トランジスタ。 ２、オーム接点を形成する金属層の下側の前記接点領域
内であつて前記Ｎ導電型能動層にＮ＾＋導電型区域を形
成するようにしたことを特徴とする特許請求の範囲第１
項記載の高周波用電界効果トランジスタ。 ３、前記基板を半絶縁性ヒ化ガリウムで構成するように
したことを特徴とする特許請求の範囲第１項又は第２項
記載の高周波用電界効果トランジスタ。 ４、前記誘電体層をフォトレジスト層としたことを特徴
とする特許請求の範囲第１項乃至第３項の何れかに記載
の高周波用電界効果トランジスタ。 ５、オーム接点を形成すると共に前記誘電体層を被う金
属層を金及びゲルマニウムから成る合金としたことを特
徴とする特許請求の範囲第１項乃至第４項の何れかに記
載の高周波用電界効果トランジスタ。 ６、ゲート電極を形成する金属層は、チタン、白金及び
金又はクロム、白金及び金から成る多重層で構成するよ
うにしたことを特徴とする特許請求の範囲第１項乃至第
５項の何れかに記載の高周波用電界効果トランジスタ。 ７、特許請求の範囲第１項記載の高周波用電界効効果ト
ランジスタを製造するに当り、 ａ）Ｎ導電型単結晶層を設けた絶縁性単結晶基板を形成
し、 ｂ）ソース及びドレイン電極を画成する開口を有する第
１誘電体層を堆積し、 ｃ）ソース及びドレインオーム接点を形成するに好適な
金属組成を有する金属層を連続的に堆積し、 ｄ）第２肉厚誘電体層を堆積し、 ｅ）処理後ゲート電極に相当する開口が画成される感光
ラツカー層を堆積し、 ｆ）この開口を経て１連の選択的化学腐食により第２肉
厚誘電体層、連続金属層、第１誘電体層及びＮ導電型能
動層の厚さの一部をエッチングしてそこに空所を形成し
、 ｇ）半導体装置の組立体及び前記空所の底部を被覆する
ゲート電極を形成するに好適な第２の金属層を堆積し、 ｈ）感光ラツカー層と共にその上の前記第２の金属層を
溶解により除去すると共に前記空所内に堆積されてゲー
ト接点を形成する第２の金属層の部分は残存させ、 ｉ）前記第２肉厚誘電体層を少なくとも部分的に溶解す
るようにしたことを特徴とする高周波用電界効果トラン
ジスタの製造方法。 ８、前記ソース及びドレインオーム接点を形成する金属
層を堆積する前にこれら電極を画成する開口内の前記Ｎ
導電型層にＮ＾＋導電型の島を形成するようにしたこと
を特徴とする特許請求の範囲第７項記載の高周波用電界
効果トランジスタの製造方法。 ９、前記基板を半絶縁性ヒ化ガリウムで構成するように
したことを特徴とする特許請求の範囲第７項又は第８項
記載の高周波用電界効果トランジスタの製造方法。 １０、前記基板にセレニウムイオン（Ｓｅ＾＋）の局部
注入によりＮ導電型能動層を形成するようにしたことを
特徴とする特許請求の範囲第９項記載の高周波用電界効
果トランジスタの製造方法。 １１、前記基板に硫黄イオン（Ｓ＾＋）の局部注入によ
りＮ＾＋導電型の島を形成するようにしたことを特徴と
する特許請求の範囲第８項記載の高周波用電界効果トラ
ンジスタの製造方法。 １２、第１誘電体層を感光ラツカー層としたことを特徴
とする特許請求の範囲第７項乃至第１１項の何れかに記
載の高周波用電界効果トランジスタの製造方法。 １３、オーム接点を形成し、且つ第１誘電体層を被覆す
る金属層を金−ゲルマニウム合金により構成するように
したことを特徴とする特許請求の範囲第７項乃至第１２
項の何れかに記載の高周波用電界効果トランジスタの製
造方法。 １４、金属ゲート接点層をチタニウム−白金−金又はク
ロム−白金−金の材料を重ね合わせて構成した多重層で
形成するようにしたことを特徴とする特許請求の範囲第
７項乃至第１３項の何れかに記載の高周波用電界効果ト
ランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8400981A FR2558647B1 (fr) | 1984-01-23 | 1984-01-23 | Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor |
| FR8400981 | 1984-01-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6110281A true JPS6110281A (ja) | 1986-01-17 |
Family
ID=9300377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010708A Pending JPS6110281A (ja) | 1984-01-23 | 1985-01-23 | 高周波用電界効果トランジスタおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4727404A (ja) |
| EP (1) | EP0152126B1 (ja) |
| JP (1) | JPS6110281A (ja) |
| CA (1) | CA1232976A (ja) |
| DE (1) | DE3563896D1 (ja) |
| FR (1) | FR2558647B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185042A (ja) * | 1989-01-11 | 1990-07-19 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784967A (en) * | 1986-12-19 | 1988-11-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for fabricating a field-effect transistor with a self-aligned gate |
| JPH02148740A (ja) * | 1988-11-29 | 1990-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5196358A (en) * | 1989-12-29 | 1993-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Method of manufacturing InP junction FETS and junction HEMTS using dual implantation and double nitride layers |
| JP4417677B2 (ja) * | 2003-09-19 | 2010-02-17 | 株式会社東芝 | 電力用半導体装置 |
| JP2010272689A (ja) * | 2009-05-21 | 2010-12-02 | Renesas Electronics Corp | 電界効果トランジスタ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3372069A (en) * | 1963-10-22 | 1968-03-05 | Texas Instruments Inc | Method for depositing a single crystal on an amorphous film, method for manufacturing a metal base transistor, and a thin-film, metal base transistor |
| GB1265017A (ja) * | 1968-08-19 | 1972-03-01 | ||
| US3675313A (en) * | 1970-10-01 | 1972-07-11 | Westinghouse Electric Corp | Process for producing self aligned gate field effect transistor |
| US3920861A (en) * | 1972-12-18 | 1975-11-18 | Rca Corp | Method of making a semiconductor device |
| GB1563913A (en) * | 1975-12-12 | 1980-04-02 | Hughes Aircraft Co | Method of making schottky-barrier gallium arsenide field effect devices |
| US4104672A (en) * | 1976-10-29 | 1978-08-01 | Bell Telephone Laboratories, Incorporated | High power gallium arsenide schottky barrier field effect transistor |
| US4156879A (en) * | 1977-02-07 | 1979-05-29 | Hughes Aircraft Company | Passivated V-gate GaAs field-effect transistor |
| US4202003A (en) * | 1978-04-21 | 1980-05-06 | Texas Instruments Incorporated | MESFET Semiconductor device and method of making |
| FR2461358A1 (fr) * | 1979-07-06 | 1981-01-30 | Thomson Csf | Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede |
| US4375643A (en) * | 1980-02-14 | 1983-03-01 | Xerox Corporation | Application of grown oxide bumper insulators to a high-speed VLSI SASMESFET |
| US4338616A (en) * | 1980-02-19 | 1982-07-06 | Xerox Corporation | Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
-
1984
- 1984-01-23 FR FR8400981A patent/FR2558647B1/fr not_active Expired
-
1985
- 1985-01-17 CA CA000472278A patent/CA1232976A/en not_active Expired
- 1985-01-18 EP EP85200045A patent/EP0152126B1/fr not_active Expired
- 1985-01-18 DE DE8585200045T patent/DE3563896D1/de not_active Expired
- 1985-01-23 JP JP60010708A patent/JPS6110281A/ja active Pending
-
1986
- 1986-12-19 US US06/945,165 patent/US4727404A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02185042A (ja) * | 1989-01-11 | 1990-07-19 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3563896D1 (en) | 1988-08-25 |
| FR2558647A1 (fr) | 1985-07-26 |
| US4727404A (en) | 1988-02-23 |
| EP0152126A3 (en) | 1985-09-25 |
| FR2558647B1 (fr) | 1986-05-09 |
| EP0152126B1 (fr) | 1988-07-20 |
| CA1232976A (en) | 1988-02-16 |
| EP0152126A2 (fr) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344788A (en) | Method of making field effect transistor | |
| US4729966A (en) | Process for manufacturing a Schottky FET device using metal sidewalls as gates | |
| JPS6110281A (ja) | 高周波用電界効果トランジスタおよびその製造方法 | |
| JPS6253953B2 (ja) | ||
| JP2853940B2 (ja) | 半導体装置の製造方法 | |
| JPS6043866A (ja) | 半導体装置の製造方法 | |
| JPS6155961A (ja) | 半導体装置の電極構造 | |
| JPH02220449A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60100473A (ja) | 電界効果トランジスタ | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH0810703B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100306802B1 (ko) | 폴리실리콘-박막트랜지스터및그의제조방법 | |
| JPS6037171A (ja) | 電界効果半導体装置の製造方法 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPH01220865A (ja) | 化合物半導体装置 | |
| JPH06132320A (ja) | 半導体集積回路 | |
| JPS62261177A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| JPH06224383A (ja) | エッチング方法 | |
| JPH1050728A (ja) | 化合物半導体素子の製造方法 | |
| JPS61187279A (ja) | オーム性くぼみを有するｆｅｔ | |
| JPS63248178A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03232240A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60157262A (ja) | 半導体集積回路 | |
| JPS60100472A (ja) | 電界効果トランジスタ |