JP2513290B2 - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JP2513290B2 JP2513290B2 JP1005171A JP517189A JP2513290B2 JP 2513290 B2 JP2513290 B2 JP 2513290B2 JP 1005171 A JP1005171 A JP 1005171A JP 517189 A JP517189 A JP 517189A JP 2513290 B2 JP2513290 B2 JP 2513290B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- semiconductor layer
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロ波及びミリ波の波長領域に於て動作
する電界効果トランジスタの構造及びその製造方法に関
するものである。
する電界効果トランジスタの構造及びその製造方法に関
するものである。
（従来の技術） マイクロ波及びミリ波の波長領域に於て動作する電界
効果トランジスタに於ける雑音指数は次に示すクケイの
式（Fukui'seq.）でも良く知られているようにソース抵
抗、ゲート〜ソース間容量、相互コングクタンス、ゲー
ト抵抗等に大きく依存する。
効果トランジスタに於ける雑音指数は次に示すクケイの
式（Fukui'seq.）でも良く知られているようにソース抵
抗、ゲート〜ソース間容量、相互コングクタンス、ゲー
ト抵抗等に大きく依存する。
この式でＦは雑音指数、Kfはフィッテング定数、ｆは
動作周波数、Cgsはゲート〜ソース間容量、Rgはゲート
抵抗、Rsはソース抵抗、gmは相互コンダクタンスをそれ
ぞれ表している。ここで特にソース抵抗は真性相互コン
ダクタンスにも影響を与えるため重要と言える。通常の
MESFETや選択ドープ構造FETに於てはソース抵抗を低減
させることを意図してゲートの位置を可能な限りソース
電極に近づける努力がなされている。
動作周波数、Cgsはゲート〜ソース間容量、Rgはゲート
抵抗、Rsはソース抵抗、gmは相互コンダクタンスをそれ
ぞれ表している。ここで特にソース抵抗は真性相互コン
ダクタンスにも影響を与えるため重要と言える。通常の
MESFETや選択ドープ構造FETに於てはソース抵抗を低減
させることを意図してゲートの位置を可能な限りソース
電極に近づける努力がなされている。
MESFETに関してはこのソース抵抗を低減させる別の方
法としてユナイテッド・ステイツ・パテント（United S
tates Patent）の第4,727,404号（Patent Number4,727,
404）にボッコン・ギボッド（Boccon−Gibod）が提案し
ているような方法がある。第４図にこの提案されている
FETの要部切断面図を示す。通常のMESFETの構造に加え
て、ソース電極〜ゲート電極間及びドレイン電極〜ゲー
ト電極間に誘電体層を形成し、該誘電体層上に金属膜を
形成している。該金属膜はソース電極及びドレイン電極
と電気的に接触している。高周波動作時に於ては金属膜
と能動層の間のキャパシタを通してソース電極からゲー
ト下に電子が流れ込むので実質上のソース抵抗成分は減
少する。
法としてユナイテッド・ステイツ・パテント（United S
tates Patent）の第4,727,404号（Patent Number4,727,
404）にボッコン・ギボッド（Boccon−Gibod）が提案し
ているような方法がある。第４図にこの提案されている
FETの要部切断面図を示す。通常のMESFETの構造に加え
て、ソース電極〜ゲート電極間及びドレイン電極〜ゲー
ト電極間に誘電体層を形成し、該誘電体層上に金属膜を
形成している。該金属膜はソース電極及びドレイン電極
と電気的に接触している。高周波動作時に於ては金属膜
と能動層の間のキャパシタを通してソース電極からゲー
ト下に電子が流れ込むので実質上のソース抵抗成分は減
少する。
（発明が解決しようとする問題点） 従来の例に示したようなソース、ドレイン、ゲートの
３端子電界効果トランジスタに於ては、ソース〜ゲート
間の２次元平面での距離がトランジスタのソース抵抗を
大きく左右する。これはMESFETのみならず、２次元電子
ガス層をチャネル層とした選択ドープ構造２次元電子ガ
ス電界効果トランジスタに於ても共通の問題点と言え
る。ソース抵抗は電界効果トランジスタの動作上に於け
る雑音指数をはじめとする諸々の特性に大きく反映する
パラメータである。従って通常はこのソース抵抗の低減
を意図してオーミック電極間の距離を小さくし、且つゲ
ートの形成位置を可能な限りソース電極に近づける努力
がなされている。しかしこれは半導体装置作製プロセス
上の制約から限界があり、しかもプロセスの条件設定が
歩留りを大きく左右する。従来の技術で示したボッコン
・ギボッドによる発明はこの問題点を解決するために考
えられたものである。しかし誘電体を用いるため充分な
誘電率が得られず問題点の解決に充分寄与していない。
又誘電体層を形成する際、界面状態の制御に注意しない
とチャネル層表面にチャネル電子のトラップが起こって
しまう可能性がある。
３端子電界効果トランジスタに於ては、ソース〜ゲート
間の２次元平面での距離がトランジスタのソース抵抗を
大きく左右する。これはMESFETのみならず、２次元電子
ガス層をチャネル層とした選択ドープ構造２次元電子ガ
ス電界効果トランジスタに於ても共通の問題点と言え
る。ソース抵抗は電界効果トランジスタの動作上に於け
る雑音指数をはじめとする諸々の特性に大きく反映する
パラメータである。従って通常はこのソース抵抗の低減
を意図してオーミック電極間の距離を小さくし、且つゲ
ートの形成位置を可能な限りソース電極に近づける努力
がなされている。しかしこれは半導体装置作製プロセス
上の制約から限界があり、しかもプロセスの条件設定が
歩留りを大きく左右する。従来の技術で示したボッコン
・ギボッドによる発明はこの問題点を解決するために考
えられたものである。しかし誘電体を用いるため充分な
誘電率が得られず問題点の解決に充分寄与していない。
又誘電体層を形成する際、界面状態の制御に注意しない
とチャネル層表面にチャネル電子のトラップが起こって
しまう可能性がある。
（問題点を解決するための手段） 本発明は以上述べたような問題点を解決する新規な構
造の半導体装置である。この半導体装置は、半絶縁性半
導体基板上に活性層が設けられており、該活性層上の２
箇所にソース電極及びドレイン電極に相当するオーミッ
タ電極を有し該オーミック電極間の所望の箇所にショッ
トキー型のゲート電極を有しているような電界効果トラ
ンジスタに於て、前記２つのオーミック電極と前記ゲー
ト電極の間の前記活性層上に前記活性層に比べ電子親和
力の小なる不純物添加半導体層を形成し、該半導体層上
に前記ゲート電極とは接触せずにかつ前記２つのオーミ
ック電極と電気的に接触しているような金属膜を有する
ことを特徴とする。又、このような半導体を製造する方
法は、半絶縁性半導体基板上に前記半絶縁性半導体基板
と格子整合するような不純物添加半導体層を成長させ、
続いて該不純物添加半導体層上に該不純物添加半導体層
に比べ電子親和力の小なる不純物無添加半導体層を成長
させる工程と、該不純物添加半導体層の所望の箇所をエ
ッチングし、前記不純物添加半導体表面を露呈させ、オ
ーミック電極を形成する工程と、該オーミック電極及び
前記不純物無添加半導体装上に金属膜を形成する工程
と、前記オーミック電極間の所望の位置に於て、前記金
属膜及び前記不純物無添加半導体層を順次エッチング
し、前記不純物添加半導体層表面を露呈させゲート電極
を形成する工程とを備えてなることを特徴とする。
造の半導体装置である。この半導体装置は、半絶縁性半
導体基板上に活性層が設けられており、該活性層上の２
箇所にソース電極及びドレイン電極に相当するオーミッ
タ電極を有し該オーミック電極間の所望の箇所にショッ
トキー型のゲート電極を有しているような電界効果トラ
ンジスタに於て、前記２つのオーミック電極と前記ゲー
ト電極の間の前記活性層上に前記活性層に比べ電子親和
力の小なる不純物添加半導体層を形成し、該半導体層上
に前記ゲート電極とは接触せずにかつ前記２つのオーミ
ック電極と電気的に接触しているような金属膜を有する
ことを特徴とする。又、このような半導体を製造する方
法は、半絶縁性半導体基板上に前記半絶縁性半導体基板
と格子整合するような不純物添加半導体層を成長させ、
続いて該不純物添加半導体層上に該不純物添加半導体層
に比べ電子親和力の小なる不純物無添加半導体層を成長
させる工程と、該不純物添加半導体層の所望の箇所をエ
ッチングし、前記不純物添加半導体表面を露呈させ、オ
ーミック電極を形成する工程と、該オーミック電極及び
前記不純物無添加半導体装上に金属膜を形成する工程
と、前記オーミック電極間の所望の位置に於て、前記金
属膜及び前記不純物無添加半導体層を順次エッチング
し、前記不純物添加半導体層表面を露呈させゲート電極
を形成する工程とを備えてなることを特徴とする。
（作用） 本発明における表面金属膜は、該金属膜下の不純物無
添加半導体層を介してウエハ表面活性層とキャパシタを
形成する。本発明のようにオーミック電極と前記金属膜
を接触させている場合には、金属膜とチャネルは抵抗成
分と共にキャパシタ成分を並列にした構造であるといえ
る。従って直流に対しては確かに金属膜すなわちオーミ
ックとウエハ表面活性層は抵抗を介した関係であるが、
高周波動作時には電流オーミックからキャパシタを通し
てチャネル層へ流れ込むことになり、前記不純物無添加
半導体層介してインピーダンスは実質上減少することと
なる。チャネル層に比べ電子親和力の小なる不純物無添
加半導体層を用いた本発明は、従来技術で示した誘電体
を用いている場合に比べ、高い誘電率をもつことから、
動作周波数が上昇するほどこの効果は大きくなり、従っ
てゲート〜ソース間インピーダンスは大幅に減少するこ
とになる。これは高周波数特性、すなわち遮断周波数の
向上や高周波利得、雑音指数の向上に反映する。第３図
に本発明の半導体装置の等価回路を示す。図中のCD,CS
の２つのキャパシタ成分により本発明の電界効果トラン
ジスタの高性能が期待できる。
添加半導体層を介してウエハ表面活性層とキャパシタを
形成する。本発明のようにオーミック電極と前記金属膜
を接触させている場合には、金属膜とチャネルは抵抗成
分と共にキャパシタ成分を並列にした構造であるといえ
る。従って直流に対しては確かに金属膜すなわちオーミ
ックとウエハ表面活性層は抵抗を介した関係であるが、
高周波動作時には電流オーミックからキャパシタを通し
てチャネル層へ流れ込むことになり、前記不純物無添加
半導体層介してインピーダンスは実質上減少することと
なる。チャネル層に比べ電子親和力の小なる不純物無添
加半導体層を用いた本発明は、従来技術で示した誘電体
を用いている場合に比べ、高い誘電率をもつことから、
動作周波数が上昇するほどこの効果は大きくなり、従っ
てゲート〜ソース間インピーダンスは大幅に減少するこ
とになる。これは高周波数特性、すなわち遮断周波数の
向上や高周波利得、雑音指数の向上に反映する。第３図
に本発明の半導体装置の等価回路を示す。図中のCD,CS
の２つのキャパシタ成分により本発明の電界効果トラン
ジスタの高性能が期待できる。
（実施例） 本発明の実施例を図面を参照しながら詳細に説明す
る。第１図に本発明の半導体装置の構造をあらわす要部
切断面構造を示す。半絶縁性半導体基板上に同種類の不
純物無添加半導体層、例えば半絶縁性GaAs基板11上に不
純物無添加GaAs層12を成長させ、続いてチャネル層に相
当する半導体層例えばｎ型にドープされたGaAs層13を形
成し、該GaAs層13上に、該GaAs層とはへテロ接合を有す
るような電子親和力の小さな不純物無添加半導体層例え
ば不純物無添加AlGaAs層14を順次積層成長させ、該不純
物無添加AlGaAs層14の特定箇所に前記ｎ型GaAs層13の表
面が露呈するような窓が開口され、オーミック電極16,1
7が形成されている。オーミック電極の間にはオーミッ
ク部分と同様の不純物無添加AlGaAs層14に開口部が形成
されており、その開口部にショットキー型のゲート電極
１が形成されている。不純物無添加AlGaAS層14上にはゲ
ート電極18には接触せずにオーミック電極16,17には接
触しているような金属膜15が形成されている。
る。第１図に本発明の半導体装置の構造をあらわす要部
切断面構造を示す。半絶縁性半導体基板上に同種類の不
純物無添加半導体層、例えば半絶縁性GaAs基板11上に不
純物無添加GaAs層12を成長させ、続いてチャネル層に相
当する半導体層例えばｎ型にドープされたGaAs層13を形
成し、該GaAs層13上に、該GaAs層とはへテロ接合を有す
るような電子親和力の小さな不純物無添加半導体層例え
ば不純物無添加AlGaAs層14を順次積層成長させ、該不純
物無添加AlGaAs層14の特定箇所に前記ｎ型GaAs層13の表
面が露呈するような窓が開口され、オーミック電極16,1
7が形成されている。オーミック電極の間にはオーミッ
ク部分と同様の不純物無添加AlGaAs層14に開口部が形成
されており、その開口部にショットキー型のゲート電極
１が形成されている。不純物無添加AlGaAS層14上にはゲ
ート電極18には接触せずにオーミック電極16,17には接
触しているような金属膜15が形成されている。
次に本発明の電界効果トランジスタ製造方法を図を用
いて説明する。第２（ａ）〜（ｊ）図はその概略図であ
る。半絶縁性半導体基板例えば半絶縁性GaAs基板上３に
不純物無添加GaA4s層32、不純物添加GaAs層33、不純物
無添加GaAs層34、不純物無添加AlGaAs層34を順次分子線
エビタキシー法（MBE法）あるいは有機金属気相成長法
（MOCVD法）等の結晶成長法により成長させる。この電
界効果トランジスタの活性層は不純物添加GaAs層33に相
当する。続いて前記不純物無添加AlGaAS層34をレジスト
35を用いて所望の箇所に開口し、不純物添加GaAs層33の
表面を露呈させ、リフトオフ法を用いてオーミック金属
例えばAu/Ni/AuGeの蒸着を行う。蒸着後は高温熱処理ア
ロイによりオーミック金属の共晶化を行いオーミック電
極36,37の形成を行う。次にオーミック電極36,37及び不
純物無添加AlGaAs層34に金属膜例えばAu/Pt/Tiの薄膜層
38を蒸着形成する。続いてオーミック電極間の所望の位
置にレジスト39を用いてゲート位置に開口パターンを形
成し、例えばイオンミリングまたは反応性イオンエッチ
ング（RIE）により金属膜層38及び不純物無添加AlGaAs
層34の途中までのエッチングを行う。続いて酸と過酸化
水素と水の混合液を用いたウエットエッチング、あるい
は反応性イオンエッチングによる開口部における残りの
不純物無添加AlGaAs層34をチャネルに相当する不純物添
加GaAs層33表面が現れるまでエッチングする。続いてGa
As層をエッチングするためのエッチャント例えば硫酸と
過酸化水素と水の混合液により表面の不純物添加GaAs層
33をエッチングすることによりリセスを形成する。リセ
ス形成後はリフトオフ法によりゲート金属例えばAl/Ti
あるいはAu/Pt/Ti等の金属を用いてショットキーゲート
電極40を形成する。
いて説明する。第２（ａ）〜（ｊ）図はその概略図であ
る。半絶縁性半導体基板例えば半絶縁性GaAs基板上３に
不純物無添加GaA4s層32、不純物添加GaAs層33、不純物
無添加GaAs層34、不純物無添加AlGaAs層34を順次分子線
エビタキシー法（MBE法）あるいは有機金属気相成長法
（MOCVD法）等の結晶成長法により成長させる。この電
界効果トランジスタの活性層は不純物添加GaAs層33に相
当する。続いて前記不純物無添加AlGaAS層34をレジスト
35を用いて所望の箇所に開口し、不純物添加GaAs層33の
表面を露呈させ、リフトオフ法を用いてオーミック金属
例えばAu/Ni/AuGeの蒸着を行う。蒸着後は高温熱処理ア
ロイによりオーミック金属の共晶化を行いオーミック電
極36,37の形成を行う。次にオーミック電極36,37及び不
純物無添加AlGaAs層34に金属膜例えばAu/Pt/Tiの薄膜層
38を蒸着形成する。続いてオーミック電極間の所望の位
置にレジスト39を用いてゲート位置に開口パターンを形
成し、例えばイオンミリングまたは反応性イオンエッチ
ング（RIE）により金属膜層38及び不純物無添加AlGaAs
層34の途中までのエッチングを行う。続いて酸と過酸化
水素と水の混合液を用いたウエットエッチング、あるい
は反応性イオンエッチングによる開口部における残りの
不純物無添加AlGaAs層34をチャネルに相当する不純物添
加GaAs層33表面が現れるまでエッチングする。続いてGa
As層をエッチングするためのエッチャント例えば硫酸と
過酸化水素と水の混合液により表面の不純物添加GaAs層
33をエッチングすることによりリセスを形成する。リセ
ス形成後はリフトオフ法によりゲート金属例えばAl/Ti
あるいはAu/Pt/Ti等の金属を用いてショットキーゲート
電極40を形成する。
以上で本発明の電界効果トランジスタ製造工程は完了
する。
する。
尚、本発明の実施例は特定の材料、特定の値を用いて
説明したがこれは理解を容易にするためのものであり、
他のIII−Ｖ族化合物半導体はInGaAs、InP系もとよりII
−VI族、IV族などでも良い。また、例えばオーミック金
属やゲート金属金属膜等を構成する材料についても他の
材料で構わない。
説明したがこれは理解を容易にするためのものであり、
他のIII−Ｖ族化合物半導体はInGaAs、InP系もとよりII
−VI族、IV族などでも良い。また、例えばオーミック金
属やゲート金属金属膜等を構成する材料についても他の
材料で構わない。
（発明の効果） 本発明により電界効果トランジスタに於て高周波動作
に大きく影響するソース抵抗成分を大幅に削減すること
が出来る。この効果に大きく貢献しているのはゲート〜
オートミック間に於けるチャネル上の不純物無添加半導
体層及び該不純物無添加半導体層上の金属薄膜層であ
る。該金属薄膜層がオーミック電極と導通を取っており
尚且つ、前記不純物無添加半導体層を介してチャネル層
とキャパシタを構成していることから高周波動作時に於
ける実質的なソース〜ゲート間のインピーダンスは減少
することになり、従ってこの構造の電界効果トランジス
タでは優れた高周波特性が期待できる。又本発明の電界
効果トランジスタ製造方法により前記の構造の電界効果
トランジスタは容易に製造することが可能となる。
に大きく影響するソース抵抗成分を大幅に削減すること
が出来る。この効果に大きく貢献しているのはゲート〜
オートミック間に於けるチャネル上の不純物無添加半導
体層及び該不純物無添加半導体層上の金属薄膜層であ
る。該金属薄膜層がオーミック電極と導通を取っており
尚且つ、前記不純物無添加半導体層を介してチャネル層
とキャパシタを構成していることから高周波動作時に於
ける実質的なソース〜ゲート間のインピーダンスは減少
することになり、従ってこの構造の電界効果トランジス
タでは優れた高周波特性が期待できる。又本発明の電界
効果トランジスタ製造方法により前記の構造の電界効果
トランジスタは容易に製造することが可能となる。
第１図は本発明による電界効果トランジスタの要部切断
面図、第２図（ａ）〜（ｊ）は本発明による電界効果ト
ランジスタ製造法を示す工程図、第３図は本発明の電界
効果トランジスタの等価回路を示す図、第４図はソース
抵抗の低減を狙った電界効果トランジスタ構造の一従来
例を示す図である。 11……半絶縁性GaAs基板、 12……不純物無添加GaAs層、 13……不純物添加GaAs層、 14……不純物無添加AlGaAs層、15……金属膜、 16……ソース、17……ドレイン、18……ゲート、 31……半絶縁性GaAs基板、 32……不純物無添加GaAs層、 33……不純物添加GaAs層、 34……不純物無添加AlGaAs層、 35……レジスト、36……ソース、 37……ドレイン、38……金属膜、 39……レジスト、40……ゲート、 41……半絶縁性基板、42……能動層、 43……誘電体層、44……電極、45……金属膜、 46……ゲート電極
面図、第２図（ａ）〜（ｊ）は本発明による電界効果ト
ランジスタ製造法を示す工程図、第３図は本発明の電界
効果トランジスタの等価回路を示す図、第４図はソース
抵抗の低減を狙った電界効果トランジスタ構造の一従来
例を示す図である。 11……半絶縁性GaAs基板、 12……不純物無添加GaAs層、 13……不純物添加GaAs層、 14……不純物無添加AlGaAs層、15……金属膜、 16……ソース、17……ドレイン、18……ゲート、 31……半絶縁性GaAs基板、 32……不純物無添加GaAs層、 33……不純物添加GaAs層、 34……不純物無添加AlGaAs層、 35……レジスト、36……ソース、 37……ドレイン、38……金属膜、 39……レジスト、40……ゲート、 41……半絶縁性基板、42……能動層、 43……誘電体層、44……電極、45……金属膜、 46……ゲート電極
Claims (2)
- 【請求項１】半絶縁性半導体基板上に活性層が設けられ
ており、該活性層上の２箇所にソース電極及びドレイン
電極に相当するオーミック電極を有し、該オーミック電
極間の所望の箇所にショットキー型のゲート電極を有し
ているような電界効果トランジスタに於て、前記２つの
オーミック電極と前記ゲート電極の間の前記活性層上に
前記活性層に比べ電子親和力の小なる不純物無添加半導
体層を有し、該半導体層上に前記ゲート電極とは接触せ
ずにかつ前記２つのオーミック電極と電気的に接触して
いるような金属膜を設けてあることを特徴とする電界効
果トランジスタ。 - 【請求項２】半絶縁性半導体基板上に前記半絶縁性半導
体基板と格子整合するような不純物添加半導体層を成長
させ、該不純物添加半導体層上に該不純物添加半導体層
に比べ電子親和力の小なる不純物無添加半導体層を成長
させる工程と、該不純物添加半導体層の所望の箇所をエ
ッチングし、前記不純物添加半導体表面を露呈させ、オ
ーミック電極を形成する工程と、該オーミック電極及び
前記不純物無添加半導体層上に金属膜を形成する工程
と、前記オーミック電極間の所望の位置に於て、前記金
属膜及び前記不純物無添加半導体層を順次エッチング
し、前記不純物添加半導体層表面を露呈させゲート電極
を形成する工程とを備えてなることを特徴とする電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005171A JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005171A JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185042A JPH02185042A (ja) | 1990-07-19 |
| JP2513290B2 true JP2513290B2 (ja) | 1996-07-03 |
Family
ID=11603788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005171A Expired - Fee Related JP2513290B2 (ja) | 1989-01-11 | 1989-01-11 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513290B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS59181673A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| FR2558647B1 (fr) * | 1984-01-23 | 1986-05-09 | Labo Electronique Physique | Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor |
| US4641161A (en) * | 1984-09-28 | 1987-02-03 | Texas Instruments Incorporated | Heterojunction device |
-
1989
- 1989-01-11 JP JP1005171A patent/JP2513290B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02185042A (ja) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6620662B2 (en) | Double recessed transistor | |
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| US4829347A (en) | Process for making indium gallium arsenide devices | |
| JP2001326284A (ja) | 化合物半導体集積回路およびその製造方法 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US5939737A (en) | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance | |
| JP2004193273A (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP2513290B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06204253A (ja) | 電界効果半導体装置 | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| US20020011604A1 (en) | Semiconductor device for milliwave band oscillation, fabricating method therefor and oscillator therewith | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JPH0329302B2 (ja) | ||
| JPH0574813A (ja) | 化合物半導体装置 | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| JPH0445546A (ja) | 電界効果トランジスタ | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JPH05129342A (ja) | 化合物半導体装置 | |
| JP3093495B2 (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JP2588170B2 (ja) | 半導体装置の製造方法 | |
| JPH036831A (ja) | 電界効果トランジスタの製造方法 | |
| JP2679544B2 (ja) | 量子細線型電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |