JPH05129342A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH05129342A JPH05129342A JP28616891A JP28616891A JPH05129342A JP H05129342 A JPH05129342 A JP H05129342A JP 28616891 A JP28616891 A JP 28616891A JP 28616891 A JP28616891 A JP 28616891A JP H05129342 A JPH05129342 A JP H05129342A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gainas
- source electrode
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 オーミックコンタクトの接触抵抗の低減化と
安定化を図る。 【構成】 オーミック電極であるソース電極２８および
ドレイン電極２９を硫化物層３３を介してアンドープＡ
lＩnＡsショットキー層２６上に形成する。このよう
に、表面順位密度の低い硫化物層３３を介してオーミッ
ク電極を形成することによって、オーミックコンタクト
の接触抵抗の低減化と安定化を図る。
安定化を図る。 【構成】 オーミック電極であるソース電極２８および
ドレイン電極２９を硫化物層３３を介してアンドープＡ
lＩnＡsショットキー層２６上に形成する。このよう
に、表面順位密度の低い硫化物層３３を介してオーミッ
ク電極を形成することによって、オーミックコンタクト
の接触抵抗の低減化と安定化を図る。
Description
【０００１】
【産業上の利用分野】この発明は、ＧaＩnＡs/ＡlＩnＡ
s高電子移動度トランジスタ(以下、ＨＥＭＴと略称す
る)またはＧaＡs/ＡlＧaＡsＨＥＭＴ等の化合物半導体
装置に関する。
s高電子移動度トランジスタ(以下、ＨＥＭＴと略称す
る)またはＧaＡs/ＡlＧaＡsＨＥＭＴ等の化合物半導体
装置に関する。
【０００２】
【従来の技術】化合物半導体装置の中で、近年その高速
性が実証されて実用化に向けて開発が活発化しているＧ
aＩnＡs/ＡlＩnＡsＨＥＭＴやＧaＡs/ＡlＧaＡsＨＥＭ
Ｔが注目されている。以下、ＧaＩnＡs/ＡlＩnＡsＨＥ
ＭＴについて説明する。図９に、最も一般的なプレーナ
構造ＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図を示
す。また、図１０に、最も一般的なリセス構造ＧaＩnＡ
s/ＡlＩnＡsＨＥＭＴの構造断面図を示す。
性が実証されて実用化に向けて開発が活発化しているＧ
aＩnＡs/ＡlＩnＡsＨＥＭＴやＧaＡs/ＡlＧaＡsＨＥＭ
Ｔが注目されている。以下、ＧaＩnＡs/ＡlＩnＡsＨＥ
ＭＴについて説明する。図９に、最も一般的なプレーナ
構造ＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図を示
す。また、図１０に、最も一般的なリセス構造ＧaＩnＡ
s/ＡlＩnＡsＨＥＭＴの構造断面図を示す。
【０００３】図９および図１０において、１は半絶縁性
ＩnＰ基板、２はアンドープＡlＩnＡsバッファ層、３は
アンドープＧaＩnＡsチャネル層、４はアンドープＡlIn
Ａsスペーサ層、５は５×１０18/cm3ＳiドープＡlＩnＡ
sドナー層、６はアンドープＡlＩnＡsショットキー層、
７は５×１０18/cm3ＳiドープＧaＩnＡsコンタクト層、
８はソース電極、９はドレイン電極、１０はゲート電極
である。上記ソース電極８およびドレイン電極９として
は通常ＡuＧe/Ｎi系の金属が使用され、電極形成後２５
０℃〜３５０℃の熱処理(アロイ工程)をすることで電極
直下の半導体層とオーミック接合をなしている。尚、１
２はＧe拡散層である。
ＩnＰ基板、２はアンドープＡlＩnＡsバッファ層、３は
アンドープＧaＩnＡsチャネル層、４はアンドープＡlIn
Ａsスペーサ層、５は５×１０18/cm3ＳiドープＡlＩnＡ
sドナー層、６はアンドープＡlＩnＡsショットキー層、
７は５×１０18/cm3ＳiドープＧaＩnＡsコンタクト層、
８はソース電極、９はドレイン電極、１０はゲート電極
である。上記ソース電極８およびドレイン電極９として
は通常ＡuＧe/Ｎi系の金属が使用され、電極形成後２５
０℃〜３５０℃の熱処理(アロイ工程)をすることで電極
直下の半導体層とオーミック接合をなしている。尚、１
２はＧe拡散層である。
【０００４】図９および図１０のいずれのＨＥＭＴにお
いても、アンドープＧaＩnＡsチャネル層３内のアンド
ープＡlＩnＡsスペーサ層４側の界面付近に２次元的に
電子が分布し、この電子が両トランジスタのキャリアと
なるのである。
いても、アンドープＧaＩnＡsチャネル層３内のアンド
ープＡlＩnＡsスペーサ層４側の界面付近に２次元的に
電子が分布し、この電子が両トランジスタのキャリアと
なるのである。
【０００５】一般に、ＧaＩnＡs/ＡlＩnＡsＨＥＭＴ
は、ＧaＡs/ＡlＧaＡsＨＥＭＴに比べて非常に高い相互
コンダクタンスを有している。ところが一方、ゲートリ
ーク電流が大きいという問題があることが知られてい
る。この非常に大きいゲートリーク電流を低減するため
に、ゲート電極１０の下にはＳiドーピング層ではなく
アンドープ層を形成するのが一般的になっている。図９
および図１０においては、アンドープＡlＩnＡsショッ
トキー層６が上記ゲート電極下のアンドープ層に対応す
る。
は、ＧaＡs/ＡlＧaＡsＨＥＭＴに比べて非常に高い相互
コンダクタンスを有している。ところが一方、ゲートリ
ーク電流が大きいという問題があることが知られてい
る。この非常に大きいゲートリーク電流を低減するため
に、ゲート電極１０の下にはＳiドーピング層ではなく
アンドープ層を形成するのが一般的になっている。図９
および図１０においては、アンドープＡlＩnＡsショッ
トキー層６が上記ゲート電極下のアンドープ層に対応す
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記プ
レーナ構造のＨＥＭＴの場合には、以下に述べるような
問題点がある。すなわち、表面のアンドープＡlＩnＡs
ショットキー層６が非常に酸化され易い。そのため、ア
ンドープＡlＩnＡsショットキー層６が一旦大気に触れ
ると大気中の酸素や水分によってその表面が酸化されて
酸化物層１１が形成されるのである。また、上記アンド
ープＡlＩnＡsショットキー層６の表面は多くの表面順
位をもっているため非常に不安定な層となっている。こ
の不安定な酸化物層１１がオーミック金属と２次元電子
との間にあるためにオーミックコンタクトの接触抵抗が
高く、且つその値が大きく変動するという問題がある。
レーナ構造のＨＥＭＴの場合には、以下に述べるような
問題点がある。すなわち、表面のアンドープＡlＩnＡs
ショットキー層６が非常に酸化され易い。そのため、ア
ンドープＡlＩnＡsショットキー層６が一旦大気に触れ
ると大気中の酸素や水分によってその表面が酸化されて
酸化物層１１が形成されるのである。また、上記アンド
ープＡlＩnＡsショットキー層６の表面は多くの表面順
位をもっているため非常に不安定な層となっている。こ
の不安定な酸化物層１１がオーミック金属と２次元電子
との間にあるためにオーミックコンタクトの接触抵抗が
高く、且つその値が大きく変動するという問題がある。
【０００７】また、上記リセス構造のＨＥＭＴの場合に
は、以下に述べるような問題点がある。すなわち、表面
はアンドープＡlInＡsショットキー層ではなく、５×１
０18/cm3ＳiドープＧaＩnＡsコンタクト層７となってい
る。この場合、上記５×１０18/cm3ＳiドープＧaＩnＡs
コンタクト層７であるＧaＩnＡs層は、上記アンドープ
ＡlＩnＡsショットキー層６であるＡlＩnＡs層に比べて
表面酸化を受けにくく、且つＳiドーピングしているた
めに表面順位の変化の影響を受けにくくなっている。こ
のため、オーミックコンタクトの接触抵抗は低減され
て、その値は安定化するのである。
は、以下に述べるような問題点がある。すなわち、表面
はアンドープＡlInＡsショットキー層ではなく、５×１
０18/cm3ＳiドープＧaＩnＡsコンタクト層７となってい
る。この場合、上記５×１０18/cm3ＳiドープＧaＩnＡs
コンタクト層７であるＧaＩnＡs層は、上記アンドープ
ＡlＩnＡsショットキー層６であるＡlＩnＡs層に比べて
表面酸化を受けにくく、且つＳiドーピングしているた
めに表面順位の変化の影響を受けにくくなっている。こ
のため、オーミックコンタクトの接触抵抗は低減され
て、その値は安定化するのである。
【０００８】しかしながら、上記ゲート電極１０の下に
アンドープ層を形成するために図１０に示すような断面
形状にする必要がある。したがって、ゲート電極１０部
分の５×１０18/cm3ＳiドープＧaＩnＡsコンタクト層７
を完全にエッチングする必要がある。このエッチング
は、通常リセスエッチングと呼ばれており、そのエッチ
ング量が少しでも変動するとトランジスタのドレイン飽
和電流や閾値電圧(Ｖth)が変わってしまう。すなわち、
上記リセス構造のＨＥＭＴには、非常に面倒なリセスエ
ッチング工程を経なければならないという問題がある。
アンドープ層を形成するために図１０に示すような断面
形状にする必要がある。したがって、ゲート電極１０部
分の５×１０18/cm3ＳiドープＧaＩnＡsコンタクト層７
を完全にエッチングする必要がある。このエッチング
は、通常リセスエッチングと呼ばれており、そのエッチ
ング量が少しでも変動するとトランジスタのドレイン飽
和電流や閾値電圧(Ｖth)が変わってしまう。すなわち、
上記リセス構造のＨＥＭＴには、非常に面倒なリセスエ
ッチング工程を経なければならないという問題がある。
【０００９】そこで、この発明の目的は、オーミックコ
ンタクトの接触抵抗を低減して安定化を図ることができ
る化合物半導体装置を提供することにある。
ンタクトの接触抵抗を低減して安定化を図ることができ
る化合物半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、半導体層上に形成されてこの半導体層
とオーミック接合によって対峙しているソース電極およ
びドレイン電極と、上記半導体層上に形成されてこの半
導体層とショットキー接合によって対峙しているゲート
電極とを有して、上記ソース電極とゲート電極との間に
印加する電圧によってソース電極とドレイン電極との間
の電流を制御する化合物半導体装置において、上記ソー
ス電極の下およびドレイン電極の下に硫化物層を形成し
たことを特徴としている。
め、この発明は、半導体層上に形成されてこの半導体層
とオーミック接合によって対峙しているソース電極およ
びドレイン電極と、上記半導体層上に形成されてこの半
導体層とショットキー接合によって対峙しているゲート
電極とを有して、上記ソース電極とゲート電極との間に
印加する電圧によってソース電極とドレイン電極との間
の電流を制御する化合物半導体装置において、上記ソー
ス電極の下およびドレイン電極の下に硫化物層を形成し
たことを特徴としている。
【００１１】
【作用】半導体層とオーミック接合によって対峙してい
るソース電極の下および上記半導体層とオーミック接合
によって対峙しているドレイン電極の下には硫化物層が
形成されている。つまり、表面順位密度の低い硫化物層
を介してオーミック電極が形成されている。その結果、
オーミック電極の接触抵抗は小さくなり、その値が安定
するのである。
るソース電極の下および上記半導体層とオーミック接合
によって対峙しているドレイン電極の下には硫化物層が
形成されている。つまり、表面順位密度の低い硫化物層
を介してオーミック電極が形成されている。その結果、
オーミック電極の接触抵抗は小さくなり、その値が安定
するのである。
【００１２】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。この発明は、化合物半導体装置におけるソー
ス電極およびドレイン電極の下に硫化物層を形成するこ
とによって、オーミック電極の接触抵抗を低減して安定
化を図るものである。
説明する。この発明は、化合物半導体装置におけるソー
ス電極およびドレイン電極の下に硫化物層を形成するこ
とによって、オーミック電極の接触抵抗を低減して安定
化を図るものである。
【００１３】＜第１実施例＞図１は上述のようにソース
電極およびドレイン電極の下に硫化物層を形成したプレ
ーナ構造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図
である。また、図２乃至図５は、図１に示すプレーナ構
造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの製造工程中におけ
る構造断面図である。以下、図１乃至図５を参照して、
本実施例に係るプレーナ構造のＧaＩnＡs/ＡlＩnＡsＨ
ＥＭＴの製造方法および構造について説明する。
電極およびドレイン電極の下に硫化物層を形成したプレ
ーナ構造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図
である。また、図２乃至図５は、図１に示すプレーナ構
造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの製造工程中におけ
る構造断面図である。以下、図１乃至図５を参照して、
本実施例に係るプレーナ構造のＧaＩnＡs/ＡlＩnＡsＨ
ＥＭＴの製造方法および構造について説明する。
【００１４】先ず、始めに半絶縁性ＩnＰ基板２１をキ
シレンやアセトン等の有機溶剤を用いて脱脂し、分子線
エピタキシャル装置の成長室に搬入する。そして、基板
温度を徐々に上げて行き、３００℃に達したところでＡ
sフラックスを半絶縁性ＩnＰ基板２１の表面に照射す
る。その状態で基板温度をさらに５５０℃にまで上げ、
５５０℃に達した状態で３分間放置する。このとき半絶
縁性ＩnＰ基板２１表面に付着している自然酸化膜は除
去される。
シレンやアセトン等の有機溶剤を用いて脱脂し、分子線
エピタキシャル装置の成長室に搬入する。そして、基板
温度を徐々に上げて行き、３００℃に達したところでＡ
sフラックスを半絶縁性ＩnＰ基板２１の表面に照射す
る。その状態で基板温度をさらに５５０℃にまで上げ、
５５０℃に達した状態で３分間放置する。このとき半絶
縁性ＩnＰ基板２１表面に付着している自然酸化膜は除
去される。
【００１５】その後、基板温度を下げて５００℃に達し
た段階で、図２に示すように、厚さ２５００オングスト
ロームのアンドープＡlＩnＡsバッファ層２２、厚さ５
００オングストロームのアンドープＧaＩnＡsチャネル
層２３、厚さ８０オングストロームのアンドープＡlＩn
Ａsスペーサ層２４、厚さ１００オングストロームの５
×１０18/cm3ＳiドープＡlＩnＡsドナー層２５、厚さ２
５０オングストロームのアンドープＡlＩnＡsショット
キー層２６を順次成長させて、層構造を形成する。尚、
上記アンドープＡlＩnＡsショットキー層２６は、大気
に触れると大気中の酸素や水分によってその表面が酸化
される。したがって、アンドープＡlInＡsショットキー
層２６の表面には酸化物層３２が形成されるのである。
た段階で、図２に示すように、厚さ２５００オングスト
ロームのアンドープＡlＩnＡsバッファ層２２、厚さ５
００オングストロームのアンドープＧaＩnＡsチャネル
層２３、厚さ８０オングストロームのアンドープＡlＩn
Ａsスペーサ層２４、厚さ１００オングストロームの５
×１０18/cm3ＳiドープＡlＩnＡsドナー層２５、厚さ２
５０オングストロームのアンドープＡlＩnＡsショット
キー層２６を順次成長させて、層構造を形成する。尚、
上記アンドープＡlＩnＡsショットキー層２６は、大気
に触れると大気中の酸素や水分によってその表面が酸化
される。したがって、アンドープＡlInＡsショットキー
層２６の表面には酸化物層３２が形成されるのである。
【００１６】この場合の成長速度は１μm/hourである。
また、ＧaＩnＡsおよびＡlＩnＡsの組成は夫々Ｇa0.47
Ｉn0.53ＡsおよびＡl0.48Ｉn0.52Ａsであり、半絶縁性
ＩnＰ基板２１に格子整合して成長している。
また、ＧaＩnＡsおよびＡlＩnＡsの組成は夫々Ｇa0.47
Ｉn0.53ＡsおよびＡl0.48Ｉn0.52Ａsであり、半絶縁性
ＩnＰ基板２１に格子整合して成長している。
【００１７】その後、通常のフォトエッチング工程を経
て素子間分離を行い、図３に示すようなオーミック電極
形成用フォトレジスト３１を形成する。そして、(Ｎ
Ｈ4)2Ｓxの体積パーセント１０％の水溶液に３分間浸
す。この工程によって、図４に示すように、オーミック
電極形成用フォトレジスト３１間におけるアンドープＡ
lＩnＡsショットキー層２６表面には、形成されていた
酸化物層３２が硫黄によって還元されて硫化物層３３が
形成される。尚、この場合の温度は室温である。
て素子間分離を行い、図３に示すようなオーミック電極
形成用フォトレジスト３１を形成する。そして、(Ｎ
Ｈ4)2Ｓxの体積パーセント１０％の水溶液に３分間浸
す。この工程によって、図４に示すように、オーミック
電極形成用フォトレジスト３１間におけるアンドープＡ
lＩnＡsショットキー層２６表面には、形成されていた
酸化物層３２が硫黄によって還元されて硫化物層３３が
形成される。尚、この場合の温度は室温である。
【００１８】このように、上記アンドープＡlＩnＡsシ
ョットキー層２６の表面に硫化物層３３が形成されるこ
とによって、アンドープＡlＩnＡsショットキー層２６
の表面順位密度が大幅に減少する。したがって、この表
面順位密度の低い硫化物層３３を介してオーミック電極
を形成することによって、オーミック電極の接触抵抗を
小さくし、且つその値を安定させることができるのであ
る。
ョットキー層２６の表面に硫化物層３３が形成されるこ
とによって、アンドープＡlＩnＡsショットキー層２６
の表面順位密度が大幅に減少する。したがって、この表
面順位密度の低い硫化物層３３を介してオーミック電極
を形成することによって、オーミック電極の接触抵抗を
小さくし、且つその値を安定させることができるのであ
る。
【００１９】次に、脱イオン水を用いて５分間水洗いを
行い、Ｎ2ブローによって基板表面の水滴を除去する。
行い、Ｎ2ブローによって基板表面の水滴を除去する。
【００２０】その後、抵抗加熱蒸着機を用いて、ＡuＧe
/Ｎi/Ａuを夫々１０００オングストローム,２００オン
グストローム,１０００オングストロームの厚さで形成
する。そして、アセトン等の有機溶剤を用いてリフトオ
フを行い、続いてＮ2雰囲気中において２７５℃で１分
間熱処理を行う。こうして、図５に示すような半導体層
とオーミック接合を成しているソース電極２８およびド
レイン電極２９を形成する。尚、３４はＧe拡散層であ
る。
/Ｎi/Ａuを夫々１０００オングストローム,２００オン
グストローム,１０００オングストロームの厚さで形成
する。そして、アセトン等の有機溶剤を用いてリフトオ
フを行い、続いてＮ2雰囲気中において２７５℃で１分
間熱処理を行う。こうして、図５に示すような半導体層
とオーミック接合を成しているソース電極２８およびド
レイン電極２９を形成する。尚、３４はＧe拡散層であ
る。
【００２１】その後、通常のフォトエッチング工程を経
てゲート電極１０を形成し、図１に示すようなプレーナ
構造のＧaＩnＡs/ＡlＡＩnＡsＨＥＭＴが形成される。
てゲート電極１０を形成し、図１に示すようなプレーナ
構造のＧaＩnＡs/ＡlＡＩnＡsＨＥＭＴが形成される。
【００２２】上述のように、本実施例におけるＨＥＭＴ
は、アンドープＡlＩnＡsショットキー層２６の表面に
形成された酸化物層３２のうち、ソース電極２８および
ドレイン電極２９を形成する箇所を硫黄によって還元し
て硫化物層３３に変換している。したがって、上記アン
ドープＡlＩnＡsショットキー層２６の表面順位密度が
大幅に減少し、オーミック電極であるソース電極２８お
よびドレイン電極９の接触抵抗を小さくし、その値の安
定化を図ることができる。
は、アンドープＡlＩnＡsショットキー層２６の表面に
形成された酸化物層３２のうち、ソース電極２８および
ドレイン電極２９を形成する箇所を硫黄によって還元し
て硫化物層３３に変換している。したがって、上記アン
ドープＡlＩnＡsショットキー層２６の表面順位密度が
大幅に減少し、オーミック電極であるソース電極２８お
よびドレイン電極９の接触抵抗を小さくし、その値の安
定化を図ることができる。
【００２３】本実施例におけるプレーナ構造のＧaＩnＡ
s/ＡlＩnＡsＨＥＭＴのオーミックコンタクトの接触抵
抗の実測値は０.３０〜０.３５Ω・mmであり、図９に示
す従来のプレーナ構造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴ
のオーミックコンタクトの接触抵抗の実測値０.５〜０.
７Ω・mmに比較して約１/２に低減されており、上述の効
果が十分立証された。
s/ＡlＩnＡsＨＥＭＴのオーミックコンタクトの接触抵
抗の実測値は０.３０〜０.３５Ω・mmであり、図９に示
す従来のプレーナ構造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴ
のオーミックコンタクトの接触抵抗の実測値０.５〜０.
７Ω・mmに比較して約１/２に低減されており、上述の効
果が十分立証された。
【００２４】また、上記プレーナ構造のＧaＩnＡs/Ａl
ＩnＡsＨＥＭＴではＧaＩnＡsコンタクト層を用いてい
ないので、上記リセスエッチング工程を必要としない。
したがって、オーミックコンタクトの接触抵抗が低いＨ
ＥＭＴを簡単に製造することができる。
ＩnＡsＨＥＭＴではＧaＩnＡsコンタクト層を用いてい
ないので、上記リセスエッチング工程を必要としない。
したがって、オーミックコンタクトの接触抵抗が低いＨ
ＥＭＴを簡単に製造することができる。
【００２５】＜第２実施例＞近年、熱処理することなく
(つまり、熱処理によるｎ型不純物の半導体層への拡散
がなく)、通常ショットキー電極に用いられるような金
属を用いてオーミック電極を形成する方法が提案されて
いる(電気通信学会研究会報告書 ＥＤ９０−１４１)。
(つまり、熱処理によるｎ型不純物の半導体層への拡散
がなく)、通常ショットキー電極に用いられるような金
属を用いてオーミック電極を形成する方法が提案されて
いる(電気通信学会研究会報告書 ＥＤ９０−１４１)。
【００２６】この方法によって形成されたＨＥＭＴの一
例として、図１１に示すようなリセス構造を有するＨＥ
ＭＴがある。このＨＥＭＴは、図１０に示すような従来
のリセス構造のＨＥＭＴの場合とは異なって、オーミッ
ク電極の形成にｎ型不純物となるＧeの拡散を用いな
い。そのために、オーミック電極直下に５×１０18/cm3
ＳiドープＧaＩnＡsコンタクト層７を有しているにもか
かわらず、オーミック電極の接触抵抗は５×１０18/cm3
ＳiドープＧaＩnＡsコンタクト層７の表面状態に大きく
依存するのである。したがって、上記熱処理を必要とし
ない方法で形成されたＨＥＭＴにも、硫化物層を形成す
ることによってオーミック電極の接触抵抗の低減化およ
び安定化が期待できるのである。
例として、図１１に示すようなリセス構造を有するＨＥ
ＭＴがある。このＨＥＭＴは、図１０に示すような従来
のリセス構造のＨＥＭＴの場合とは異なって、オーミッ
ク電極の形成にｎ型不純物となるＧeの拡散を用いな
い。そのために、オーミック電極直下に５×１０18/cm3
ＳiドープＧaＩnＡsコンタクト層７を有しているにもか
かわらず、オーミック電極の接触抵抗は５×１０18/cm3
ＳiドープＧaＩnＡsコンタクト層７の表面状態に大きく
依存するのである。したがって、上記熱処理を必要とし
ない方法で形成されたＨＥＭＴにも、硫化物層を形成す
ることによってオーミック電極の接触抵抗の低減化およ
び安定化が期待できるのである。
【００２７】図６はソース電極下およびドレイン電極の
下に硫化物層を形成した熱処理を必要としないリセス構
造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図であ
る。また、図７および図８は、図６に示す熱処理を必要
としないリセス構造のＧaInＡs/ＡlＩnＡsＨＥＭＴの製
造工程中における構造断面図である。以下、図６乃至図
８を参照して本実施例に係るＧaＩnＡs/ＡlＩnＡsＨＥ
ＭＴの製造方法を説明する。
下に硫化物層を形成した熱処理を必要としないリセス構
造のＧaＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図であ
る。また、図７および図８は、図６に示す熱処理を必要
としないリセス構造のＧaInＡs/ＡlＩnＡsＨＥＭＴの製
造工程中における構造断面図である。以下、図６乃至図
８を参照して本実施例に係るＧaＩnＡs/ＡlＩnＡsＨＥ
ＭＴの製造方法を説明する。
【００２８】第１実施例と同じ方法で、半絶縁性ＩnＰ
基板４１上に、アンドープＡlＩnＡsバッファ層４２,ア
ンドープＧaＩnＡsチャネル層４３,アンドープＡlＩnＡ
sスペーサ層４４,５×１０18/cm3ＳiドープＡlＩnＡsド
ナー層４５,アンドープＡlＩnＡsショットキー層４６,
ＳiドープＡlＩnＡsコンタクト層４８および５×１０18
/cm3ＳiドープＧaＩnＡsコンタクト層４７を分子線エピ
タキシャル法によって形成し、図７に示すような層構造
を形成する。尚、この場合にも、５×１０18/cm3Ｓiド
ープＧaＩnＡsコンタクト層４７の表面が大気中の酸素
や水分によって酸化されて、５×１０18/cm3Ｓiドープ
ＧaＩnＡsコンタクト層４７の表面に酸化物層５２が形
成される。
基板４１上に、アンドープＡlＩnＡsバッファ層４２,ア
ンドープＧaＩnＡsチャネル層４３,アンドープＡlＩnＡ
sスペーサ層４４,５×１０18/cm3ＳiドープＡlＩnＡsド
ナー層４５,アンドープＡlＩnＡsショットキー層４６,
ＳiドープＡlＩnＡsコンタクト層４８および５×１０18
/cm3ＳiドープＧaＩnＡsコンタクト層４７を分子線エピ
タキシャル法によって形成し、図７に示すような層構造
を形成する。尚、この場合にも、５×１０18/cm3Ｓiド
ープＧaＩnＡsコンタクト層４７の表面が大気中の酸素
や水分によって酸化されて、５×１０18/cm3Ｓiドープ
ＧaＩnＡsコンタクト層４７の表面に酸化物層５２が形
成される。
【００２９】次に、図８に示すように、第１実施例と同
じ方法によって、酸化物層５２が還元されて形成された
硫化物層５３上にオーミック電極であるソース電極４９
およびドレイン電極５０を形成する。ただし、第２実施
例の場合においては、オーミック電極金属としてＡuＧe
/Ｎi系の金属を用いる必要はなく、通常ショットキー電
極用の金属として用いられるＴi/Ｐt/ＡuあるいはＡl等
の金属を用いる。
じ方法によって、酸化物層５２が還元されて形成された
硫化物層５３上にオーミック電極であるソース電極４９
およびドレイン電極５０を形成する。ただし、第２実施
例の場合においては、オーミック電極金属としてＡuＧe
/Ｎi系の金属を用いる必要はなく、通常ショットキー電
極用の金属として用いられるＴi/Ｐt/ＡuあるいはＡl等
の金属を用いる。
【００３０】その後、通常のフォトエッチング工程及び
リセスエッチング工程を経てゲート電極５１を形成し
て、図６に示すような熱処理を必要としないリセス構造
のＧaＩnＡs/ＡlＡＩnＡsＨＥＭＴを形成する。
リセスエッチング工程を経てゲート電極５１を形成し
て、図６に示すような熱処理を必要としないリセス構造
のＧaＩnＡs/ＡlＡＩnＡsＨＥＭＴを形成する。
【００３１】このように、第２実施例におけるＨＥＭＴ
の場合も、第１実施例の場合と同様にソース電極４９お
よびドレイン電極５０直下における５×１０18/cm3Ｓi
ドープＧaＩnＡsコンタクト層４７の表面に硫化物層５
３を形成している。したがって、オーミック電極の接触
抵抗を小さくし、その値の安定化を図ることができるの
である。
の場合も、第１実施例の場合と同様にソース電極４９お
よびドレイン電極５０直下における５×１０18/cm3Ｓi
ドープＧaＩnＡsコンタクト層４７の表面に硫化物層５
３を形成している。したがって、オーミック電極の接触
抵抗を小さくし、その値の安定化を図ることができるの
である。
【００３２】上記各実施例においては、ＧaＩnＡsチャ
ネルを有するＧaＩnＡs/ＡlＩnＡsＨＥＭＴを例に説明
しているが、この発明はこれに限定されるものではな
い。例えば、ＧaＡsチャネルを有するＧaＡs/ＡlＧaＡs
ＨＥＭＴや、ＧaＩnＡsチャネルを有するＧaＩnＡs/Ａl
ＩnＡs金属半導体電界効果トランジスタ(以下、ＭＥＳ
ＦＥＴと略称する)や、ＩnＰチャネルを有するＩnＰ/Ａ
lＩnＡsＭＥＳＦＥＴ等のトランジスタにも適応可能で
ある。
ネルを有するＧaＩnＡs/ＡlＩnＡsＨＥＭＴを例に説明
しているが、この発明はこれに限定されるものではな
い。例えば、ＧaＡsチャネルを有するＧaＡs/ＡlＧaＡs
ＨＥＭＴや、ＧaＩnＡsチャネルを有するＧaＩnＡs/Ａl
ＩnＡs金属半導体電界効果トランジスタ(以下、ＭＥＳ
ＦＥＴと略称する)や、ＩnＰチャネルを有するＩnＰ/Ａ
lＩnＡsＭＥＳＦＥＴ等のトランジスタにも適応可能で
ある。
【００３３】
【発明の効果】以上より明らかなように、この発明の化
合物半導体装置は、半導体層とオーミック接合によって
対峙しているソース電極の下および上記半導体層とオー
ミック接合によって対峙しているドレイン電極の下に硫
化物層を形成したので、表面順位密度の低い硫化物層を
介してオーミック電極を形成できる。したがって、オー
ミックコンタクトの接触抵抗を低減して安定化を図るこ
とができる。
合物半導体装置は、半導体層とオーミック接合によって
対峙しているソース電極の下および上記半導体層とオー
ミック接合によって対峙しているドレイン電極の下に硫
化物層を形成したので、表面順位密度の低い硫化物層を
介してオーミック電極を形成できる。したがって、オー
ミックコンタクトの接触抵抗を低減して安定化を図るこ
とができる。
【図１】この発明の半導体装置に係るプレーナ構造のＧ
aＩnＡs/ＡlＩnＡsＨＥＭＴにおける一実施例の構造断
面図である。
aＩnＡs/ＡlＩnＡsＨＥＭＴにおける一実施例の構造断
面図である。
【図２】図１に示すプレーナ構造のＧaＩnＡs/ＡlＩnＡ
sＨＥＭＴの製造工程における構造断面図である。
sＨＥＭＴの製造工程における構造断面図である。
【図３】図２に続く製造工程における構造断面図であ
る。
る。
【図４】図３に続く製造工程における構造断面図であ
る。
る。
【図５】図４に続く製造工程における構造断面図であ
る。
る。
【図６】この発明の半導体装置に係る熱処理を必要とし
ないリセス構造のＧaInＡs/ＡlＩnＡsＨＥＭＴにおける
一実施例の構造断面図である。
ないリセス構造のＧaInＡs/ＡlＩnＡsＨＥＭＴにおける
一実施例の構造断面図である。
【図７】図６に示す熱処理を必要としないリセス構造の
ＧaＩnＡs/ＡlＩnＡsＨＥＭＴの製造工程における構造
断面図である。
ＧaＩnＡs/ＡlＩnＡsＨＥＭＴの製造工程における構造
断面図である。
【図８】図７に続く製造工程における構造断面図であ
る。
る。
【図９】従来のプレーナ構造のＧaＩnＡs/ＡlＩnＡsＨ
ＥＭＴの構造断面図である。
ＥＭＴの構造断面図である。
【図１０】従来のリセス構造のＧaＩnＡs/ＡlＩnＡsＨ
ＥＭＴの構造断面図である。
ＥＭＴの構造断面図である。
【図１１】従来の熱処理を必要としないリセス構造のＧ
aＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図である。
aＩnＡs/ＡlＩnＡsＨＥＭＴの構造断面図である。
２１,４１…半絶縁性ＩnＰ基板、２２,４２…アンドー
プＡlＩnＡsバッファ層、２３,４３…アンドープＧaＩn
Ａsチャネル層、２４,４４…アンドープＡlＩnＡsスペ
ーサ層、２５,４５…５×１０18/cm3ＳiドープＡlＩnＡ
sドナー層、２６,４６…アンドープＡlＩnＡsショット
キー層、２８,４９…ソース電極、 ２９,
５０…ドレイン電極、３０,５１…ゲート電極、
３２,５２…酸化物層、３３,５３…硫化物層、
３４…Ｇe拡散層、４７…５×１０18/cm3Ｓ
iドープＧaＩnＡsコンタクト層、４８…ＳiドープＡlＩ
nＡsコンタクト層。
プＡlＩnＡsバッファ層、２３,４３…アンドープＧaＩn
Ａsチャネル層、２４,４４…アンドープＡlＩnＡsスペ
ーサ層、２５,４５…５×１０18/cm3ＳiドープＡlＩnＡ
sドナー層、２６,４６…アンドープＡlＩnＡsショット
キー層、２８,４９…ソース電極、 ２９,
５０…ドレイン電極、３０,５１…ゲート電極、
３２,５２…酸化物層、３３,５３…硫化物層、
３４…Ｇe拡散層、４７…５×１０18/cm3Ｓ
iドープＧaＩnＡsコンタクト層、４８…ＳiドープＡlＩ
nＡsコンタクト層。
Claims (1)
- 【請求項１】 半導体層上に形成されてこの半導体層と
オーミック接合によって対峙しているソース電極及びド
レイン電極と、上記半導体層上に形成されてこの半導体
層とショットキー接合によって対峙しているゲート電極
とを有して、上記ソース電極とゲート電極との間に印加
する電圧によってソース電極とドレイン電極との間の電
流を制御する化合物半導体装置において、 上記ソース電極の下及びドレイン電極の下に硫化物層を
備えたことを特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28616891A JPH05129342A (ja) | 1991-10-31 | 1991-10-31 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28616891A JPH05129342A (ja) | 1991-10-31 | 1991-10-31 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129342A true JPH05129342A (ja) | 1993-05-25 |
Family
ID=17700826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28616891A Pending JPH05129342A (ja) | 1991-10-31 | 1991-10-31 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129342A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
| JP2006511095A (ja) * | 2002-12-17 | 2006-03-30 | レイセオン・カンパニー | 硫化物封止パッシベーション技法 |
-
1991
- 1991-10-31 JP JP28616891A patent/JPH05129342A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
| US6184547B1 (en) | 1997-02-05 | 2001-02-06 | Nec Corporation | Field effect transistor and method of fabricating the same |
| US6448119B1 (en) | 1997-02-05 | 2002-09-10 | Nec Corporation | Field effect transistor and method of fabricating the same |
| JP2006511095A (ja) * | 2002-12-17 | 2006-03-30 | レイセオン・カンパニー | 硫化物封止パッシベーション技法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| US4829347A (en) | Process for making indium gallium arsenide devices | |
| US5352909A (en) | Field effect transistor and method for manufacturing the same | |
| US5689125A (en) | Cadmium sulfide interface layers for improving III-V semiconductor device performance and characteristics | |
| JPH0521468A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0324782B2 (ja) | ||
| JP2003163226A (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP2004193273A (ja) | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH05129342A (ja) | 化合物半導体装置 | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| KR940010557B1 (ko) | 반도체장치 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0738091A (ja) | 半導体装置 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JPH0671011B2 (ja) | 電界効果トランジスタ |