JPS6353710B2 - - Google Patents

Info

Publication number
JPS6353710B2
JPS6353710B2 JP56061702A JP6170281A JPS6353710B2 JP S6353710 B2 JPS6353710 B2 JP S6353710B2 JP 56061702 A JP56061702 A JP 56061702A JP 6170281 A JP6170281 A JP 6170281A JP S6353710 B2 JPS6353710 B2 JP S6353710B2
Authority
JP
Japan
Prior art keywords
layer
gallium arsenide
electron
germanium
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56061702A
Other languages
English (en)
Other versions
JPS57176772A (en
Inventor
Takashi Mimura
Sukehisa Hyamizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56061702A priority Critical patent/JPS57176772A/ja
Priority to DE8282302106T priority patent/DE3280011D1/de
Priority to EP82302106A priority patent/EP0064829B1/en
Publication of JPS57176772A publication Critical patent/JPS57176772A/ja
Priority to US06/839,826 priority patent/US4714948A/en
Publication of JPS6353710B2 publication Critical patent/JPS6353710B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置及びその製造方法に関す
る。詳しくは、本特許出願の出願人のなした特許
出願(特願昭55第82035号)に係る高電子移動度
トランジスタ(以下HEMTという。)及びその製
造方法の改良に関する。更に詳しくは、出力電極
と電子供給層とが絶縁されているHEMTとその
製造方法とに関する。
HEMTとは電子親和力の相異なる2種の半導
体を接合することにより形成される一つのヘテロ
接合面の近傍に発生する電子蓄積層(二次元電子
ガス)の電子濃度を制御電極に印加される電圧に
よつて制御して、他に設けられた1対の電極間に
前記の電子蓄積層によつて形成される導電路のイ
ンピーダンスを制御する能動的半導体装置をい
う。
HEMTの大きな特徴は、上記の電子蓄積層
(二次元電子ガス)の電子移動度が、不純物散乱
による効果が電子移動度を抑制する主因となるよ
うな低い温度例えば77〓において極めて大きくな
ることである。上記の電子蓄積層(二次元電子ガ
ス)は、不純物ドープを必要としない電子親和力
の大きな半導体層(チヤンネル層)中ではある
が、ヘテロ接合のごく近傍に、ごく薄く、電子波
の拡がり程度の厚さ、すなわち、数10Å以内の範
囲に発生するので、不純物ドープを必要とする電
子親和力の小さな半導体よりなる層(電子供給
層)から空間的に分離され、その電子移動度は不
純物散乱による効果が電子移動度の増大を阻むこ
ととなるような低温において、極めて大きな電子
移動度が実現されることになる。この電子移動度
の改善は10倍程度又はそれ以上であることが実験
的に確認されている。
又、HEMTは、電子親和力の大きな半導体層
(チヤンネル層)を上層にするか下層にするかに
より2種類に分類され、前者にあつては、電子親
和力の大きな半導体層(チヤンネル層)の金属学
的厚さと電子親和力の小さな半導体層(電子供給
層)の金属学的厚さとの比が、層構造によつて決
定される特定の値より大きいか小さいかにより、
ノーマリオン型(デプレツシヨンモード)、又は、
ノーマリオフ型(エンハンスメントモード)とな
る。又、後者にあつては、電子親和力の小さな半
導体層(電子供給層)の金属学的厚さが、層構造
によつて決定される特定の値より大きいか小さい
かにより、ノーマリオン型、又は、ノーマリオフ
型となる。
いづれの場合においても、HEMTの導電媒体
はチヤンネル層中に発生する電子蓄積層(二次元
電子ガス)であるから、出力電極とチヤンネル層
内の電子蓄積層とが導通していることは必要であ
るが電子供給層とは導通している必要はなく、む
しろ有害である。これは電子移動度の低い電子供
給層内を流れる電流が動作に関与したり、ゲート
による制御が及ばない電流を流すことになるから
である。特に1GHz以上の高周波の場合は追従が
困難となり、全く動作しないという欠点を生ず
る。従来出力電極と二次元電子ガスとの接続のた
めには、上記の半導体組み合わせ層の表面に金
(Au)、金ゲルマニユウム(AuGe)等の金属を
蒸着して合金化しているが、チヤンネル層のみな
らず、電子供給層とも抵抗性接続がなされてしま
う。
本発明の目的は、HEMTにおいて、出力電極
と電子供給層とを絶縁し、ゲートの制御が及ばな
い電流を減少させ、特に高周波特性のすぐれた
HEMTと、その製造方法とを提供することにあ
る。その要旨は、電子供給層をアルミニユウムガ
リユウム砒素(AlGaAs)をもつて形成し、チヤ
ンネル層をガリユウム砒素(GaAs)、又は、ゲ
ルマニユウム(Ge)をもつて形成することとし、
出力電極形成領域からアルミニユウムガリユウム
砒素(AlGaAs)よりなる電子供給層を除去して
開口を形成し、この開口を一定時間酸素(O2
又は窒素(N2)雰囲気に曝した後、この開口に
ガリユウム砒素(GaAs)又はゲルマニユウム
(Ge)を選択的に成長堆積させ、この堆積層上に
出力電極を形成することにある。そして、本発明
の基づく原理は、エツチング直後のアルミニユウ
ムガリユウム砒素(AlGaAs)を酸素(O2)又は
窒素(N2)雰囲気に曝すと、その表面に極めて
安定な酸化アルミニユウム(Al2O3)又は窒化ア
ルミニユウム(Al4N3)を主成分とする絶縁薄層
が発生し、更に、その上にガリユウム砒素
(GaAs)又はゲルマニユウム(Ge)をエピタキ
シヤル成長させると、非晶質の高抵抗層が形成さ
れることにある。
以下、図面を参照しつつ、アルミニユウムガリ
ユウム砒素(AlGaAs)よりなる電子供給層が上
層であり、チヤンネル層はガリユウム砒素
(GaAs)よりなる、ノーマリオン型(デプレツ
シヨンモード)の実施例につきその製造方法の主
要工程を説明し、本発明の構成と特有の効果とを
明らかにする。
第1図参照 109Ωcm程度の比抵抗を有する半絶縁性のガリ
ユウム砒素(GaAs)基板1の上に、ノンドープ
のガリユウム砒素(GaAs)よりなる単結晶層2
を厚さ0.2μm程度に形成し、続けて、1×1018
cm3程度にシリコン(Si)をドープしたn型のアル
ミニユウムガリユウム砒素(Al0.3Ga0.7As)より
なる単結晶層3を厚さ0.2μm程度に形成する。こ
の工程は、モレキユラービームエピタキシヤル成
長法を使用し、基板温度約590℃をもつて連続的
に行うことができる。
第2図参照 アルミニユウムガリユウム砒素(Al0.3Ga0.7
As)よりなる単結晶層3上に化学的気相成長法
を使用して二酸化シリコン(SiO2)層4を形成
しリソグラフイ法を使用してこの二酸化シリコン
(SiO2)層4をソース・ドレイン領域上から選択
的に除去し、残留した二酸化シリコン(SiO2
層4をマスクとしてソース・ドレイン領域におけ
るアルミニユウムガリユウム砒素(Al0.3Ga0.7
As)よりなる単結晶層3を除去して開口5を形
成する。この工程は、二塩化二弗化炭素
(CCl2F2)を反応ガスとしたプラズマエツチング
法を使用してなすことが望ましい。アルミニユウ
ムガリユウム砒素(Al0.3Ga0.7As)層3のエツチ
ングが終了してガリユウム砒素(GaAs)層2の
エツチングが開始されると、プラズマの成分から
アルミニユウム(Al)が減少し、発光が変化す
るからアルミニユウムガリユウム砒素(Al0.3
Ga0.7As)層3のエツチング終了時点の検出が容
易であり、図に示す如き、僅かにガリユウム砒素
(GaAs)層2をエツチングした点で反応を終了
させることが容易に可能となるからである。
第3図参照 ソース・ドレイン領域のエツチング終了後、酸
素(O2)又は窒素(N2)雰囲気中に約30分以上
曝すと、アルミニユウムガリユウム砒素(Al0.3
Ga0.7As)層3のエツチング面に、夫々、酸化ア
ルミニユウム(Al2O3)又は窒化アルミニユウム
(Al4N3)よりなる絶縁膜6が形成される。この
絶縁膜6の厚さは僅か10Å程度であるが、極めて
安定していて強靭であり、600℃程度の温度で破
壊されることがない。
第4図参照 再び前記の二酸化シリコン(SiO2)層4をマ
スクとして、開口5内に高濃度にn型不純物をド
ープしたガリユウム砒素(GaAs)層7を成長さ
せる。この工程は、当初真空度10-10Torr、成長
時真空度10-7Torr、温度600℃をもつて、通常の
モレキユラービームエピタキシヤル成長法を使用
してなすことも可能であるが、有機金属をソース
とする気相エピタキシヤル成長法を使用してなす
と更に有利である。二酸化シリコン(SiO2)層
4よりなるマスク上にはガリユウム砒素
(GaAs)層が形成されないからである。この工
程において形成されるガリユウム砒素(GaAs)
層7はアルミニユウムガリユウム砒素(Al0.3
Ga0.7As)層3又は酸化アルミニユウム(Al2O3
もしくは窒化アルミニユウム(Al4N3)6の上に
成長堆積されるときは非晶質となり、高抵抗の絶
縁層8となるが、ガリユウム砒素(GaAs)層2
の上に成長堆積されるときは単結晶となり、低抵
抗となる。したがつて、アルミニユウムガリユウ
ム砒素(Al0.3Ga0.7As)層3が極めて高濃度にド
ープされていてガリユウム砒素(GaAs)層7と
の界面においてトンネル現象が認められるような
場合でも、これら二つの層3,7は完全に分離さ
れる。
第5図参照 マスクとして使用された二酸化シリコン
(SiO2)層4を除去する。この工程は過酸化水素
(H2O2)を含有する弗酸(HF)で洗滌すればた
りる。
第6図参照 ソース・ドレイン領域のガリユウム砒素
(GaAs)層7上に選択的に金(Au)、金ゲルマニ
ユウム(AuGe)層を蒸着して、ソース・ドレイ
ン電極9を形成し、一方ゲート領域にアルミニユ
ウム(Al)、チタン(Ti)、白金(Pt)、金(Au)
等を選択的に蒸着してゲート10を形成する。
以下ワイヤボンデング(図示せず。)、表面安定
化膜(図示せず。)形成等を行つて半導体装置を
完成する。
以上説明せる通り、本発明によれば、電子供給
層をアルミニユウムガリユウム砒素(Al0.3Ga0.7
As)とし、チヤンネル層をガリユウム砒素
(GaAs)とするHEMTにおいて、ソース・ドレ
イン電極と電子供給層とが酸化アルミニユウム
(Al2O3)又は窒化アルミニユウム(Al4N3)を主
成分とする絶縁薄膜と非晶質ガリユウム砒素
(GaAs)又は非晶質ゲルマニユウム(Ge)との
組み合わせによつて絶縁されており、高周波特性
の優れたHEMTとその製造方法とを提供するこ
とができる。
尚、HEMTを製造しうる半導体の組み合わせ
はアルミニユウムガリユウム砒素(Al0.3Ga0.7
As)とガリユウム砒素(GaAs)又はゲルマニユ
ウム(Ge)との組み合わせ以外にもあるが、本
発明における電子供給層を構成する半導体はアル
ミニユウムを含むものである必要がある。又、チ
ヤンネル層は極力低不純物濃度とすることが望ま
しいが、電子供給層のドナー濃度と比べて例えば
1/10以下のレベルであれば、電子蓄積層での十分
高い電子移動度という効果を奏するものであり、
この程度の不純物濃度のものは本発明における不
純物ドープされていないチヤンネル層に相当する
と解すべきものである。
又、本発明は上記のとおり、エツチングされた
直後のアルミニユウムガリユウム砒素(Al0.3
Ga0.7As)が酸素(O2)又は窒素(N2)雰囲気と
接触して安定な酸化アルミニユウム(Al2O3)又
は窒化アルミニユウム(Al3N4)を作る性質に基
づいているものであるから、上記の一連の工程の
うち、この工程以外の工程については、かなりの
自由度が許される。上記の実施例は、アルミニユ
ウムガリユウム砒素(Al0.3Ga0.7As)よりなる電
子供給層を上層としてノーマリオン型(デプレツ
シヨンモード)HEMTを構成する場合を示して
あるが、本発明は上記と同一の層順でノーマリオ
フ型(エンハンスメントモード)HEMTを構成
する場合にも適用でき、又、上記とは逆の層順で
アルミニユウムガリユウム砒素(Al0.3Ga0.7As)
よりなる電子供給層を下層とする場合にも適用し
うる。この場合は、ガリユウム砒素(GaAs)又
はゲルマニユウム(Ge)よりなるチヤンネル層
が上層である故、ソース・ドレイン領域の合金化
を電子蓄積層には到達するが電子供給層には到達
しない程度に極めて正確になしうれば、本発明が
解決した欠点を伴なわないことになるが、そのよ
うに正確な合金化は困難であるからである。尚、
この製造方法は第7図に示す超格子構造に対して
も適用可能である。
【図面の簡単な説明】
第1〜6図は本発明の一実施例に係る半導体装
置の製造方法の主要工程終了後の基板断面図を示
す。第7図は本発明に係る半導体装置の製造方法
を超格子構造体に適用した場合の基板断面図を示
す。 1…半絶縁性基板、2…ガリユウム砒素の単結
晶よりなるチヤンネル層、3…アルミニユウムガ
リユウム砒素の単結晶層よりなる電子供給層、4
…二酸化シリコン層よりなるマスク、5…アルミ
ニユウムガリユウム砒素層よりなる電子供給層に
形成された開口、6…電子供給層に形成された開
口にみえる電子供給層表面に形成された絶縁膜
(酸化アルミニユウム又は窒化アルミニユウム)、
7…ソース・ドレイン領域を構成するガリユウム
砒素又はゲルマニユウム層、8…非晶質高抵抗絶
縁層、9…ソース・ドレイン電極、10…ゲート
電極。

Claims (1)

  1. 【特許請求の範囲】 1 不純物ドープされていないガリユウム砒素又
    はゲルマニウムの単結晶層よりなるチヤンネル層
    とn型の不純物がドープされたアルミニユウムガ
    リユウム砒素の単結晶層よりなる電子供給層との
    組み合せ層構造を有し、電子親和力の差にもとづ
    きヘテロ界面近傍の前記チヤンネル層中に発生す
    る高移動度電子蓄積層を導電媒体とする半導体装
    置において、出力電極は前記組み合せ層構造の前
    記ヘテロ界面に達するように埋め込まれn型不純
    物がドープされたガリユウム砒素又はゲルマニユ
    ウムよりなる埋め込み層をもつて形成されてお
    り、該埋め込み層と前記電子蓄積層とは導通状態
    にあるが、前記電子供給層とはアルミニユウムガ
    リユウム砒素表面を酸化又は窒化して成る絶縁薄
    膜と非晶質のガリユウム砒素又はゲルマニユウム
    の薄層とにより絶縁されていることを特徴とする
    半導体装置。 2 半絶縁性基板上に、不純物ドープされていな
    いガリユウム砒素又はゲルマニユウムの単結晶層
    よりなるチヤンネル層とn型の不純物がドープさ
    れたアルミニユウムガリユウム砒素の単結晶層よ
    りなる電子供給層との組み合わせ層構造を形成
    し、該組み合わせ層構造の上に、シヨツトキ型又
    は絶縁ゲート型の制御電極を設け、該制御電極を
    挟んで、抵抗性接続された複数の出力電極を設け
    る半導体装置の製造方法において、前記組み合わ
    せ層構造形成後、該組み合わせ層構造の複数の一
    部領域から該組み合わせ層構造のうちの少なくと
    も上層を除去して該組み合わせ層構造の層間の界
    面を露出する開口を形成し、該開口を一定時間酸
    素又は窒素雰囲気に曝した後、前記開口にn型不
    純物をドープしたガリユウム砒素又はゲルマニユ
    ウムよりなる層を成長堆積させ、該成長堆積され
    たガリユウム砒素又はゲルマニユウムよりなる層
    上に前記出力電極を形成することを特徴とする半
    導体装置の製造方法。
JP56061702A 1981-04-23 1981-04-23 Semiconductor device and manufacture thereof Granted JPS57176772A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56061702A JPS57176772A (en) 1981-04-23 1981-04-23 Semiconductor device and manufacture thereof
DE8282302106T DE3280011D1 (en) 1981-04-23 1982-04-23 High electron mobility semiconductor device and process for producing the same
EP82302106A EP0064829B1 (en) 1981-04-23 1982-04-23 High electron mobility semiconductor device and process for producing the same
US06/839,826 US4714948A (en) 1981-04-23 1986-03-13 HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56061702A JPS57176772A (en) 1981-04-23 1981-04-23 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS57176772A JPS57176772A (en) 1982-10-30
JPS6353710B2 true JPS6353710B2 (ja) 1988-10-25

Family

ID=13178831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56061702A Granted JPS57176772A (en) 1981-04-23 1981-04-23 Semiconductor device and manufacture thereof

Country Status (4)

Country Link
US (1) US4714948A (ja)
EP (1) EP0064829B1 (ja)
JP (1) JPS57176772A (ja)
DE (1) DE3280011D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537781B1 (fr) * 1982-12-14 1986-05-30 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'accumulation par gaz d'electrons
DE3629685C2 (de) * 1986-09-01 2000-08-10 Daimler Chrysler Ag Photoempfänger
DE3629681A1 (de) * 1986-09-01 1988-03-10 Licentia Gmbh Photoempfaenger
JPH07120807B2 (ja) * 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
DE3644410A1 (de) * 1986-12-24 1988-07-07 Licentia Gmbh Photoempfaenger
FR2611305B1 (fr) * 1987-02-20 1990-04-27 Labo Electronique Physique Circuit comportant des lignes conductrices pour le transfert de signaux rapides
US5227644A (en) * 1989-07-06 1993-07-13 Nec Corporation Heterojunction field effect transistor with improve carrier density and mobility
JPH03145139A (ja) * 1989-10-30 1991-06-20 Mitsubishi Electric Corp 電界効果トランジスタとその製造方法
US5242846A (en) * 1989-10-30 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a junction field effect transistor
GB2279806B (en) * 1993-07-05 1997-05-21 Toshiba Cambridge Res Center Semiconductor device and method of making same
US6444552B1 (en) * 1999-07-15 2002-09-03 Hrl Laboratories, Llc Method of reducing the conductivity of a semiconductor and devices made thereby
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
DE102008021674A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
EP3213350A4 (en) * 2014-10-30 2018-06-13 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法
JP2021111666A (ja) * 2020-01-08 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 化合物半導体装置及び化合物半導体装置の製造方法
CN112380659A (zh) * 2020-11-11 2021-02-19 天津大学 基于新型电阻模型的GaN HEMT等效电路拓扑结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681668A (en) * 1967-11-14 1972-08-01 Sony Corp Semiconductor device and a method of making the same
US3956033A (en) * 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US4163237A (en) * 1978-04-24 1979-07-31 Bell Telephone Laboratories, Incorporated High mobility multilayered heterojunction devices employing modulated doping
US4291327A (en) * 1978-08-28 1981-09-22 Bell Telephone Laboratories, Incorporated MOS Devices
DE2913068A1 (de) * 1979-04-02 1980-10-23 Max Planck Gesellschaft Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.

Also Published As

Publication number Publication date
EP0064829B1 (en) 1989-11-02
EP0064829A3 (en) 1985-09-25
EP0064829A2 (en) 1982-11-17
JPS57176772A (en) 1982-10-30
US4714948A (en) 1987-12-22
DE3280011D1 (en) 1989-12-07

Similar Documents

Publication Publication Date Title
JPS6353710B2 (ja)
JP3716906B2 (ja) 電界効果トランジスタ
JP4751498B2 (ja) 半導体三端子装置
US7144765B2 (en) Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof
JPS6357947B2 (ja)
JP3147036B2 (ja) 化合物半導体装置及びその製造方法
JPS5851575A (ja) 半導体装置の製造方法
KR100548047B1 (ko) 전계효과트랜지스터
JP2558418B2 (ja) 電界効果型素子とその製造方法
US5828087A (en) AlInAs semiconductor device contaning Si and P
JPS6354228B2 (ja)
JP2000208753A (ja) 半導体装置とその製造方法
JPS6357946B2 (ja)
JP3624357B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2001298031A (ja) 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JP3399673B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPH0523497B2 (ja)
JP2001267554A (ja) 電界効果トランジスタ及びその製造方法
JPH0472384B2 (ja)
JP2003100774A (ja) 半導体装置およびその製造方法
JPH02188964A (ja) 半導体装置およびその製造方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH0621105A (ja) 電界効果トランジスタおよびその製造方法
JPS59181673A (ja) 半導体装置
JPH06302625A (ja) 電界効果トランジスタおよびその製造方法