JPH0936393A - ショットキー接合を有する半導体装置の製造方法 - Google Patents
ショットキー接合を有する半導体装置の製造方法Info
- Publication number
- JPH0936393A JPH0936393A JP21007795A JP21007795A JPH0936393A JP H0936393 A JPH0936393 A JP H0936393A JP 21007795 A JP21007795 A JP 21007795A JP 21007795 A JP21007795 A JP 21007795A JP H0936393 A JPH0936393 A JP H0936393A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- insulating film
- semiconductor device
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】ショットキー障壁の低下やそれに伴うショット
キー接合の逆方向リーク電流の増加を抑制して、半導体
装置の性能低下を防止すること。 【構成】単層かまたは複数の半導体層からなる、導電性
かまたは半絶縁性の半導体基板１上に、半導体層である
ショットキー接触層２がエピタキシャル成長により形成
される。その上に、ＴｉやＡｌ等の金属またはそれらの
金属を層状に組み合わせた金属層であるショットキー電
極３が形成され、その上にショットキー電極３を被うよ
うに窒化珪素や酸化珪素等からなる絶縁膜４がプラズマ
ＣＶＤ法等により形成される。この絶縁膜４の形成を所
定の温度以下において実施すると、ショットキー障壁の
高さの低下や逆方向リーク電流の増加が見られないだけ
でなく、逆に、ショットキー特性の向上が見られた。
キー接合の逆方向リーク電流の増加を抑制して、半導体
装置の性能低下を防止すること。 【構成】単層かまたは複数の半導体層からなる、導電性
かまたは半絶縁性の半導体基板１上に、半導体層である
ショットキー接触層２がエピタキシャル成長により形成
される。その上に、ＴｉやＡｌ等の金属またはそれらの
金属を層状に組み合わせた金属層であるショットキー電
極３が形成され、その上にショットキー電極３を被うよ
うに窒化珪素や酸化珪素等からなる絶縁膜４がプラズマ
ＣＶＤ法等により形成される。この絶縁膜４の形成を所
定の温度以下において実施すると、ショットキー障壁の
高さの低下や逆方向リーク電流の増加が見られないだけ
でなく、逆に、ショットキー特性の向上が見られた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体と金属層と
の接合から成るショットキー接合を有する半導体装置に
おける金属層形成後の絶縁膜の形成方法に関する。特
に、本発明は、ＦＥＴ（電界効果トランジスタ）やＳＢ
Ｄ（ショットキーバリアダイオード）等のショットキー
電極形成後の絶縁膜の形成方法に関する。
の接合から成るショットキー接合を有する半導体装置に
おける金属層形成後の絶縁膜の形成方法に関する。特
に、本発明は、ＦＥＴ（電界効果トランジスタ）やＳＢ
Ｄ（ショットキーバリアダイオード）等のショットキー
電極形成後の絶縁膜の形成方法に関する。
【０００２】
【従来の技術】従来、ＦＥＴ、ＳＢＤ等の半導体装置の
様に、半導体層と金属層との接合から成るショットキー
接合を有する半導体装置においては、その性能を向上さ
せるために、理想的なショットキー障壁の得られるショ
ットキー接合が必要である。しかし実際は、金属層であ
るショットキー電極の形成方法やショットキー電極の形
成後の半導体プロセスの影響により理想的なショットキ
ー接合を得ることは困難である。
様に、半導体層と金属層との接合から成るショットキー
接合を有する半導体装置においては、その性能を向上さ
せるために、理想的なショットキー障壁の得られるショ
ットキー接合が必要である。しかし実際は、金属層であ
るショットキー電極の形成方法やショットキー電極の形
成後の半導体プロセスの影響により理想的なショットキ
ー接合を得ることは困難である。
【０００３】
【発明が解決しようとする課題】特に、半導体装置の信
頼性向上のため必要不可欠なショットキー電極形成後の
絶縁膜形成工程のために、ショットキー障壁の低下やそ
れに伴うショットキー接合の逆方向リーク電流の増加が
顕著になり、ＦＥＴやＳＢＤ等の性能低下をもたらすと
いう問題がある。これに対して、ゲート・ドレイン間の
電界集中を緩和する目的で、リセス形状を２段にする方
法等が提案されているが（特開平４−１８６４１号公
報）、その方法は、ゲート電極とそれがショットキー接
触する半導体層の反応によるショットキー特性の低下を
防止するものではない。
頼性向上のため必要不可欠なショットキー電極形成後の
絶縁膜形成工程のために、ショットキー障壁の低下やそ
れに伴うショットキー接合の逆方向リーク電流の増加が
顕著になり、ＦＥＴやＳＢＤ等の性能低下をもたらすと
いう問題がある。これに対して、ゲート・ドレイン間の
電界集中を緩和する目的で、リセス形状を２段にする方
法等が提案されているが（特開平４−１８６４１号公
報）、その方法は、ゲート電極とそれがショットキー接
触する半導体層の反応によるショットキー特性の低下を
防止するものではない。
【０００４】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、ショットキー接合を有す
る半導体装置の製造工程におけるショットキー障壁の低
下やそれに伴うショットキー接合の逆方向リーク電流の
増加を抑制して、半導体装置の性能低下を防止すること
である。
れたものであり、その目的は、ショットキー接合を有す
る半導体装置の製造工程におけるショットキー障壁の低
下やそれに伴うショットキー接合の逆方向リーク電流の
増加を抑制して、半導体装置の性能低下を防止すること
である。
【０００５】
【課題を解決するための手段】請求項１の発明は、半導
体層と金属層との接合から成るショットキー接合を有す
る半導体装置の製造方法において、半導体層の上に金属
層を形成した後に、金属層を覆うように絶縁膜を形成す
るとき、絶縁膜を形成する温度をショットキー障壁の低
下やそれに伴うショットキー接合の逆方向リーク電流の
増加が発生しない温度以下に制御することを特徴とす
る。
体層と金属層との接合から成るショットキー接合を有す
る半導体装置の製造方法において、半導体層の上に金属
層を形成した後に、金属層を覆うように絶縁膜を形成す
るとき、絶縁膜を形成する温度をショットキー障壁の低
下やそれに伴うショットキー接合の逆方向リーク電流の
増加が発生しない温度以下に制御することを特徴とす
る。
【０００６】又、請求項２の発明は、半導体層をｎ型Ｇ
ａＡｓで構成し、絶縁膜の形成を、２００℃〜２７０℃
の範囲の温度で行うことを特徴とする。さらに、請求項
３の発明は、絶縁膜を窒化膜とし、請求項４の発明はそ
の絶縁膜をプラズマＣＶＤ法により形成することを特徴
とする。又、請求項５の発明は半導体層のキャリア濃度
を４．５×１０17／ｃｍ3 以下とし、請求項６の発明は
半導体層のキャリア濃度を４．５×１０17／ｃｍ3 〜
１．５×１０17／ｃｍ3 とし、請求項７の発明は、半導
体装置をＦＥＴ又はショットキーバリアダイオードとし
たことを特徴とする。
ａＡｓで構成し、絶縁膜の形成を、２００℃〜２７０℃
の範囲の温度で行うことを特徴とする。さらに、請求項
３の発明は、絶縁膜を窒化膜とし、請求項４の発明はそ
の絶縁膜をプラズマＣＶＤ法により形成することを特徴
とする。又、請求項５の発明は半導体層のキャリア濃度
を４．５×１０17／ｃｍ3 以下とし、請求項６の発明は
半導体層のキャリア濃度を４．５×１０17／ｃｍ3 〜
１．５×１０17／ｃｍ3 とし、請求項７の発明は、半導
体装置をＦＥＴ又はショットキーバリアダイオードとし
たことを特徴とする。
【０００７】
【作用】本発明によると、ＦＥＴやＳＢＤのように、半
導体層と金属層との接合から成るショットキー接合を有
する半導体装置において、信頼性確保のため必要不可欠
な絶縁膜を所定温度下に制御して形成しているので、絶
縁膜を金属層であるショットキー電極の形成後に形成し
ても、ショットキー障壁の低下やそれに伴うショットキ
ー接合の逆方向リーク電流の増加を防止できる。さら
に、ショットキー障壁の高さを増加させ、それに伴いシ
ョットキー接合の逆方向リーク電流を低減することもで
きる。これにより、ＦＥＴやＳＢＤ等の性能低下を防止
するか、さらにそれらの性能を向上することが可能とな
る。
導体層と金属層との接合から成るショットキー接合を有
する半導体装置において、信頼性確保のため必要不可欠
な絶縁膜を所定温度下に制御して形成しているので、絶
縁膜を金属層であるショットキー電極の形成後に形成し
ても、ショットキー障壁の低下やそれに伴うショットキ
ー接合の逆方向リーク電流の増加を防止できる。さら
に、ショットキー障壁の高さを増加させ、それに伴いシ
ョットキー接合の逆方向リーク電流を低減することもで
きる。これにより、ＦＥＴやＳＢＤ等の性能低下を防止
するか、さらにそれらの性能を向上することが可能とな
る。
【０００８】半導体層をｎ型ＧａＡｓで構成した場合に
は、絶縁膜の形成は２００℃〜２７０℃の範囲の温度で
行うと、ショットキー障壁の低下が防止され、逆方向リ
ーク電流を低減させることができる。又、絶縁膜を窒化
膜とし上記温度範囲で成膜するとき、同様な効果が得ら
れる。絶縁膜は、プラズマＣＶＤ法で形成できる。さら
に、半導体層のキャリア濃度を４．５×１０17／ｃｍ3
以下として、望ましくは１．５×１０17／ｃｍ3 〜４．
５×１０17／ｃｍ3 として、所定範囲の温度で絶縁膜を
成膜するとき、ショットキー障壁の低下が防止され、逆
方向リーク電流を低減させることができる。
は、絶縁膜の形成は２００℃〜２７０℃の範囲の温度で
行うと、ショットキー障壁の低下が防止され、逆方向リ
ーク電流を低減させることができる。又、絶縁膜を窒化
膜とし上記温度範囲で成膜するとき、同様な効果が得ら
れる。絶縁膜は、プラズマＣＶＤ法で形成できる。さら
に、半導体層のキャリア濃度を４．５×１０17／ｃｍ3
以下として、望ましくは１．５×１０17／ｃｍ3 〜４．
５×１０17／ｃｍ3 として、所定範囲の温度で絶縁膜を
成膜するとき、ショットキー障壁の低下が防止され、逆
方向リーク電流を低減させることができる。
【０００９】
（第１実施例）以下、本発明を具体的な実施例に基づい
て説明する。図１（ａ）〜（ｃ）は、本発明による半導
体装置の製造方法を示した断面模式図で示した工程図で
ある。図１（ａ）において単層かまたは複数の半導体層
からなる、導電性かまたは半絶縁性の半導体基板１上
に、半導体層であるショットキー接触層２がエピタキシ
ャル成長により形成される。
て説明する。図１（ａ）〜（ｃ）は、本発明による半導
体装置の製造方法を示した断面模式図で示した工程図で
ある。図１（ａ）において単層かまたは複数の半導体層
からなる、導電性かまたは半絶縁性の半導体基板１上
に、半導体層であるショットキー接触層２がエピタキシ
ャル成長により形成される。
【００１０】次に、ショットキー接触層２の上に、Ｔｉ
やＡｌ等の金属またはそれらの金属を層状に組み合わせ
た金属層であるショットキー電極３が形成される。次
に、ショットキー接触層２上にショットキー電極３を被
うように窒化珪素や酸化珪素等からなる絶縁膜４がプラ
ズマＣＶＤ法等により形成される。このようにして、図
１（ｂ）に示す構造が得られる。
やＡｌ等の金属またはそれらの金属を層状に組み合わせ
た金属層であるショットキー電極３が形成される。次
に、ショットキー接触層２上にショットキー電極３を被
うように窒化珪素や酸化珪素等からなる絶縁膜４がプラ
ズマＣＶＤ法等により形成される。このようにして、図
１（ｂ）に示す構造が得られる。
【００１１】このときの絶縁膜４の形成温度は、ショッ
トキー電極３のショットキー特性に大きく影響を及ぼ
す。つまり、絶縁膜４の形成温度が高くなると、ショッ
トキー障壁高さの低下や逆方向リーク電流の増加が顕著
になる。しかし、この絶縁膜４の形成を所定の温度以下
において実施すると、ショットキー障壁の高さの低下や
逆方向リーク電流の増加が見られないだけでなく、逆
に、ショットキー特性の向上が見られた。本発明者はこ
のことを初めて見いだした。
トキー電極３のショットキー特性に大きく影響を及ぼ
す。つまり、絶縁膜４の形成温度が高くなると、ショッ
トキー障壁高さの低下や逆方向リーク電流の増加が顕著
になる。しかし、この絶縁膜４の形成を所定の温度以下
において実施すると、ショットキー障壁の高さの低下や
逆方向リーク電流の増加が見られないだけでなく、逆
に、ショットキー特性の向上が見られた。本発明者はこ
のことを初めて見いだした。
【００１２】よって、絶縁膜４の形成温度をショットキ
ー電極３のショットキー特性低下が見られる温度よりも
低い温度（２００℃〜２７０℃）に設定することによ
り、絶縁膜４の形成によるショットキー電極３の特性の
低下を防止するか、または向上させることができた。
ー電極３のショットキー特性低下が見られる温度よりも
低い温度（２００℃〜２７０℃）に設定することによ
り、絶縁膜４の形成によるショットキー電極３の特性の
低下を防止するか、または向上させることができた。
【００１３】絶縁膜４の形成後、図１（ｂ）の構造にお
いて、絶縁膜４の下層のショットキー電極３やその他の
配線と上層の配線５とを連結するためのコンタクトホー
ル６を絶縁膜４に形成した後、絶縁膜４上に配線５を形
成して、図１（ｃ）の構造を得る。
いて、絶縁膜４の下層のショットキー電極３やその他の
配線と上層の配線５とを連結するためのコンタクトホー
ル６を絶縁膜４に形成した後、絶縁膜４上に配線５を形
成して、図１（ｃ）の構造を得る。
【００１４】以上のように本発明によると、ショットキ
ー電極３の形成後の絶縁膜４の形成温度を所定の温度以
下にすることにより、ショットキー障壁高さの低下や逆
方向リーク電流の増加等のショットキー特性の低下を防
止できる。又、むしろショットキー障壁高さを増加さ
せ、逆方向リーク電流の低減等のショットキー特性の向
上が見られた。
ー電極３の形成後の絶縁膜４の形成温度を所定の温度以
下にすることにより、ショットキー障壁高さの低下や逆
方向リーク電流の増加等のショットキー特性の低下を防
止できる。又、むしろショットキー障壁高さを増加さ
せ、逆方向リーク電流の低減等のショットキー特性の向
上が見られた。
【００１５】（第２実施例）図２（ａ）〜（ｃ）は、本
発明をＭＥＳＦＥＴに適用した場合の断面模式図で示し
た工程図である。図２（ａ）において、半絶縁性の半導
体基板２４上にアンドープのバッファ層２９とショット
キーゲート２６がショットキー接触するゲートコンタク
ト層２３及びオーミック電極２１のコンタクト抵抗を下
げる等の目的のオーミックコンタクト層２２が順次積層
された構造上に、ソースやドレイン電極となるオーミッ
ク電極２１が形成されている。
発明をＭＥＳＦＥＴに適用した場合の断面模式図で示し
た工程図である。図２（ａ）において、半絶縁性の半導
体基板２４上にアンドープのバッファ層２９とショット
キーゲート２６がショットキー接触するゲートコンタク
ト層２３及びオーミック電極２１のコンタクト抵抗を下
げる等の目的のオーミックコンタクト層２２が順次積層
された構造上に、ソースやドレイン電極となるオーミッ
ク電極２１が形成されている。
【００１６】ここでＧａＡｓＭＥＳＦＥＴの場合はこれ
らの各層が、ＧａＡｓで構成される。また、ゲートコン
タクト層２３のキャリア濃度は１．５×１０17/cm3〜
４．５×１０17/cm3程度で、オーミックコンタクト層２
２のキャリア濃度は１．５×１０18/cm3〜２．５×１０
18/cm3程度である。図２（ａ）の構造にレジストパター
ンを形成し、オーミックコンタクト層２２をエッチング
除去する事によりリセスエッチング溝２５を形成する。
さらに、そのエッチングパターンの上部からＴｉやＡｌ
等のショットキーゲート電極材料を蒸着し、不要な電極
材料をリフトオフ除去することによりゲート電極２６を
形成し、図２（ｂ）の構造を得る。
らの各層が、ＧａＡｓで構成される。また、ゲートコン
タクト層２３のキャリア濃度は１．５×１０17/cm3〜
４．５×１０17/cm3程度で、オーミックコンタクト層２
２のキャリア濃度は１．５×１０18/cm3〜２．５×１０
18/cm3程度である。図２（ａ）の構造にレジストパター
ンを形成し、オーミックコンタクト層２２をエッチング
除去する事によりリセスエッチング溝２５を形成する。
さらに、そのエッチングパターンの上部からＴｉやＡｌ
等のショットキーゲート電極材料を蒸着し、不要な電極
材料をリフトオフ除去することによりゲート電極２６を
形成し、図２（ｂ）の構造を得る。
【００１７】さらに、図２（ｂ）の構造に、プラズマＣ
ＶＤ等の成膜方法により窒化珪素等の絶縁膜２７を形成
し図２（ｃ）の構造を得る。さらに、オーミック電極２
１やゲート電極２６等の絶縁膜２７の下層電極と、絶縁
膜２７の上層の配線電極２８とを接続するためのコンタ
クトホールを形成した後、オーミック電極２１やゲート
電極２６等を外部に引き出すための配線電極２８を形成
して図２（ｄ）の構造を得る。
ＶＤ等の成膜方法により窒化珪素等の絶縁膜２７を形成
し図２（ｃ）の構造を得る。さらに、オーミック電極２
１やゲート電極２６等の絶縁膜２７の下層電極と、絶縁
膜２７の上層の配線電極２８とを接続するためのコンタ
クトホールを形成した後、オーミック電極２１やゲート
電極２６等を外部に引き出すための配線電極２８を形成
して図２（ｄ）の構造を得る。
【００１８】ここで図２（ｃ）において、絶縁膜２７と
して窒化珪素を平行平板型のプラズマＣＶＤにより形成
した場合の形成条件の一例は、
して窒化珪素を平行平板型のプラズマＣＶＤにより形成
した場合の形成条件の一例は、
【表１】 ＳｉＨ4 （１０％）／Ｈ2 ：８０ＳＣＣＭ ＮＨ3 ：２０ＳＣＣＭ Ｎ2 ：４０ＳＣＣＭ ＲＦパワー ：７０Ｗ である。
【００１９】この形成条件において成長温度を２００°
C 、２７０°C 、３５０°C と変化させた時の、ショッ
トキー障壁の高さの変化を図３に示す。ゲート電極２５
とゲートコンタクト層２３との接合部分のショットキー
障壁の高さは、順方向の電圧−電流特性を測定し、下に
示す順方向の電流密度Ｊとショットキー障壁の高さφB
を表す数式１から求めた。
C 、２７０°C 、３５０°C と変化させた時の、ショッ
トキー障壁の高さの変化を図３に示す。ゲート電極２５
とゲートコンタクト層２３との接合部分のショットキー
障壁の高さは、順方向の電圧−電流特性を測定し、下に
示す順方向の電流密度Ｊとショットキー障壁の高さφB
を表す数式１から求めた。
【００２０】電流値から電流密度の計算は実際に形成し
たショットキー電極のショットキー接合面積を測定して
行った。順方向の電流密度Ｊとショットキー障壁高さφ
B は次の式で表される。
たショットキー電極のショットキー接合面積を測定して
行った。順方向の電流密度Ｊとショットキー障壁高さφ
B は次の式で表される。
【数１】Ｊ＝Ｊ0 ｅqV/nkT φB ＝ｋＴｌｎ（Ａ* Ｔ2 ／Ｊ0 ）
【００２１】こで、Ｊ0 は逆方向飽和電流密度、ｑは素
電荷量、Ｖは印加電圧、ｎはショットキー理想係数（理
想的には１となるが、通常は１より大きい）、ｋはボル
ツマン定数、Ｔは温度、Ａ* はリチャードソン定数であ
る。
電荷量、Ｖは印加電圧、ｎはショットキー理想係数（理
想的には１となるが、通常は１より大きい）、ｋはボル
ツマン定数、Ｔは温度、Ａ* はリチャードソン定数であ
る。
【００２２】またその時の逆方向リーク電流の変化を図
４に示す。逆方向リーク電流はショットキー電極である
ゲート電極２６とオーミック電極２１間に３Ｖの逆方向
電圧を印加して測定した。図３において、ショットキー
障壁の高さは、３５０℃の成長温度では形成前より低下
している。しかし、２００℃、２７０℃の絶縁膜形成温
度では、むしろ絶縁膜形成前より向上していることがわ
かる。図３，４は、ゲートコンタクト層のキャリア濃度
を１．５×１０17／ｃｍ3 〜４．５×１０17／ｃｍ3 と
した時の結果であるが、キャリア濃度が低い方が良好な
ショットキー界面が得られるため、４．５×１０17／ｃ
ｍ3 以下のキャリア濃度では同様の効果が期待される。
４に示す。逆方向リーク電流はショットキー電極である
ゲート電極２６とオーミック電極２１間に３Ｖの逆方向
電圧を印加して測定した。図３において、ショットキー
障壁の高さは、３５０℃の成長温度では形成前より低下
している。しかし、２００℃、２７０℃の絶縁膜形成温
度では、むしろ絶縁膜形成前より向上していることがわ
かる。図３，４は、ゲートコンタクト層のキャリア濃度
を１．５×１０17／ｃｍ3 〜４．５×１０17／ｃｍ3 と
した時の結果であるが、キャリア濃度が低い方が良好な
ショットキー界面が得られるため、４．５×１０17／ｃ
ｍ3 以下のキャリア濃度では同様の効果が期待される。
【００２３】又、図４の逆方向リーク電流の変化もこの
傾向を反映しており、２００℃、２７０℃の絶縁膜形成
温度では、形成前より逆方向リーク電流が減少する傾向
にある。以上より、本実施例において窒化膜をプラズマ
ＣＶＤで形成する際の、形成温度は２７０℃以下にする
ことにより、ショットキー障壁の高さの増加や、逆方向
リーク電流の低減等のショットキー特性を向上させるこ
とができる。本実施例は配線電極２８の一方をソース電
極、もう一方をドレイン電極、そしてショットキー電極
をゲート電極２６として用いたＭＥＳＦＥＴや、２つの
配線電極２８をともにカソード電極とし、ショットキー
電極２６をアノード電極として用いたＳＢＤに適用する
ことができる。またＳＢＤの場合、半導体基板２４やバ
ッファ層２９に導電性の基板を用いることも可能であ
る。
傾向を反映しており、２００℃、２７０℃の絶縁膜形成
温度では、形成前より逆方向リーク電流が減少する傾向
にある。以上より、本実施例において窒化膜をプラズマ
ＣＶＤで形成する際の、形成温度は２７０℃以下にする
ことにより、ショットキー障壁の高さの増加や、逆方向
リーク電流の低減等のショットキー特性を向上させるこ
とができる。本実施例は配線電極２８の一方をソース電
極、もう一方をドレイン電極、そしてショットキー電極
をゲート電極２６として用いたＭＥＳＦＥＴや、２つの
配線電極２８をともにカソード電極とし、ショットキー
電極２６をアノード電極として用いたＳＢＤに適用する
ことができる。またＳＢＤの場合、半導体基板２４やバ
ッファ層２９に導電性の基板を用いることも可能であ
る。
【図１】本発明の第１実施例に係る半導体装置の製造工
程を示した断面図。
程を示した断面図。
【図２】同実施例に係るＭＥＳＦＥＴの製造工程を示し
た断面図。
た断面図。
【図３】同実施例に係るショットキー障壁の高さとプラ
ズマ成長温度の関連を示した特性図。
ズマ成長温度の関連を示した特性図。
【図４】同実施例に係る逆方向リーク電流とプラズマ成
長温度の関連を示した特性図。
長温度の関連を示した特性図。
１…半導体基板 ２…ショットキー接触層 ３…ショットキー電極 ４…絶縁膜 ５…配線 ６…コンタクトホール ２１…オーミック電極 ２２…オーミックコンタクト層 ２３…ゲートコンタクト層 ２４…半導体基板 ２５…リセスエッチング溝 ２６…ゲート電極 ２７…絶縁膜 ２８…配線電極 ２９…バッファ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｆ
Claims (7)
- 【請求項１】半導体層と金属層との接合から成るショッ
トキー接合を有する半導体装置の製造方法において、 前記半導体層の上に前記金属層を形成した後に、前記金
属層を覆うように絶縁膜を形成するとき、前記絶縁膜を
形成する温度をショットキー障壁の低下やそれに伴うシ
ョットキー接合の逆方向リーク電流の増加が発生しない
温度以下に制御することを特徴とするショットキー接合
を有する半導体装置の製造方法。 - 【請求項２】前記半導体層はｎ型ＧａＡｓで構成され、 前記絶縁膜の形成は、２００℃〜２７０℃の範囲の温度
で行われることを特徴とする請求項１に記載のショット
キー接合を有する半導体装置の製造方法。 - 【請求項３】前記絶縁膜は窒化膜であることを特徴とす
る請求項２に記載のショットキー接合を有する半導体装
置の製造方法。 - 【請求項４】前記絶縁膜は、プラズマＣＶＤ法により形
成されることを特徴とする請求項３に記載のショットキ
ー接合を有する半導体装置の製造方法。 - 【請求項５】前記半導体層のキャリア濃度は４．５×１
０17／ｃｍ3 以下であることを特徴とする請求項２に記
載のショットキー接合を有する半導体装置の製造方法。 - 【請求項６】前記半導体層のキャリア濃度は１．５×１
０17／ｃｍ3 〜４．５×１０17／ｃｍ3 であることを特
徴とする請求項２に記載のショットキー接合を有する半
導体装置の製造方法。 - 【請求項７】前記半導体装置は電界効果トランジスタ又
はショットキーバリアダイオードであることを特徴とす
る請求項１に記載のショットキー接合を有する半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21007795A JPH0936393A (ja) | 1995-07-25 | 1995-07-25 | ショットキー接合を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21007795A JPH0936393A (ja) | 1995-07-25 | 1995-07-25 | ショットキー接合を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936393A true JPH0936393A (ja) | 1997-02-07 |
Family
ID=16583442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21007795A Pending JPH0936393A (ja) | 1995-07-25 | 1995-07-25 | ショットキー接合を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936393A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284578A (ja) * | 2000-03-30 | 2001-10-12 | Fujitsu Ltd | 半導体三端子装置 |
| JP2002016086A (ja) * | 2000-06-27 | 2002-01-18 | Fujitsu Ltd | 半導体装置 |
| JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法 |
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
| US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
| US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
| US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
| CN113196502A (zh) * | 2018-12-27 | 2021-07-30 | 京瓷株式会社 | 串联二极管、电路以及电气装置 |
-
1995
- 1995-07-25 JP JP21007795A patent/JPH0936393A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284578A (ja) * | 2000-03-30 | 2001-10-12 | Fujitsu Ltd | 半導体三端子装置 |
| JP2002016086A (ja) * | 2000-06-27 | 2002-01-18 | Fujitsu Ltd | 半導体装置 |
| US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
| US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
| US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
| US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
| JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法 |
| US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| CN113196502A (zh) * | 2018-12-27 | 2021-07-30 | 京瓷株式会社 | 串联二极管、电路以及电气装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587712A (en) | Method for making vertical channel field controlled device employing a recessed gate structure | |
| US6878593B2 (en) | Metal oxide semiconductor heterostructure field effect transistor | |
| US5001108A (en) | Semiconductor device having a superconductive wiring | |
| US10103059B2 (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
| Ito et al. | The GaAs inversion-type MIS transistors | |
| US4571815A (en) | Method of making vertical channel field controlled device employing a recessed gate structure | |
| JPH05175239A (ja) | 高電力、高周波金属−半導体電界効果トランジスタ | |
| US8710548B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN101960605A (zh) | 半导体基板、半导体装置、及半导体装置的制造方法 | |
| JPH0936393A (ja) | ショットキー接合を有する半導体装置の製造方法 | |
| US6858499B2 (en) | Method for fabrication of MOSFET with buried gate | |
| KR20050034625A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| JP5090601B2 (ja) | 高密度集積回路用ｍｏｓトランジスタ | |
| JPH07202166A (ja) | 半導体装置 | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| EP0268472B1 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JP3055869B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5539248A (en) | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) | |
| US10593760B2 (en) | Method for forming trench semiconductor device having Schottky barrier structure | |
| JPH0513448A (ja) | 半導体装置 | |
| JP3393017B2 (ja) | 半導体装置及びその製造方法 | |
| CN117153867A (zh) | 一种垂直FinFET结构的晶体管及其制备方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 |