CN113196502A - 串联二极管、电路以及电气装置 - Google Patents

串联二极管、电路以及电气装置 Download PDF

Info

Publication number
CN113196502A
CN113196502A CN201980083380.0A CN201980083380A CN113196502A CN 113196502 A CN113196502 A CN 113196502A CN 201980083380 A CN201980083380 A CN 201980083380A CN 113196502 A CN113196502 A CN 113196502A
Authority
CN
China
Prior art keywords
schottky barrier
barrier diode
diode
schottky
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980083380.0A
Other languages
English (en)
Inventor
稻田正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN113196502A publication Critical patent/CN113196502A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

串联二极管(TD)具有：第1肖特基势垒二极管(D1)，相对于电流被反向连接；第2肖特基势垒二极管(D2)，与第1肖特基势垒二极管串联连接，相对于电流被反向连接，第1肖特基势垒二极管以及第2肖特基势垒二极管分别具有如下结构：在形成肖特基结(SB)的金属层(1)与半导体层(2)之间的一部分的区域具有绝缘体层(3)，并流过反向的隧道电流。

Description

串联二极管、电路以及电气装置
技术领域
本公开涉及串联二极管、电路以及电气装置。
背景技术
有时利用将多个二极管串联连接的串联二极管。
在JP特开2002-125369号公报中，通过在缓冲电路串联连接多个低损耗的低耐压二极管、此外在各二极管并联连接缓冲电阻器从而确保分压的平衡，并将施加于二极管的反向电压抑制在耐压电平内。
发明内容
-解决课题的手段-
本公开的一个方式的串联二极管具有：第1肖特基势垒二极管，相对于电流被反向连接；第2肖特基势垒二极管，与所述第1肖特基势垒二极管串联连接，相对于电流被反向连接，所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别在形成肖特基结的金属层与半导体层之间的一部分的区域具有绝缘体层。
附图说明
图1是本公开的一实施方式所涉及的电路图。
图2A是本发明例的肖特基势垒二极管的垂直剖视图。
图2B是本发明例的肖特基势垒二极管的水平剖视图。
图3是比较例的肖特基势垒二极管的剖视图。
图4是表示比较例的二极管和本发明例的二极管的反向电压电流特性的图表。
图5是表示本发明例的二极管的反向电压电流特性的温度依赖性的图表。
图6是表示本发明例的肖特基势垒二极管的绝缘体层的边缘部构造的剖视图。
图7是现有例所涉及的电路图。
具体实施方式
以下，参照附图对本公开的一实施方式进行说明。
如图1所示，本实施方式的串联二极管TD具有：第1肖特基势垒二极管D1，相对于电流被反向连接；第2肖特基势垒二极管D2，与第1肖特基势垒二极管串联连接，相对于电流被反向连接。
第1肖特基势垒二极管D1以及第2肖特基势垒二极管D2分别如图2A、2B所示在形成肖特基结SB的金属层1与半导体层2之间的一部分的区域具有绝缘体层3。
在上下夹着包含硅氧化膜等的绝缘体层3并与绝缘体层3接合的一个金属层1与另一个半导体层2是在与绝缘体层3相邻的区域形成肖特基结SB的金属和半导体的层。
在半导体层2的下表面形成有阴极电极金属层4，在图1的电路图中相当于与高电位侧连接的电极。
如图1所示，第1肖特基势垒二极管D1被连接于高电位(Hi)侧。第2肖特基势垒二极管D2相比于第1肖特基势垒二极管D1被连接于低电位(GND)侧。
第1肖特基势垒二极管D1以及第2肖特基势垒二极管D2是各自的阴极被设为高电位侧、阳极被设为低电位侧的反向连接。
作为两者的连接关系，将第2肖特基势垒二极管D2的阴极连接于第1肖特基势垒二极管D1的阳极。
构成第1肖特基势垒二极管D1将阴极连接于第1电位的导体、第2肖特基势垒二极管D2将阴极连接于比第1电位低的第2电位的导体的电路。二极管D1、D2分别是不具有与阳极以及阴极连接的平衡电阻的电路。
另外，为了简单而将串联二极管TD中的肖特基势垒二极管的串联个数设为2个，但是能够增设至3个以上的任意数量来进行实施，串联个数没有特别限制。
如图2A、2B所示，第1肖特基势垒二极管D1以及第2肖特基势垒二极管D2分别在俯视(图2B)下被金属层1和半导体层2的肖特基结SB包围的区域具有绝缘体层3，在金属层1与半导体层2之间具有该绝缘体层3。
图3是表示比较例的肖特基势垒二极管D3的层叠构造的剖视图。
图4是表示比较例的二极管(D3)与本发明例的二极管(D1、D2)的反向漏电流IR相对于反向电压VR的关系(反向电压电流特性)的图表。
直到约80〔V〕，比较例的二极管(D3)以及本发明例的二极管(D1、D2)相互以大致相同的特性变迁。表示这是以肖特基结SB的反向漏电流为主的电压范围11。
若电压超过该电压范围11而增加，则相对于比较例的二极管(D3)的电流值，本发明例的二极管(D1、D2)的电流值较大地上升(电压范围12)。
这意味着本发明例的二极管(D1、D2)具有反向电压电流特性，即：在金属层1与半导体层2的肖特基结SB在反向电压施加时处于击穿前的状态时，流过通过绝缘体层3的反向漏电流IRt。通过位于金属层1与半导体层2之间的绝缘体层3的反向漏电流IRt也被称为隧道电流。
在本发明例的二极管(D1、D2)中表现出如下特性：相对于单纯的肖特基二极管即比较例的二极管(D3)的特性曲线，与通过绝缘体层3的反向漏电流IRt增加的部分相应地向上分离并上升。也就是说，本发明例的二极管(D1、D2)中，通过绝缘体层3的反向漏电流IRt具有比肖特基结的反向漏电流IRs更大地上升的反向电压电流特性。
本发明例的二极管(D1、D2)成为将通过这些绝缘体层3的反向漏电流IRt与肖特基结的反向漏电流IRs合计的特性。
图5是表示以上所说明的具有绝缘体层3的本发明例的二极管(D1、D2)的反向电压电流特性的温度依赖性的图表。
如图5所示，在低电压范围13，由于肖特基结的温度依赖性，在25℃和125℃电流值不同。
相对于此，在高电压范围14，肖特基结的温度依赖性的影响变小，在25℃和125℃电流值几乎没有差异。
也就是说，在本发明例的二极管(D1、D2)中，对通过绝缘体层3的反向漏电流(IRt)比肖特基结(SB)的反向漏电流(IRs)上升得大的电压范围、和低于该电压范围的以肖特基结(SB)的反向漏电流(IRs)为主的电压范围进行比较，前者的温度依赖性比后者的温度依赖性小。
因此，根据本实施方式的串联二极管TD，通过肖特基结SB相邻的区域的绝缘体层3的反向漏电流IRt的上升，由此能够构成基于具有温度依赖性小的电压-电流范围(14)的二极管D1、D2的串联连接。因此，在没有平衡电阻(R1，R2)的肖特基势垒二极管D1、D2的串联结构中，即便存在温度变化，也能够确保对各二极管D1、D2施加的电压(分压)的平衡，作为整体而能够维持针对反向电压的耐压。
将温度依赖性小的电压-电流范围(14)用作为工作电压。
为了实现以上这种的因通过绝缘体层3的反向漏电流IRt引起的反向电压电流特性，将绝缘体层3薄膜化来构成二极管D1、D2，以使得在肖特基结SB的击穿电压以下的期望的电压范围充分地产生漏电流IRt。
作为其中一个方法，构成图6所示的绝缘体层3的边缘部构造。
如图6所示，绝缘体层3的边缘部31形成为具有厚度朝向边缘32逐渐减小的倾斜度，从该边缘32越接近于比边缘部31更靠内侧的中央部33则该倾斜度越变化为陡峭倾斜度。
根据这种构造，能够以较低电压引起绝缘体层3的边缘32附近的较薄部分处的漏电流IRt的产生。
此外，这种构造能够通过绝缘体层3的湿法蚀刻而容易形成，因此能够容易实施。
并不限于以上结构，当然也可以使绝缘体层3整体薄膜化从而实现期望特性的漏电流IRt。
具有以上所说明的串联二极管TD、电路的电气装置例如能够实施各种变换器等。由此，相对于温度变化而工作可靠性优异，并且在串联二极管没有平衡电阻，从而能够实现谋求电路面积的小面积化、装置的小型化的电气装置。
产业上的可利用性
本公开能够用于串联二极管电路以及电气装置。
符号说明
1 金属层
2 半导体层
3 绝缘体层
4 阴极电极金属层
D1、D2 肖特基势垒二极管
D3 比较例的肖特基势垒二极管
SB 肖特基结
TD 串联二极管。

Claims (13)

1.一种串联二极管，具有：
第1肖特基势垒二极管，相对于电流被反向连接；和
第2肖特基势垒二极管，与所述第1肖特基势垒二极管串联连接，相对于电流被反向连接，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别在形成肖特基结的金属层与半导体层之间的一部分的区域具有绝缘体层。
2.一种串联二极管，具有：
第1肖特基势垒二极管；和
第2肖特基势垒二极管，对所述第1肖特基势垒二极管的阳极连接了阴极，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别在形成肖特基结的金属层与半导体层之间的一部分的区域具有绝缘体层。
3.根据权利要求1或者2所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管各自的所述绝缘体层在与肖特基结相邻的区域将一面接合于所述金属层，将相反面接合于所述半导体层。
4.根据权利要求1至权利要求3之中的任意一项所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别在俯视下被所述金属层与所述半导体层的肖特基结包围的区域在所述金属层与所述半导体层之间具有所述绝缘体层。
5.根据权利要求1至权利要求4之中的任意一项所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别具有：所述金属层与所述半导体层的肖特基结在反向电压施加时处于击穿前的状态时，流过通过所述绝缘体层的反向漏电流的反向电压电流特性。
6.根据权利要求5所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别具有：通过所述绝缘体层的反向漏电流比所述肖特基结的反向漏电流上升得大的反向电压电流特性。
7.根据权利要求6所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管各自中，对通过所述绝缘体层的反向漏电流比所述肖特基结的反向漏电流上升得大的电压范围、和低于该电压范围的以肖特基结的反向漏电流为主的电压范围进行比较，前者的温度依赖性比后者的温度依赖性小。
8.根据权利要求1至权利要求7之中的任意一项所述的串联二极管，其中，
所述第1肖特基势垒二极管以及所述第2肖特基势垒二极管分别形成为所述绝缘体层的边缘部具有厚度朝向边缘而逐渐减小的倾斜度，从该边缘越接近于比所述边缘部更靠内侧的中央部，该倾斜度越变化为陡峭倾斜度。
9.一种电路，具有权利要求1至权利要求8之中的任意一项所述的串联二极管，
不具有与所述第1肖特基势垒二极管的阳极以及阴极连接的平衡电阻。
10.一种电路，具有权利要求1至权利要求8之中的任意一项所述的串联二极管，
不具有与所述第2肖特基势垒二极管的阳极以及阴极连接的平衡电阻。
11.一种电路，具有权利要求1至权利要求8之中的任意一项所述的串联二极管，
所述第1肖特基势垒二极管将阴极连接于第1电位的导体，
所述第2肖特基势垒二极管将阴极连接于比所述第1电位低的第2电位的导体。
12.一种电气装置，具有权利要求1至权利要求8之中的任意一项所述的串联二极管。
13.一种电气装置，具有权利要求9至权利要求11之中的任意一项所述的电路。
CN201980083380.0A 2018-12-27 2019-12-23 串联二极管、电路以及电气装置 Pending CN113196502A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-244513 2018-12-27
JP2018244513 2018-12-27
PCT/JP2019/050246 WO2020137931A1 (ja) 2018-12-27 2019-12-23 タンデムダイオード、電気回路及び電気装置

Publications (1)

Publication Number Publication Date
CN113196502A true CN113196502A (zh) 2021-07-30

Family

ID=71127268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980083380.0A Pending CN113196502A (zh) 2018-12-27 2019-12-23 串联二极管、电路以及电气装置

Country Status (3)

Country Link
JP (1) JPWO2020137931A1 (zh)
CN (1) CN113196502A (zh)
WO (1) WO2020137931A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823107A (ja) * 1994-07-06 1996-01-23 Hitachi Ltd 半導体装置
JPH0936393A (ja) * 1995-07-25 1997-02-07 Denso Corp ショットキー接合を有する半導体装置の製造方法
JP2002125369A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータおよびそれを用いたモータ駆動装置
US6423598B1 (en) * 1998-10-08 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
JP2003124324A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 逆電圧保護機能を有する半導体回路
CN101667600A (zh) * 2009-09-09 2010-03-10 上海宏力半导体制造有限公司 一种肖特基二极管结构
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
JP2015002315A (ja) * 2013-06-18 2015-01-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162832A (ja) * 2015-02-27 2016-09-05 富士通株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823107A (ja) * 1994-07-06 1996-01-23 Hitachi Ltd 半導体装置
JPH0936393A (ja) * 1995-07-25 1997-02-07 Denso Corp ショットキー接合を有する半導体装置の製造方法
US6423598B1 (en) * 1998-10-08 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
JP2002125369A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd Ｄｃ／ｄｃコンバータおよびそれを用いたモータ駆動装置
JP2003124324A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 逆電圧保護機能を有する半導体回路
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
CN101667600A (zh) * 2009-09-09 2010-03-10 上海宏力半导体制造有限公司 一种肖特基二极管结构
JP2015002315A (ja) * 2013-06-18 2015-01-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2020137931A1 (ja) 2020-07-02
JPWO2020137931A1 (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
JP5762353B2 (ja) 半導体装置
US8878284B2 (en) Programmable SCR for LDMOS ESD protection
JP2014067986A (ja) 半導体装置
US9627955B2 (en) Semiconductor module
CN113196502A (zh) 串联二极管、电路以及电气装置
JP2018067663A (ja) ダイオード素子
JP2018181955A (ja) 半導体装置
CN109148437B (zh) 半导体装置及半导体电路装置
JP5554736B2 (ja) 半導体装置
JP7493324B2 (ja) 高耐電圧のｒｃスナバ回路
CN113169224A (zh) 电路以及电气装置
US11476247B2 (en) Semiconductor rectifier
JP4547790B2 (ja) 半導体装置
JP2016062992A (ja) 半導体装置
JP2015012259A (ja) 半導体装置
US10490622B2 (en) Semiconductor capacitor
US11515301B2 (en) ESD protection circuit
US20230197810A1 (en) Semiconductor device and method for manufacturing the same
KR102200785B1 (ko) 비대칭 과도 전압 억제기 디바이스 및 형성 방법
US9698139B1 (en) Integrated circuits with electrostatic discharge protection
CN106783969B (zh) 一种薄膜二极管及其串联结构
JP2009111112A (ja) 可変容量ダイオード
US20190280129A1 (en) High voltage schottky diode
US9725311B2 (en) Micromechanical component having hermetic through-contacting, and method for producing a micromechanical component having a hermetic through-contacting
JP2017139291A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination