CN106783969B - 一种薄膜二极管及其串联结构 - Google Patents

一种薄膜二极管及其串联结构 Download PDF

Info

Publication number
CN106783969B
CN106783969B CN201611032372.8A CN201611032372A CN106783969B CN 106783969 B CN106783969 B CN 106783969B CN 201611032372 A CN201611032372 A CN 201611032372A CN 106783969 B CN106783969 B CN 106783969B
Authority
CN
China
Prior art keywords
field plate
thin film
film diode
anode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611032372.8A
Other languages
English (en)
Other versions
CN106783969A (zh
Inventor
韦韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Aihe Electronic Technology Co Ltd
Original Assignee
Jiaxing Aihe Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Aihe Electronic Technology Co Ltd filed Critical Jiaxing Aihe Electronic Technology Co Ltd
Publication of CN106783969A publication Critical patent/CN106783969A/zh
Application granted granted Critical
Publication of CN106783969B publication Critical patent/CN106783969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于薄膜半导体二极管技术领域，公开了一种薄膜二极管，包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板；所述场板与所述薄膜二极管本体的阳极相连；其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述场板；在反向偏压状态，施加于阴极的负电压偏执所述场板。本发明提供一种具备良好抑制正向偏压电阻和反向漏电流性能，且结构简单的薄膜二极管。

Description

一种薄膜二极管及其串联结构
技术领域
本发明涉及薄膜半导体二极管技术领域，特别涉及一种薄膜二极管及其串联结构。
背景技术
薄膜半导体器件通常由多晶或非晶薄膜半导体材料组建而成，它们广泛地应用于半导体集成电路中。由于薄膜半导体器件具有互相隔离的特性,它们易于集成，既可作为一独立完整的薄膜电路，也可成为传统晶体半导体电路中的一部分。然而，由于多晶或非晶的非晶态材料特点，外加非理想的边界特性,薄膜半导体器件的导电性能通常逊于等同的晶体半导体器件。一典型的例子即为薄膜二极管，比起晶体二极管，薄膜二极管通常有较高的正向偏压电阻和较高的反向漏电电流。而在相当大部分应用中，这些特征常常不被接受。尤其是高漏电电流，它常常严重地限制了电路的应用范围。
现有技术中，通过在本征或低掺杂区域上添加一导体场板，也能减少反向漏电电流和正向电阻。然而，此方案的缺点是需要一个外加的控制元素，这就意味着要采用更复杂的电路，而在很多数情况下这并不可取。
发明内容
本发明提供一种薄膜二极管，解决现有技术中薄膜二极管正向偏压电阻和反向漏电流抑制结构复杂的技术问题。
为解决上述技术问题，本发明提供了一种薄膜二极管，包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板；
所述场板与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述场板；在反向偏压状态，施加于阴极的负电压偏执所述场板。
进一步地，所述场板包括：位于所述薄膜二极管本体低掺杂漂移区上下两侧的第一场板和第二场板；
所述的第一场板和所述第二场板分别与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述第一场板和所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述第一场板和所述第二场板。
进一步地，所述第一场板包括：位于所述薄膜二极管本体低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述顶场板、所述侧场板以及所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述顶场板、所述侧场板和所述第二场板。
进一步地，所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；
阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；
所述低掺杂区为N型、P型或者采用本征区。
一种薄膜二极管串联结构，包括：串联的两个或者两个以上的薄膜二极管；所述薄膜二极管包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板；
所述场板与所述薄膜二极管本体的阳极相连；
两个及两个以上的薄膜二极管本体串联连接；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述场板；在反向偏压状态，施加于阴极的负电压偏执所述场板。
进一步地，串联的两个或者两个以上的薄膜二极管，在前的薄膜二极管的场板连接与之相邻的在后的薄膜二极管的阳极，所述场板获得两倍于阳极电压的场板电压。
进一步地，串联的n个薄膜二极管，在前的薄膜二极管的场板连接在其后的第i个薄膜二极管的阳极，所述场板获得i+1倍于阳极电压的场板电压；
其中，i为大于等于2的自然数，n为大于等于3的自然数。
进一步地，所述场板包括：位于所述薄膜二极管本体低掺杂漂移区上下两侧的第一场板和第二场板；
所述的第一场板和所述第二场板分别与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述第一场板和所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述第一场板和所述第二场板。
进一步地，所述第一场板包括：位于所述薄膜二极管本体低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述顶场板、所述侧场板以及所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述顶场板、所述侧场板和所述第二场板。
进一步地，所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；
阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；
所述低掺杂区为N型、P型或者采用本征区。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的薄膜二极管，通过在薄膜二极管本征区或者低掺杂区外设置场板，并与阳极建立连接；从而在正向偏压状态，施加于阳极的正电源也偏置场板，进而减少正向电阻；在反向偏压状态下，施加于阴极的负电压也偏置了场板，从而降低漏电电流；在抑制正向偏压电阻和反向漏电流的同时，简化了功能结构，降低电路复杂程度，使其更能适应集成化，微型化的使用需求。
进一步地，通过设置上下两侧场板，或者更进一步设置上下左右四个方向的场板，能够进一步提升抑制效果。
进一步地，基于上述薄膜二极管，提供的串联结构，通过场板连凝结在后薄膜二极管的阳极，提升场板电压，从而进一步提升抑制正向偏压电阻和反向漏电流的效果；也大幅降低了高压需求场景条件下的电路复杂程度。
附图说明
图1为本发明实施例一提供的薄膜二极管的结构示意图；
图2为图1的电路原理示意图；
图3为本发明实施例二提供的薄膜二极管的结构示意图；
图4为本发明实施例三提供的薄膜二极管的结构示意图；
图5为图4的AA’视图；
图6为本发明实施例四提供的薄膜二极管串联结构示意图；
图7为本发明实施例五提供的薄膜二极管串联结构示意图。
具体实施方式
本申请实施例通过提供一种薄膜二极管，解决现有技术中薄膜二极管正向偏压电阻和反向漏电流抑制结构复杂的技术问题；达到保证正向偏压电阻和反向漏电流抑制性能的同时简化电路复杂程度，增强集成性能的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
通过场板与薄膜二极管本体阳极相连，实现场板的偏压，从而建立正向偏压电阻和反向漏电流抑制结构；避免了采用外缘电路结构独立控制场板的结构形式，大幅简化了电路结构，提升了集成性能。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
参见图1和图2，本实施例提供的一种薄膜二极管，包括：薄膜二极管本体100以及位于所述薄膜二极管本体低掺杂漂移区120外的场板150；场板150与薄膜二极管本体100间设置绝缘体140。
具体来说，所述场板150与所述薄膜二极管本体的阳极130相连；形成了正向偏压电阻和反向漏电流的抑制电路结构。
其中，在正向偏压状态下，施加于所述阳极130的正电源偏置所述场板150；从而抑制正向偏置电阻。在反向偏压状态，施加于阴极110的负电压偏执所述场板150；从而抑制反向漏电流。即，将场板150的控制源设定为薄膜二极管本体100，其抑制操作与薄膜二极管本体100的状态协调一致，充分保证了抑制功能的完整；更为重要的是，能够避免复杂的场板控制结构，大幅简化了抑制结构，使得薄膜二极管具备良好的集成性能，充分满足各类使用环境的需求。
薄膜二极管本体可采用现有的各型，可选的，所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；所述低掺杂区为N型、P型或者采用本征区。
实施例二
参见图3，本实施例在实施例1的基础上，针对场板的设置结构做出设计。
具体来说，所述场板包括：位于所述薄膜二极管本体低掺杂漂移区220上下两侧的第一场板250和第二场板260。
其中，所述的第一场板250和所述第二场板260分别与所述薄膜二极管本体的阳极230相连。第一场板250和所述第二场板260与薄膜二极管本体间设置绝缘体240。
在正向偏压状态下，施加于所述阳极230的正电源偏置所述第一场板250和所述第二场板260；在反向偏压状态，施加于阴极210的负电压偏执所述第一场板250和所述第二场板260。进一步增强了正向偏压电阻和方向漏电流的抑制效果。
实施例三
参见图4和图5，在实施例二的基础上，对第一场板的结构做出改变。
具体来说，所述第一场板350包括：位于所述薄膜二极管本体300低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；即，将第一场板350设置成C型的结构，扣覆在薄膜二极管本体300上，两者间设置绝缘体340。
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体300的阳极330相连。
其中，在正向偏压状态下，施加于所述阳极330的正电源偏置所述顶场板、所述侧场板以及所述第二场板360；在反向偏压状态，施加于阴极310的负电压偏执所述顶场板、所述侧场板和所述第二场板360。从而进一步增强了正向偏压电阻和方向漏电流的抑制效果。
可选的，所述薄膜二极管本体300的阴极采用N+型重掺杂，阳极采用P+型重掺杂；阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；所述低掺杂区为N型、P型或者采用本征区。
实施例四
参见图6，本实施例基于前述的薄膜二极管，提供一种薄膜二极管串联结构，包括：串联的两个或者两个以上的薄膜二极管(#1、#2、#3、#4)。
所述薄膜二极管包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板。
所述场板与所述薄膜二极管本体的阳极相连；两个及两个以上的薄膜二极管本体串联连接。
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述场板；在反向偏压状态，施加于阴极的负电压偏执所述场板。
以#1和#2为例，串联的两个或者两个以上的薄膜二极管，在前的薄膜二极管的场板连接与之相邻的在后的薄膜二极管#2的阳极，所述场板获得两倍于阳极电压Vanode的场板电压2Vanode。
设阴极电压为0，在实施例一、二、三中，场板电压与阳极电压Vanode相同。而在本实施例中，场板电压升为2Vanode。在某些应用中，如绝缘层较厚或Vanode较低，高场板电压可产生更好抑制效果。
进一步地，场板形态可选择的。
所述场板包括：位于所述薄膜二极管本体低掺杂漂移区上下两侧的第一场板和第二场板；
所述的第一场板和所述第二场板分别与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述第一场板和所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述第一场板和所述第二场板。
或者，所述第一场板包括：位于所述薄膜二极管本体低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述顶场板、所述侧场板以及所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述顶场板、所述侧场板和所述第二场板。
进一步地，所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；
阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；
所述低掺杂区为N型、P型或者采用本征区。
实施例五
参见图7，本实施例基于实施例四，对场板的连接位置做出改变。推广到在其后的任意位置。
具体来讲，串联的n个薄膜二极管，在前的薄膜二极管的场板连接在其后的第i个薄膜二极管的阳极，所述场板获得i+1倍于阳极电压的场板电压。从而获得更好的抑制效果。
其中，i为大于等于2的自然数，n为大于等于3的自然数。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的薄膜二极管，通过在薄膜二极管本征区或者低掺杂区外设置场板，并与阳极建立连接；从而在正向偏压状态，施加于阳极的正电源也偏置场板，进而减少正向电阻；在反向偏压状态下，施加于阴极的负电压也偏置了场板，从而降低漏电电流；在抑制正向偏压电阻和反向漏电流的同时，简化了功能结构，降低电路复杂程度，使其更能适应集成化，微型化的使用需求。
进一步地，通过设置上下两侧场板，或者更进一步设置上下左右四个方向的场板，能够进一步提升抑制效果。
进一步地，基于上述薄膜二极管，提供的串联结构，通过场板连凝结在后薄膜二极管的阳极，提升场板电压，从而进一步提升抑制正向偏压电阻和反向漏电流的效果；也大幅降低了高压需求场景条件下的电路复杂程度。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种薄膜二极管，其特征在于，包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板；
所述场板包括：位于所述薄膜二极管本体低掺杂漂移区上下两侧的第一场板和第二场板；
所述的第一场板和所述第二场板分别与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述第一场板和所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述第一场板和所述第二场板。
2.如权利要求1所述的薄膜二极管，其特征在于，所述第一场板包括：位于所述薄膜二极管本体低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述顶场板、所述侧场板以及所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述顶场板、所述侧场板和所述第二场板。
3.如权利要求1～2任一项所述的薄膜二极管，其特征在于：所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；
阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；
所述低掺杂区为N型、P型或者采用本征区。
4.一种薄膜二极管串联结构，包括：串联的两个或者两个以上的薄膜二极管；其特征在于，所述薄膜二极管包括：薄膜二极管本体以及位于所述薄膜二极管本体低掺杂漂移区上的场板；
所述场板与所述薄膜二极管本体的阳极相连；
两个及两个以上的薄膜二极管本体串联连接；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述场板；在反向偏压状态，施加于阴极的负电压偏执所述场板。
5.如权利要求4所述的薄膜二极管串联结构，其特征在于：串联的两个或者两个以上的薄膜二极管，在前的薄膜二极管的场板连接与之相邻的在后的薄膜二极管的阳极，所述场板获得两倍于阳极电压的场板电压。
6.如权利要求5所述的薄膜二极管串联结构，其特征在于：串联的n个薄膜二极管，在前的薄膜二极管的场板连接在其后的第i个薄膜二极管的阳极，所述场板获得i+1倍于阳极电压的场板电压；
其中，i为大于等于2的自然数，n为大于等于3的自然数。
7.如权利要求4～6任一项所述的薄膜二极管串联结构，其特征在于，所述场板包括：位于所述薄膜二极管本体低掺杂漂移区上下两侧的第一场板和第二场板；
所述的第一场板和所述第二场板分别与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述第一场板和所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述第一场板和所述第二场板。
8.如权利要求7所述的薄膜二极管串联结构，其特征在于，所述第一场板包括：位于所述薄膜二极管本体低掺杂漂移区顶侧的顶场板以及位于所述薄膜二极管本体低掺杂漂移区左右两侧的侧场板；
所述侧场板与所述顶场板相连，并与所述薄膜二极管本体的阳极相连；
其中，在正向偏压状态下，施加于所述阳极的正电源偏置所述顶场板、所述侧场板以及所述第二场板；在反向偏压状态，施加于阴极的负电压偏执所述顶场板、所述侧场板和所述第二场板。
9.如权利要求8所述的薄膜二极管串联结构，其特征在于，所述薄膜二极管本体的阴极采用N+型重掺杂，阳极采用P+型重掺杂；
阳极和阴极间的低掺杂区的掺杂浓度至少低于所述阳极或者阴极一个数量级；
所述低掺杂区为N型、P型或者采用本征区。
CN201611032372.8A 2016-09-27 2016-11-16 一种薄膜二极管及其串联结构 Active CN106783969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016108530429 2016-09-27
CN201610853042 2016-09-27

Publications (2)

Publication Number Publication Date
CN106783969A CN106783969A (zh) 2017-05-31
CN106783969B true CN106783969B (zh) 2019-12-10

Family

ID=58970642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611032372.8A Active CN106783969B (zh) 2016-09-27 2016-11-16 一种薄膜二极管及其串联结构

Country Status (1)

Country Link
CN (1) CN106783969B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件

Also Published As

Publication number Publication date
CN106783969A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US7719055B1 (en) Cascode power switch topologies
US9276137B2 (en) Diode and semiconductor device including built-in diode
US8248116B2 (en) Method of driving reverse conducting semiconductor device, semiconductor device and power supply device
US10153275B2 (en) Method of operating an IGBT having switchable and non-switchable diode cells
JP4930904B2 (ja) 電気回路のスイッチング装置
US20160268252A1 (en) Semiconductor device
JP2905227B2 (ja) 電源バッテリの極性の反転に対して自己保護されている集積回路
US9570630B2 (en) Schottky diode structure
US9374074B2 (en) Voltage selection circuit and semiconductor integrated circuit device having the same
JP2011082331A (ja) 半導体素子
US20190035944A1 (en) Schottky diode
CN103855156A (zh) 与finfet工艺相兼容的二极管结构
JPH0587153B2 (zh)
CN108767002B (zh) 一种用于半导体功率器件的终端
JPH06105785B2 (ja) 逆電圧保護回路を具えたパワー半導体装置
JP2014135419A (ja) ダイオード及びダイオードを内蔵した半導体装置
CN106783969B (zh) 一种薄膜二极管及其串联结构
US8785970B2 (en) HF-controlled bidirectional switch
US7943994B2 (en) Integrated PMOS transistor and Schottky diode
JP2015154001A (ja) 半導体モジュール
US11233158B2 (en) Semiconductor power device and method for manufacture
JP4547790B2 (ja) 半導体装置
JP2011023527A (ja) 半導体装置
JP2010045218A (ja) 電力用半導体装置
KR830000498B1 (ko) 게이트 다이오드 스위치를 사용하는 고출력 증폭기/스위치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 3 / F, building 8, No. 778, Asia Pacific Road, Nanhu District, Jiaxing City, Zhejiang Province

Patentee after: Pai Microelectronics (Jiaxing) Co., Ltd

Address before: Three, No. 8, No. 778 Asia Pacific Road, Zhejiang, Jiaxing, No. 314006

Patentee before: Jiaxing Aihe Electronics Co.,Ltd.

CP03 Change of name, title or address