CN105308862A - 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法 - Google Patents

Abstract

滤波器包括具有穿板通孔的玻璃基板。该滤波器还包括由该玻璃基板支承的电容器。这些电容器可以具有小于印刷分辨率的宽度和/或厚度。该滤波器还包括在该基板内的3D电感器。该3D电感器包括在该玻璃基板的第一表面上的耦合到这些穿板通孔的第一组迹线。该3D电感器还包括在该玻璃基板的第二表面上的耦合到这些穿板通孔的对向端的第二组迹线。该玻璃基板的第二表面在该玻璃基板的第一表面的对向。这些穿板通孔和迹线作为3D电感器工作。该第一组迹线和第二组迹线也可以具有小于印刷分辨率的宽度和/或厚度。

Description

使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法

相关申请的交叉引用

本申请主张以C.Zuo等人的名义于2013年5月31日提交的美国临时专利申请No.61/829,714的权益，该临时专利申请的公开内容通过引用被整体明确纳入于此。

技术领域

本公开一般涉及集成电路(IC)。更具体地，本公开的一方面涉及使用穿板通孔(例如，穿玻通孔)技术的高通滤波器和低通滤波器的设计。

背景

低通滤波器和高通滤波器可以用于拒斥通信信号中的谐波。低通滤波器和高通滤波器也可以被用在组合多个分量载波以在无线通信中达成高数据传输率的载波聚集系统中。然而，在载波聚集应用中，低通滤波器和高通滤波器规定了非常低水平的插入损耗，这对于常规技术(例如，低温共烧陶瓷器件)而言是非常难以达成的。插入损耗是通常以分贝(dB)为单位衡量的，表达因将器件(例如，低通滤波器或高通滤波器)插入传输系统(例如，无线网络)中而结果造成的信号功率损失的度量。插入损耗越低，该器件在通过网络高效传播信号方面就越稳定和强大。

滤波器制造工艺可与标准半导体制造工艺(例如，用于制造压控电容器(变抗器)、开关阵列电容器、或其他类似电容器的工艺)兼容。在单个基板上制造滤波器的各组件会是有益的。由于工艺变量，在单个基板上制造也可以使得能够创造具有数个可调节参数的滤波器。

制造具有低插入损耗的高性能滤波器是有挑战性的。进一步，降低滤波器设计中各种组件之间的电磁耦合而同时减小滤波器的尺寸也是有挑战性的。达成低插入损耗而同时用高效且经济的方式制造的滤波器设计将会是有益的。

概述

在本公开的一方面，公开了滤波器。该滤波器包括具有穿板通孔的玻璃基板。该滤波器还包括由玻璃基板支承的电容器，其中电容器之一具有小于印刷分辨率的宽度和/或厚度。该滤波器还包括在该玻璃基板内的3D电感器。该3D电感器具有在该玻璃基板的第一表面上的耦合到这些穿板通孔的第一组迹线。该3D电感器还具有在该玻璃基板的第二表面上的耦合到这些穿板通孔的对向端的第二组迹线，该第二表面在第一表面的对向。这些穿板通孔和迹线作为3D电感器工作。该第一组迹线和第二组迹线也可以具有小于印刷分辨率的宽度和/或厚度。

另一方面公开了制造滤波器的方法。该方法包括在玻璃基板中形成穿玻通孔。该方法还包括在玻璃基板的第一表面上沉积第一组迹线。该方法还包括在玻璃基板的第二表面上沉积第二组迹线。该第一组迹线和第二组迹线可以具有小于印刷分辨率的宽度和/或厚度。该方法进一步包括将第一组迹线耦合到这些穿板通孔的第一侧以及将第二组迹线耦合到这些穿板通孔的第二侧以形成3D电感器。该方法还包括在玻璃基板上形成电容器。该电容器可以具有小于印刷分辨率的宽度和/或厚度。

在又一方面，公开了一种滤波器。该滤波器包括具有穿板通孔的玻璃基板。该滤波器器还包括由玻璃基板支承的用于存储电荷的装置。该电荷存储装置可以具有小于印刷分辨率的宽度和/或厚度。该滤波器还包括在该玻璃基板内的3D电感器。该3D电感器包括在玻璃基板的第一表面上的用于耦合的第一装置。该用于耦合的第一装置被耦合到这些穿板通孔。该3D电感器还包括在玻璃基板的与第一表面对向的第二表面上的用于耦合的第二装置。该用于耦合的第二装置被耦合到这些穿板通孔的对向端。这些穿板通孔、用于耦合的第一装置和用于耦合的第二装置作为该3D电感器来操作。而且，用于耦合的第一装置和用于耦合的第二装置可以具有小于印刷分辨率的宽度和/或厚度。

这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。

附图简述

为了更全面地理解本公开，现在结合附图参阅以下描述。

图1是根据本公开的一方面的采用滤波器的双馈天线芯片组的示意图。

图2是根据本公开一方面的用半导体制造工艺和印刷工艺来制造的器件的侧视图。

图3A是根据本公开的一方面的滤波器设计的示意图。

图3B是根据本公开的一方面的滤波器设计的布局的顶视图。

图3C是根据本公开的一方面的滤波器设计的布局的三维视图。

图4A是根据本公开的一方面的滤波器设计的示意图。

图4B是根据本公开的一方面的滤波器设计的布局的顶视图。

图4C是根据本公开的一方面的滤波器设计的布局的三维视图。

图5是解说根据本公开的一方面的做出滤波器设计的方法的工艺流程图。

图6是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。

图7是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。

图1是根据本公开的一方面的采用滤波器的双馈天线芯片组100的示意图。双馈天线芯片组100包括低通滤波器140和高通滤波器150。双馈天线芯片组100可以用于载波聚集的目的，其中高频带频率和低频带频率二者在相同时间被用于无线通信。常规的低通滤波器和高通滤波器具有通常在0.3dB左右的高插入损耗。因为来自高通滤波器150和低通滤波器140的显著的信号功率损耗，这种程度的插入损耗对于载波聚集应用来说太高了。在本公开的一方面，双馈天线芯片组100的低通滤波器140和高通滤波器150可以被设计并且实现成达成小于0.2dB的低插入损耗。

代表性地，第一天线104被耦合到低通滤波器140的输入，并且第二天线108被耦合到高通滤波器150的输入。第一天线104和第二天线108传达由低通滤波器140和高通滤波器150处理过的信号。第一天线调谐器102被耦合到低通滤波器140的一个端口。第二天线调谐器106被耦合到高通滤波器150的一个端口。第一天线调谐器102和第二天线调谐器106是任选的，但是如果在场，那么它们就调节第一天线104或第二天线108的阻抗以便实现与该电路的其余部分的更好匹配。第一天线调谐器102和第二天线调谐器106还被耦合到一组开关110。该组开关110可以被用来选择用于无线通信的期望的工作频带。该组开关110还可以被划分成低频带频率部分112(例如，1GHz)和高频带频率部分114(例如，2GHz)。低频带频率部分112协调由低通滤波器140处理的具有低频带频率的信号。高频带频率部分114协调由高通滤波器150处理的高频带频率。

在常规的实现中，低通滤波器140和高通滤波器150的插入损耗会在0.3dB左右。该插入损耗对于载波聚集应用来说可能也是太高的，并且结果导致了过量的信号功率损耗和发热。在图1的双馈天线芯片组100配置中，低通滤波器140和高通滤波器150可以配置成具有较低的插入损耗，例如，如图3A-3C和4A-4C中所示。

图2是根据本公开一方面的用半导体制造工艺和印刷工艺制造的器件的侧视图200。第一器件202用本公开所使用的半导体制造工艺制造。第二器件210用印刷工艺制造。第一器件202包括直的、基本上平坦的边缘和表面。如图2的侧视图200中所示，第一器件202还包括器件厚度204、器件宽度206和器件间距208，其在多个第一器件202之间全都是均一的。因为第二器件210是不规则的，所以其并不具有均一的高度、宽度或间距。形状不规则的第二器件210没有基本平坦的边缘或表面。在一个配置中，第一器件202是使用在本公开的设计中的电容器/电感器。器件厚度204可以小于1μm的印刷分辨率厚度。器件宽度206可以小于10μm的印刷分辨率宽度。器件间距208可以小于10μm的印刷分辨率间距。

图3A是根据本公开的一方面的滤波器设计300的示意图。在一个配置中，滤波器设计300是用于低通滤波器的。滤波器设计300包括输入端口(IN)和输出端口(OUT)。第一电感器(L₁)被耦合到输入端口IN。第一电容器(C₁)的一端耦合到第一电感器(L₁)，并且另一端耦合到接地端子(GND)。第二电感器(L₂)和第二电容器(C₂)耦合在输入端口(IN)与输出端口(OUT)之间。第二电感器(L₂)与第二电容器(C₂)并联耦合。第一电感器(L₁)还被耦合到第二电感器(L₂)和第二电容器(C₂)二者。第三电感器(L₃)被耦合到第二电感器(L₂)和第二电容器(C₂)二者。输出端口(OUT)被耦合到第三电感器(L₃)。第三电容器(C₃)被耦合到第三电感器(L₃)和接地端子(GND)。

在一个配置中，第一电感器(L₁)和第一电容器(C₁)可以交换位置并且可以是可互换的，因为它们是串联的。在另一配置中，第二电感器(L₂)和第二电容器(C₂)可以交换位置并且可以是可互换的，因为它们是并联的。在进一步的配置中，第三电感器(L₃)和第三电容器(C₃)可以交换位置并且可以是可互换的，因为它们是串联的。因此，滤波器设计300的配置并不限于图3A中所示的配置。例如，输入和输出端口可以对换。作为低通滤波器，滤波器设计300也可具有更高阶(具有更多电容器和电感器)或者更低阶(具有更少电容器和电感器)。

图3B是根据本公开的一方面的低通滤波器设计340的布局的顶视图。图3B的低通滤波器设计340的布局对应于图3A中的滤波器设计300的示意图。而且，各组件在半导体基板320上实现。如本文所述的，术语“半导体基板”可指代已切割晶片的基板或可指代尚未切割的晶片的基板。在一个配置中，半导体基板包括玻璃、空气、石英、蓝宝石、高电阻率硅、或其它类似半导体材料或绝缘材料。

如图3B中所示，输入端口IN、输出端口OUT和接地端子GND可以被实现为晶片级芯片规模封装(WLCSP)焊球。在图3A和3B中，电容器(例如，第一电容器(C₁)、第二电容器(C₂)和第三电容器(C₃))可以实现为薄膜层结构(例如，分层的金属-绝缘体-金属结构)，但是不限于图3B中所示的结构。支承元件330(例如，球栅阵列的焊球)能够提供结构性支撑，即，它们并不电耦合到低通滤波器。在一些配置中，互连被完全省略掉。此外，低通滤波器340中的各个电感器和电容器组件的几何和布置可减少各组件之间的电磁耦合。图3B中的低通滤波器设计340中所示的各种电感器和电容器组件可以交换位置，而同时又维持等效的电路。因此，低通滤波器设计340肯定不限于图3B中所示。

在图3A和3B中，电感器(例如，第一电感器(L₁)、第二电感器(L₂)以及第三电感器(L₃))可被实现为一系列迹线以及穿板通孔，这些迹线和穿板通孔在图3C的3D视图中被进一步解说。图3B中所示的电感器的结构并不限于所示的结构。图3B的低通滤波器设计340的布局也是图3A中所示的滤波器设计300的一个实现。

图3B还示出了电容器宽度326、电感器宽度336和电感器间距338。电容器宽度326和电感器宽度336也可类似于图2中的第一器件202的器件宽度206。电感器间距338可以类似于图2中的第一器件202的器件间距208。电容器宽度326和电感器宽度336可以小于10μm的印刷分辨率宽度。电感器间距338可以小于10μm的印刷分辨率间距。

图3C是图3B中的低通滤波器设计340的3D视图，并且因此具有与图3B中示出的相同的组件。在图3A和3C中，电感器(例如，第一电感器(L₁)、第二电感器(L₂)和第三电感器(L₃))被示为穿板通孔电感器(或者当半导体基板320是玻璃时为穿玻通孔电感器)。代表性地，电感器(例如，第一电感器(L₁)、第二电感器(L₂)以及第三电感器(L₃))被布置在半导体基板320的上表面上的第一组迹线、与半导体基板320的同第一表面对向的第二表面上的第二组迹线之间。在这一配置中，各组迹线位于半导体基板320的对向的第一和第二表面上，并且以蛇形方式由穿板通孔耦合在一起。在图3C中，半导体基板320是透明的，以易于看到第一电感器(L₁)、第二电感器(L₂)、和第三电感器(L₃)的这两组迹线以及穿板通孔。

如图3C中所示，各电容器(例如，第一电容器(C₁)、第二电容器(C₂)以及第三电容器(C₃))被沉积在半导体基板320的第一表面上。而且，输入端口IN、输出端口OUT和接地端子GND在半导体基板320的第一表面上。输入端口IN、输出端口OUT和接地端子GND也可以藉由圆柱形通孔(或其他连接)来访问以便用于电耦合到其他电压/电流源。在一个配置中，低通滤波器设计340的尺寸小于常规滤波器，诸如多层陶瓷芯片器件、2D平面无源器件、或低温共烧芯片器件。此类器件可能会消耗过量的空间或者使用过多的资源。而且，此类器件可能不得不被放大以降低插入损耗，这占去了附加的资源。低通滤波器设计340通过使用穿板通孔电感器和/或穿玻通孔电感器、以及分层的金属-绝缘体-金属电容器来节省空间。

图3C也示出了来自图3B的电容器宽度326、电感器宽度336和电感器间距338，以及电容器厚度324和电感器厚度334。电容器厚度324和电感器厚度334也可类似于图2中的第一器件202的器件厚度204。电容器厚度324和电感器厚度334可以小于1μm的印刷分辨率厚度。

虽然电感器宽度336和电感器间距338是针对第二电感器(L₂)的迹线选取的，并且电感器厚度334是针对第三电感器(L₃)的迹线选取的，但是该电感器宽度、电感器间距和电感器厚度值可以代表该设计中所有电感器的此类值。而且，虽然电容器宽度326和电容器厚度324是针对第二电容器(C₂)示出的，但是相同的电容器宽度和电容器厚度值也可以应用到第一电容器(C₁)和第三电容器(C₃)。

图4A是根据本公开的一方面的滤波器设计400的示意图。在一个配置中，滤波器设计400是用于高通滤波器的。滤波器设计400包括耦合到第一电容器(C₁)的输入端口(IN)。第一电容器(C₁)耦合到第一电感器(L₁)和第三电容器(C₃)。第一电感器(L₁)被耦合到第二电容器(C₂)。第二电容器(C₂)被耦合到接地端子(GND)。第三电容器(C₃)被耦合到输出端口(OUT)。在一个配置中，任何电感器或电容器位置可以被交换，而同时又维持等效电路。例如，第一电感器(L₁)和第二电容器(C₂)可以被交换并且可以是可互换的，因为它们是串联的。因此，滤波器设计400的配置并不限于图4A中所示的。例如，输入和输出端口可以被对换。

图4B是根据本公开的一方面的高通滤波器设计450的布局的顶视图。图4B的高通滤波器设计450的布局对应于来自图4A的滤波器设计400的示意图。而且，各组件在半导体基板420上实现。在该配置中，输入端口IN、输出端口OUT和接地端子GND可以被实现为晶片级芯片规模封装(WLCSP)焊球，虽然任何合适的实现可以被替换性地使用。类似地，支承元件430可以被实现为WLCSP焊球或者可以被全然省略。

在图4A和图4B中，各电容器(例如，第一电容器(C₁)、第二电容器(C₂)和第三电容器(C₃))可以实现为分层结构(例如，分层的金属-绝缘体-金属电容器结构)，但是不限于此类结构。在一个配置中，电容器在半导体基板420的一侧上，以便节省空间和材料。此外，高通滤波器设计450中的各个电感器和电容器组件的几何和布置可减少各组件之间的电磁耦合。在一个配置中，图4B中的高通滤波器设计450中所示的各种电感器和电容器组件可以交换位置，而同时又维持等效电路。高通滤波器设计450的配置并不限于图4B中所示的。

在该配置中，第一电感器(L₁)可以被实现为图4C的3D视图中所进一步解说的一系列迹线和穿板通孔。图4C中提供了这些电感器的更详细阐释。再一次，图4B中示出的电感器的结构不被限定于所示出的结构，并且可采用任何结构。图4B的高通滤波器设计450的布局也是图4A中所示的滤波器设计400的一个实现。

图4B还示出了电容器宽度426、电感器宽度436和电感器间隔438。电容器宽度426和电感器宽度436可以类似于图2中的第一器件202的器件宽度206、以及图3B-3C的电容器宽度326和电感器宽度336。电感器间距438可以类似于图2中的第一器件202的器件间距208、以及图3B-3C的电感器间距338。电容器宽度426和电感器宽度436可以小于10μm的印刷分辨率宽度。电感器间距438可以小于10μm的印刷分辨率间距。

图4C是图4B中的高通滤波器设计450的3D视图。在图4C中，第一电感器(L₁)被示为穿板通孔电感器(例如，若半导体基板420是玻璃，则为穿玻通孔电感器)。代表性地，第一电感器(L₁)可以具有在半导体基板420的第一表面上的第一组迹线、以及在半导体基板420的第二表面上的第二组迹线。在这一配置中，各组迹线位于半导体基板420的对向的第一和第二表面上，并且以蛇形方式由穿板通孔耦合在一起。在图4C中，半导体基板420是透明的，以易于看到这些电感器的这两组迹线以及穿板通孔。

如图4C所示，这些电容器(例如，第一电容器(C₁)、第二电容器(C₂)以及第三电容器(C₃))可被沉积在半导体基板420的第一表面上。而且，输入端口IN、输出端口OUT和接地端子GND可以在半导体基板420的第一表面上。输入端口IN、输出端口OUT和接地端子GND也可以藉由圆柱形通孔(或其他连接)来访问以便用于电耦合到其他电压或电流源。在一个配置中，高通滤波器设计450的尺寸小于常规滤波器设计，诸如多层陶瓷芯片器件、2D平面无源器件、或低温共烧芯片器件。高通滤波器设计450通过使用穿板通孔电感器和/或穿玻通孔电感器、以及分层的金属-绝缘体-金属电容器来节省空间。

图4C还示出了来自图4B的电容器宽度426、电感器宽度436和电感器间距438，以及电容器厚度424和电感器厚度434。电容器厚度424和电感器厚度434可以类似于图2中的第一器件202的器件厚度204、以及图3C的电容器厚度324和电感器厚度334。电容器厚度424和电感器厚度434可以小于1μm的印刷分辨率厚度。虽然电容器宽度426和电容器厚度424是针对第二电容器(C₂)示出的，但是相同的电容器宽度和电容器厚度值也可以应用到第一电容器(C₁)和第三电容器(C₃)。

在2D平面无源设计中，当使得该设计变成三倍大时，插入损耗尽可以被改善15％那么少。滤波器设计340/350和440/450维持了相同的管芯大小并且甚至可以小于许多常规设计，而同时又提供插入损耗上的50％或者更多的降低。例如，使用滤波器设计340/350和440/450可以达成小于0.2dB的插入损耗。替换地，其他常规滤波器设计(诸如多层陶瓷芯片器件、2D平面无源设计或者低温共烧芯片设计)可以具有高达0.3dB的插入损耗。

在一个配置中，厚的导电膜(例如，金属)可被用在这些电容器的两侧上以给予这些电容器高Q(或称品质)因数。在一个示例中，底极板可具有厚度1μm到5μm的导电膜，而顶极板可具有厚度1μm到3μm的导电膜。这在传统的基于CMOS的电容器中可能是不常见的，传统的基于CMOS的电容器通常使用薄金属(例如，100至200nm)。在这一配置中，半导体基板(例如，半导体基板320和420)可由低损耗材料来制造，低损耗材料包括玻璃、空气、石英、蓝宝石、高电阻率硅、或其它类似半导体材料。在一个配置中，电容器还可仅被部署在半导体基板(例如，半导体基板320和420)的一侧上。在一个配置中，电感器(例如，当半导体基板320和420是玻璃时)称为穿玻通孔电感器。此类穿玻通孔实现还可给予电感器高Q(或称品质)因数以及每区域的高电感密度。

图5是解说根据本公开的一方面的做出滤波器设计的方法500的工艺流程图。在框502，在基板中形成穿板通孔。在框504，第一组迹线被沉积在基板的第一表面上并且耦合到这些穿板通孔。在框506，第二组迹线被沉积在该基板的第二表面上。第一表面上的迹线以蛇形方式由穿板通孔耦合到第二表面上的迹线以创建至少一个3D电感器。这些迹线也可以具有小于印刷分辨率的宽度和/或厚度。在一个配置中，该基板的第二表面在该基板的第一表面的对向。在框508，在该基板上形成至少一个电容器。该电容器也可以具有小于印刷分辨率的宽度和/或厚度。该电容器也可仅被形成在该基板的一侧上，以便节省空间和材料。

尽管各框是以特定顺序显示的，但是本公开不被限定于此。例如，框508(在基板上形成至少一个电容器)可在框504(在基板的第一表面上沉积迹线)之前执行。在另一示例中，框508(在基板上形成至少一个电容器)可在框506(在基板的第二表面上沉积迹线)之前执行。最终的结果是滤波器设计，诸如用于图3A-3C的低通滤波器设计340和/或图4A-4C的高通滤波器设计450。

以上设计中的所有电容器的宽度和/或厚度可以小于印刷分辨率。以上设计中的所有电感器迹线的宽度和/或厚度可以小于印刷分辨率。在一个配置中，印刷分辨率具有10μm的宽度和1μm的厚度。

根据本公开的进一步方面，描述了使用穿玻通孔或穿板通孔技术的滤波器设计的电路系统。该滤波器包括具有穿板通孔的基板。该滤波器还包括用于耦合该基板的第一表面上的穿板通孔的第一装置。该滤波器还包括用于耦合这些穿板通孔在该基板的与第一表面对向的第二表面上的对向端的第二装置。在这一配置中，穿板通孔以及用于耦合的第一和第二装置作为至少一个3D电感器来工作。用于耦合的第一和第二装置可以是图3B、3C、4B和4C中示出的迹线。

在这一配置中，该滤波器还包括由基板支承的用于存储电荷的装置。电荷存储装置可以是图3A-3C和/或图4A-4C中的电容器(例如，图3A-3C的第一电容器(C₁)、第二电容器(C₂)和第三电容器(C₃)和图4A-4C的第一电容器(C₁)、第二电容器(C₂)和第三电容器(C₃))。在另一方面，前述装置可以是被配置成执行由前述装置所陈述的功能的任何模块或任何设备。

在一个配置中，这些电容器和电感器的宽度和/或厚度小于印刷分辨率。印刷分辨率可以是印刷工艺(诸如多层陶瓷工艺或低温共烧陶瓷工艺，其也可使用层叠或印刷电路板(PCB))的分辨率。在一个配置中，印刷分辨率具有10μm或更大的宽度和1μm或更大的厚度。例如，这些宽度值应用于电感器的迹线宽度抱歉这些厚度值应用于电感器的迹线厚度或者使用在电容器中的介电材料或其他薄膜的厚度。

印刷工艺也可以不具有用以制造具有例如10μmx10μm或更小的尺寸、10μm或更小的线间距、或者具有小于330nm的厚度的介电材料的器件的印刷分辨率。例如，印刷工艺也可以不具有用以在两个导电层之间制造200nm介电材料层的印刷分辨率。

在一个配置中，基板是玻璃。诸如多层陶瓷电容器等的器件可以不是制造自玻璃或者建筑在玻璃上的。玻璃可以具有如下优势：具有低损耗性质，或者具有低损耗正切，这意味着RF频率处发生的电磁能量的损耗和/或耗散较少。玻璃还可具有低节点常数，这意味着较小的寄生电容。玻璃也可以是不昂贵的材料，相比与印刷电路板(PCB)具有低制造成本，并且就制造材料来说也可以是现成可得的。

使用半导体工艺替代印刷工艺(例如，低温共烧陶瓷工艺或多层陶瓷工艺)使得能够实现较小迹线尺寸和/或较小器件尺寸(例如，小于其他工艺一半大小的器件尺寸)的制造，该制造具有较好的工艺控制和器件均一性，而同时又满足或超过了较大器件的性能。使用半导体工艺替代印刷工艺也使得能够实现对于特征尺寸的容限的更紧的控制。

例如，在制造诸如电容器等器件时，本公开能够行使10μm±3％的紧容限。相反，印刷工艺具有10μm±15％的容限，这是可能会导致器件故障的大变动。本公开的半导体工艺使得能够实现通孔之间的较小节距大小的制造。在较小节距大小下进行制造增加了可配合进相同面积的通孔的数目。此外，小电感器也可以通过具有较小节距大小来制造。进一步，更多的匝数可以被制造入单个电感器中。增加电感器的匝数增加了电感器的电感值。增加的电感器匝数也可以在较小面积中维持相同的电感值，这改善了制造效率，降低了器件尺寸以及降低了单位器件成本。

图6是示出其中可有利地采用本公开的一方面的示例性无线通信系统600的框图。出于解说目的，图6示出了三个远程单元620、630和650以及两个基站640。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元620、630和650包括了包含所公开的滤波器器件的IC器件625A、625C和625B。将认识到，其他设备也可包括所公开的滤波器器件，诸如基站、交换设备、和网络装备。图6示出了从两个基站640到远程单元620、630和650的前向链路信号680，以及从远程单元620、630和650到两个基站640的反向链路信号690。

在图6中，远程单元620被示为移动电话，远程单元630被示为便携式计算机，而远程单元650被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图6解说了根据本公开的各方面的远程单元，但本公开并不被限定于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的滤波器器件的许多设备中使用。

图7是解说用于半导体组件(诸如以上公开的滤波器器件)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站700包括硬盘701，该硬盘701包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站700还包括促成对电路710或半导体组件712(诸如滤波器器件)的设计的显示器702。提供存储介质704以用于有形地存储电路710或半导体组件712的设计。电路710或半导体组件712的设计可以用文件格式(诸如GDSII或GERBER)存储在存储介质704上。存储介质704可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站700包括用于从存储介质704接受输入或者将输出写到存储介质704的驱动装置703。

存储介质704上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质704上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路710或半导体组件712的设计。

对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。

如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机访问的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。

除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。

尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (21)

1.一种滤波器，包括：

具有多个穿板通孔的玻璃基板；

由所述玻璃基板支承的多个电容器，所述多个电容器中的至少一个电容器具有小于印刷分辨率的宽度和/或厚度；以及

在所述玻璃基板内的至少一个3D电感器，所述至少一个3D电感器包括：

在所述玻璃基板的第一表面上的第一多个迹线，所述第一多个迹线被耦合到所述多个穿板通孔；以及

在所述玻璃基板的与所述第一表面对向的第二表面上的第二多个迹线，所述第二多个迹线被耦合到所述多个穿板通孔的对向端，所述多个穿板通孔和迹线作为所述至少一个3D电感器操作，所述第一多个迹线和所述第二多个迹线具有小于所述印刷分辨率的宽度和/或厚度。

2.如权利要求1所述的滤波器，其特征在于，所述滤波器包括低通滤波器。

3.如权利要求2所述的滤波器，其特征在于，包括：

所述3D电感器中的第一3D电感器与所述多个电容器中的第一电容器串联耦合在滤波器输入与接地端子之间；

所述3D电感器中的第二3D电感器耦合在所述滤波器输入与滤波器输出之间并且与所述多个电容器中的第二电容器并联耦合；以及

所述3D电感器中的第三3D电感器耦合到所述滤波器输出以及耦合到所述多个电容器中的耦合到所述接地端子的第三电容器。

4.如权利要求2所述的滤波器，其特征在于，包括：

所述多个电容器中的第一电容器与所述3D电感器中的第一3D电感器串联耦合在滤波器输入与接地端子之间；

所述多个电容器中的第二电容器耦合在所述滤波器输入与滤波器输出之间并且与所述3D电感器中的第二3D电感器并联耦合；以及

所述多个电容器中的第三电容器耦合到所述滤波器输出以及耦合到所述3D电感器中的耦合到所述接地端子的第三3D电感器。

5.如权利要求1所述的滤波器，其特征在于，所述滤波器包括高通滤波器。

6.如权利要求5所述的滤波器，其特征在于，包括：

所述多个电容器中的第一电容器与所述多个电容器中的第三电容器串联耦合在滤波器输入与接地端子之间；以及

所述至少一个3D电感器与所述多个电容器中的第二电容器串联耦合在所述多个电容器的第一电容器和所述多个电容器的第三电容器与所述接地端子之间。

7.如权利要求5所述的滤波器，其特征在于，包括：

所述多个电容器中的第一电容器与所述多个电容器中的第二电容器串联耦合在滤波器输入与接地端子之间；以及

所述至少一个3D电感器耦合在所述多个电容器中的第一电容器和所述多个电容器中的第二电容器与所述接地端子之间。

8.如权利要求1所述的滤波器，其特征在于，所述玻璃基板包括玻璃、空气、石英、蓝宝石、或高电阻率硅。

9.如权利要求1所述的滤波器，其特征在于，所述滤波器被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。

10.一种制造滤波器的方法，包括：

在玻璃基板中形成多个穿板通孔；

在所述玻璃基板的第一表面上沉积第一多个迹线；

在所述玻璃基板的第二表面上沉积第二多个迹线，所述第一多个迹线和所述第二多个迹线具有小于印刷分辨率的宽度和/或厚度；

将所述第一多个迹线耦合到所述多个穿板通孔的第一侧；

将所述第二多个迹线耦合到所述多个穿板通孔的第二侧以形成至少一个3D电感器；以及

在所述玻璃基板上形成至少一个电容器，所述至少一个电容器具有小于所述印刷分辨率的宽度和/或厚度。

11.如权利要求10所述的方法，其特征在于，所述滤波器被制造为低通滤波器。

12.如权利要求10所述的方法，其特征在于，所述滤波器被制造为低通滤波器。

13.如权利要求10所述的方法，其特征在于，进一步包括将所述滤波器集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。

14.一种滤波器，包括：

具有多个穿板通孔的玻璃基板；

由所述玻璃基板支承的用于存储电荷的装置，所述电荷存储装置具有小于印刷分辨率的宽度和/或厚度；以及

在所述玻璃基板内的至少一个3D电感器，所述至少一个3D电感器包括：

在所述玻璃基板的第一表面上的用于耦合的第一装置，所述用于耦合的第一装置耦合到所述多个穿板通孔；以及

在所述玻璃基板的与所述第一表面对向的第二表面上的用于耦合的第二装置，所述用于耦合的第二装置耦合到所述多个穿板通孔的对向端，所述多个穿板通孔、所述用于耦合的第一装置和所述用于耦合的第二装置作为所述至少一个3D电感器操作，所述用于耦合的第一装置和所述用于耦合的第二装置具有小于所述印刷分辨率的宽度和/或厚度。

15.如权利要求14所述的滤波器，其特征在于，其配置为低通滤波器，包括：

所述3D电感器中的第一3D电感器与所述电荷存储装置中的第一电荷存储装置串联耦合在滤波器输入与接地端子之间；

所述3D电感器中的第二3D电感器耦合在所述滤波器输入与滤波器输出之间并且与所述电荷存储装置中的第二电荷存储装置并联耦合；以及

所述3D电感器中的第三3D电感器耦合到所述滤波器输出以及耦合到所述电荷存储装置中的耦合到所述接地端子的第三电荷存储装置。

16.如权利要求14所述的滤波器，其特征在于，配置为低通滤波器，包括：

所述电荷存储装置中的第一电荷存储装置与所述电荷存储装置中的第三电荷存储装置串联耦合在滤波器输入和接地端子之间；以及

所述至少一个3D电感器与所述电荷存储装置中的第二电荷存储装置串联耦合在所述第一电荷存储装置和第三电荷存储装置与电路接地之间。

17.如权利要求14所述的滤波器，其特征在于，所述滤波器被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。

18.一种制造滤波器的方法，包括：

在玻璃基板中形成多个穿板通孔的步骤；

在所述玻璃基板的第一表面上沉积第一多个迹线的步骤；

在所述玻璃基板的第二表面上沉积第二多个迹线的步骤，所述第一多个迹线和所述第二多个迹线具有小于印刷分辨率的宽度和/或厚度；

将所述第一多个迹线耦合到所述多个穿板通孔的第一侧的步骤；

将所述第二多个迹线耦合到所述多个穿板通孔的第二侧以形成至少一个3D电感器的步骤；以及

在所述基板上形成至少一个电容器的步骤，所述至少一个电容器具有小于所述印刷分辨率的宽度和/或厚度。

19.如权利要求18所述的方法，其特征在于，所述滤波器被制造为低通滤波器。

20.如权利要求18所述的方法，其特征在于，所述滤波器被制造为低通滤波器。

21.如权利要求18所述的方法，其特征在于，进一步包括将所述滤波器集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中的步骤。