JP6266765B2 - ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計 - Google Patents
ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計 Download PDFInfo
- Publication number
- JP6266765B2 JP6266765B2 JP2016516643A JP2016516643A JP6266765B2 JP 6266765 B2 JP6266765 B2 JP 6266765B2 JP 2016516643 A JP2016516643 A JP 2016516643A JP 2016516643 A JP2016516643 A JP 2016516643A JP 6266765 B2 JP6266765 B2 JP 6266765B2
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- glass substrate
- coupled
- substrate
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0138—Electrical filters or coupling circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本出願は、参照によりその開示が全体として本明細書に明確に組み込まれる、C. Zuoらの名前で2013年5月31日に出願された米国仮特許出願第61/829,714号の利益を主張する。
102 第1のアンテナチューナ
104 第1のアンテナ
106 第2のアンテナチューナ
108 第2のアンテナ
110 スイッチの組
112 低帯域周波数部
114 高帯域周波数部
140 ローパスフィルタ
150 ハイパスフィルタ
200 デバイスの側面図
202 第1のデバイス
204 デバイス厚さ
206 デバイス幅
208 デバイス間隔
210 第2のデバイス
300 フィルタ設計
320 半導体基板
324 キャパシタ厚さ
326 キャパシタ幅
330 支持要素
336 インダクタ幅
338 インダクタ間隔
340 ローパスフィルタ設計
340/350 フィルタ設計
400 フィルタ設計
420 半導体基板
424 キャパシタ厚さ
426 キャパシタ幅
430 支持要素
434 インダクタ厚さ
436 インダクタ幅
438 インダクタ間隔
440/450 フィルタ設計
450 ハイパスフィルタ設計
600 ワイヤレス通信システム
620 遠隔ユニット
625A ICデバイス
625B ICデバイス
625C ICデバイス
630 遠隔ユニット
640 基地局
650 遠隔ユニット
680 順方向リンク信号
690 逆方向リンク信号
700 設計用ワークステーション
701 ハードディスク
702 ディスプレイ
703 駆動装置
704 記憶媒体
710 回路
712 半導体コンポーネント
Claims (21)
- フィルタであって、
複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される複数のキャパシタであって、前記複数のキャパシタのうちの少なくとも1つの幅が10マイクロメートル未満であり、前記複数のキャパシタのうちの少なくとも1つの厚さが1マイクロメートル未満である、複数のキャパシタと、
インダクタの間隔が10マイクロメートル未満の間隔である、前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記複数の基板貫通ビアに結合された、前記ガラス基板の第1の表面上の第1の複数のトレース、および
前記第1の表面と反対側の、前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された第2の複数のトレースを備える少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビアおよびトレースが前記ガラス基板の固体ガラスコアを取り囲み、前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に対して平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
前記複数のキャパシタのうちの少なくとも1つが前記少なくとも2つの3Dインダクタのトレースに結合された、フィルタ。 - 前記フィルタが、ローパスフィルタを備える、請求項1に記載のフィルタ。
- 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される複数のキャパシタと、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記複数の基板貫通ビアに結合された、前記ガラス基板の第1の表面上の第1の複数のトレース、および
前記第1の表面と反対側の、前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された第2の複数のトレースを備える少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビアおよびトレースが前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に対して平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
フィルタ入力と接地端子との間に、前記複数のキャパシタのうちの第1のキャパシタに直列に結合された、前記3Dインダクタのうちの第1のインダクタと、
前記フィルタ入力とフィルタ出力との間に結合され、前記複数のキャパシタの第2のキャパシタに並列に結合された、前記3Dインダクタのうちの第2のインダクタと、
前記フィルタ出力、および前記接地端子に結合された前記複数のキャパシタのうちの第3のキャパシタに結合された、前記3Dインダクタのうちの第3のインダクタとを備える、ローパスフィルタ。 - 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される複数のキャパシタと、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記複数の基板貫通ビアに結合された、前記ガラス基板の第1の表面上の第1の複数のトレース、および
前記第1の表面と反対側の、前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された第2の複数のトレースを備える少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビアおよびトレースが前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に対して平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
フィルタ入力と接地端子との間に、前記3Dインダクタのうちの第1のインダクタに直列に結合された、前記複数のキャパシタのうちの第1のキャパシタと、
前記フィルタ入力とフィルタ出力との間に結合され、前記3Dインダクタのうちの第2のインダクタに並列に結合された、前記複数のキャパシタのうちの第2のキャパシタと、
前記フィルタ出力、および前記接地端子に結合された前記3Dインダクタのうちの第3のインダクタに結合された、前記複数のキャパシタのうちの第3のキャパシタとを備える、ローパスフィルタ。 - 前記フィルタが、ハイパスフィルタを備える、請求項1に記載のフィルタ。
- 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される複数のキャパシタと、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記複数の基板貫通ビアに結合された、前記ガラス基板の第1の表面上の第1の複数のトレース、および
前記第1の表面と反対側の、前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された第2の複数のトレースを備える少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビアおよびトレースが前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に対して平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
フィルタ入力と接地端子との間に、前記複数のキャパシタのうちの第3のキャパシタと直列に結合された、前記複数のキャパシタのうちの第1のキャパシタと、
前記複数のキャパシタのうちの前記第1のキャパシタおよび前記複数のキャパシタのうちの前記第3のキャパシタと前記接地端子との間に、前記複数のキャパシタのうちの第2のキャパシタと直列に結合された、前記少なくとも2つの3Dインダクタとを備える、ハイパスフィルタ。 - 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される複数のキャパシタと、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記複数の基板貫通ビアに結合された、前記ガラス基板の第1の表面上の第1の複数のトレース、および
前記第1の表面と反対側の、前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された第2の複数のトレースを備える少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビアおよびトレースが前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に対して平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
フィルタ入力と接地端子との間に、前記複数のキャパシタのうちの第2のキャパシタと直列に結合された、前記複数のキャパシタのうちの第1のキャパシタと、
前記複数のキャパシタのうちの前記第1のキャパシタおよび前記複数のキャパシタのうちの前記第2のキャパシタと前記接地端子との間に結合された、前記少なくとも2つの3Dインダクタとを備える、ハイパスフィルタ。 - 前記ガラス基板が、ガラス、水晶、サファイア、または高抵抗シリコンを備える、請求項1に記載のフィルタ。
- 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットの中に統合される、請求項1に記載のフィルタ。
- フィルタを作製する方法であって、
ガラス基板内に複数の基板貫通ビアを形成するステップと、
前記ガラス基板の第1の表面上に第1の複数のトレースを堆積するステップと、
前記ガラス基板の第2の表面上に第2の複数のトレースを堆積するステップと、
前記複数の基板貫通ビアの第1の側に前記第1の複数のトレースを結合するステップと、
前記複数の基板貫通ビアの第2の側に前記第2の複数のトレースを結合するステップであって、少なくとも2つの3Dインダクタを形成するために、前記複数の基板貫通ビア及びトレースが前記ガラス基板の固体ガラスコアを取り囲む、結合するステップと、
前記ガラス基板上に少なくとも1つのキャパシタを形成するステップであって、前記少なくとも1つのキャパシタの幅が10マイクロメートル未満であり、前記少なくとも1つのキャパシタの厚さが1マイクロメートル未満であり、前記少なくとも1つのキャパシタが、前記少なくとも2つの3Dインダクタのトレースに結合される、少なくとも1つのキャパシタを形成するステップとを含み、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面に平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行である、方法。 - 前記フィルタが、ローパスフィルタとして作製される、請求項10に記載の方法。
- 前記フィルタが、ハイパスフィルタとして作製される、請求項10に記載の方法。
- 前記フィルタを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットの中に統合するステップをさらに含む、請求項10に記載の方法。
- 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される電荷を蓄積するための手段であって、前記電荷蓄積手段の幅が10マイクロメートル未満であり、前記電荷蓄積手段の厚さが1マイクロメートル未満である、電荷を蓄積するための手段と、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記ガラス基板の第1の表面上の、前記複数の基板貫通ビアに結合された、結合するための第1の手段、および
前記第1の表面と反対側の前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された、結合するための第2の手段を含む、少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビア、結合するための前記第1の手段、および結合するための前記第2の手段が、前記ガラス基板の固体ガラスコアを取り囲み、前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面と平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
前記電荷蓄積手段が、前記少なくとも2つの3Dインダクタの結合するための前記第1の手段に結合された、フィルタ。 - 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される電荷を蓄積するための手段と、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記ガラス基板の第1の表面上の、前記複数の基板貫通ビアに結合された、結合するための第1の手段、および
前記第1の表面と反対側の前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された、結合するための第2の手段を含む、少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビア、結合するための前記第1の手段、および結合するための前記第2の手段が、前記少なくとも2つの3Dインダクタとして動作し、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面と平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行であり、
フィルタ入力と接地端子との間に、前記電荷蓄積手段のうちの第1の手段に直列に結合された、前記3Dインダクタのうちの第1のインダクタと、
前記フィルタ入力とフィルタ出力との間に結合され、前記電荷蓄積手段の第2の手段に並列に結合された、前記3Dインダクタのうちの第2のインダクタと、
前記フィルタ出力、および前記接地端子に結合された前記電荷蓄積手段のうちの第3の手段に結合された、前記3Dインダクタのうちの第3のインダクタとを備えた、ローパスフィルタ。 - 複数の基板貫通ビアを有するガラス基板と、
前記ガラス基板によって支持される電荷を蓄積するための手段と、
前記ガラス基板内の少なくとも2つの3Dインダクタであって、
前記ガラス基板の第1の表面上の、前記複数の基板貫通ビアに結合された、結合するための第1の手段、および
前記第1の表面と反対側の前記ガラス基板の第2の表面上に、前記複数の基板貫通ビアの反対端に結合された、結合するための第2の手段を含む、少なくとも2つの3Dインダクタとを備え、前記複数の基板貫通ビア、結合するための前記第1の手段、および結合するための前記第2の手段が、前記少なくとも2つの3Dインダクタとして動作し、前記ガラス基板の表面と平行な磁場を発生する、少なくとも2つの3Dインダクタと、
フィルタ入力と接地端子との間に、前記電荷蓄積手段のうちの第3の手段と直列に結合された、前記電荷蓄積手段のうちの第1の手段と、
前記第1の電荷蓄積手段および前記第3の電荷蓄積手段と前記接地端子との間に、前記電荷蓄積手段のうちの第2の手段と直列に結合された、前記少なくとも2つの3Dインダクタとを備え、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行である、ハイパスフィルタ。 - 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットの中に統合される、請求項14に記載のフィルタ。
- フィルタを作製する方法であって、
ガラス基板内に複数の基板貫通ビアを形成するステップと、
前記ガラス基板の第1の表面上に第1の複数のトレースを堆積するステップと、
前記ガラス基板の第2の表面上に第2の複数のトレースを堆積するステップと、
前記複数の基板貫通ビアの第1の側に前記第1の複数のトレースを結合するステップと、
少なくとも2つの3Dインダクタを形成するために、前記複数の基板貫通ビアの第2の側に前記第2の複数のトレースを結合するステップであって、前記複数の基板貫通ビア及び前記トレースが前記ガラス基板の固体ガラスコアを取り囲む、結合するステップと、
前記ガラス基板上に少なくとも1つのキャパシタを形成するステップであって、前記少なくとも1つのキャパシタの幅が10マイクロメートル未満であり、前記少なくとも1つのキャパシタの厚さが1マイクロメートル未満である、少なくとも1つのキャパシタを形成するステップとを含み、
前記少なくとも2つの3Dインダクタが、前記ガラス基板の表面と平行な磁場を発生し、
前記少なくとも2つの3Dインダクタのうち1つが発生する磁場が、他の3Dインダクタが発生する磁場に対して非平行である、方法。 - 前記フィルタが、ローパスフィルタとして作製される、請求項18に記載の方法。
- 前記フィルタが、ハイパスフィルタとして作製される、請求項18に記載の方法。
- 前記フィルタを、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットの中に統合するステップをさらに含む、請求項18に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361829714P | 2013-05-31 | 2013-05-31 | |
US61/829,714 | 2013-05-31 | ||
US14/055,707 US9425761B2 (en) | 2013-05-31 | 2013-10-16 | High pass filters and low pass filters using through glass via technology |
US14/055,707 | 2013-10-16 | ||
PCT/US2014/031779 WO2014193525A1 (en) | 2013-05-31 | 2014-03-25 | High pass filters and low pass filters using through glass via technology and method for manufacturing the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016527743A JP2016527743A (ja) | 2016-09-08 |
JP2016527743A5 JP2016527743A5 (ja) | 2016-12-15 |
JP6266765B2 true JP6266765B2 (ja) | 2018-01-24 |
Family
ID=51984443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016516643A Expired - Fee Related JP6266765B2 (ja) | 2013-05-31 | 2014-03-25 | ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9425761B2 (ja) |
EP (1) | EP3005559B1 (ja) |
JP (1) | JP6266765B2 (ja) |
KR (1) | KR101799425B1 (ja) |
CN (1) | CN105308862B (ja) |
WO (1) | WO2014193525A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6574207B2 (ja) | 2014-05-05 | 2019-09-11 | スリーディー グラス ソリューションズ,インク3D Glass Solutions,Inc | 光活性基板を製造する、2d及び3dインダクタ、アンテナ、並びにトランス |
US9954267B2 (en) | 2015-12-28 | 2018-04-24 | Qualcomm Incorporated | Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter |
US10026546B2 (en) * | 2016-05-20 | 2018-07-17 | Qualcomm Incorported | Apparatus with 3D wirewound inductor integrated within a substrate |
JP6838328B2 (ja) * | 2016-09-15 | 2021-03-03 | 大日本印刷株式会社 | インダクタおよびインダクタの製造方法 |
US10510828B2 (en) | 2016-10-04 | 2019-12-17 | Nano Henry, Inc. | Capacitor with high aspect radio silicon cores |
US10872950B2 (en) | 2016-10-04 | 2020-12-22 | Nanohenry Inc. | Method for growing very thick thermal local silicon oxide structures and silicon oxide embedded spiral inductors |
CA3084818C (en) | 2017-12-15 | 2023-01-17 | 3D Glass Solutions, Inc. | Coupled transmission line resonate rf filter |
JP7106875B2 (ja) * | 2018-01-30 | 2022-07-27 | 凸版印刷株式会社 | ガラスコアデバイスの製造方法 |
US10693432B2 (en) * | 2018-05-17 | 2020-06-23 | Qualcommm Incorporated | Solenoid structure with conductive pillar technology |
JPWO2019225698A1 (ja) * | 2018-05-24 | 2021-07-01 | 凸版印刷株式会社 | 回路基板 |
US10433425B1 (en) * | 2018-08-01 | 2019-10-01 | Qualcomm Incorporated | Three-dimensional high quality passive structure with conductive pillar technology |
CN109302161A (zh) * | 2018-08-31 | 2019-02-01 | 维沃移动通信有限公司 | 调谐滤波电路和终端设备 |
US11962057B2 (en) | 2019-04-05 | 2024-04-16 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
CN110519913A (zh) * | 2019-09-23 | 2019-11-29 | 努比亚技术有限公司 | 一种实现pcb单点接地设计的方法、封装和印刷电路板 |
JP2021166257A (ja) * | 2020-04-07 | 2021-10-14 | 凸版印刷株式会社 | 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法 |
CA3177603C (en) * | 2020-04-17 | 2024-01-09 | 3D Glass Solutions, Inc. | Broadband induction |
CN115241163A (zh) * | 2021-04-23 | 2022-10-25 | 京东方科技集团股份有限公司 | 可调滤波器及其制备方法 |
WO2022222124A1 (zh) * | 2021-04-23 | 2022-10-27 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
US20230275004A1 (en) * | 2022-02-28 | 2023-08-31 | Qualcomm Incorporated | Capacitor embedded 3d resonator for broadband filter |
WO2023245593A1 (zh) * | 2022-06-24 | 2023-12-28 | 京东方科技集团股份有限公司 | 滤波器及其制备方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992539A (ja) | 1995-09-22 | 1997-04-04 | Uniden Corp | 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ |
JP2002184946A (ja) * | 2000-12-11 | 2002-06-28 | Murata Mfg Co Ltd | Mimキャパシタおよびその製造方法 |
JP3882779B2 (ja) * | 2002-05-27 | 2007-02-21 | 日本電気株式会社 | 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板 |
JP2004200227A (ja) | 2002-12-16 | 2004-07-15 | Alps Electric Co Ltd | プリントインダクタ |
WO2006008789A1 (ja) | 2004-07-15 | 2006-01-26 | Fujitsu Limited | 容量素子とその製造方法、及び半導体装置 |
JP2006229173A (ja) * | 2005-02-21 | 2006-08-31 | Tokyo Electron Ltd | インダクタンス素子 |
FR2906962B1 (fr) | 2006-10-06 | 2010-11-12 | Thales Sa | Self integree dans un circuit imprime |
JP4305779B2 (ja) | 2007-01-30 | 2009-07-29 | Tdk株式会社 | 積層型ローパスフィルタ |
US7724117B2 (en) | 2008-01-11 | 2010-05-25 | Northrop Grumman Systems Corporation | Multilayer passive circuit topology |
US8384507B2 (en) | 2010-06-01 | 2013-02-26 | Qualcomm Incorporated | Through via inductor or transformer in a high-resistance substrate with programmability |
CN103283023B (zh) | 2010-12-20 | 2016-09-14 | 英特尔公司 | 封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法 |
US20130207745A1 (en) * | 2012-02-13 | 2013-08-15 | Qualcomm Incorporated | 3d rf l-c filters using through glass vias |
US20140104284A1 (en) * | 2012-10-16 | 2014-04-17 | Qualcomm Mems Technologies, Inc. | Through substrate via inductors |
-
2013
- 2013-10-16 US US14/055,707 patent/US9425761B2/en active Active
-
2014
- 2014-03-25 KR KR1020157036627A patent/KR101799425B1/ko active IP Right Grant
- 2014-03-25 JP JP2016516643A patent/JP6266765B2/ja not_active Expired - Fee Related
- 2014-03-25 CN CN201480030699.4A patent/CN105308862B/zh not_active Expired - Fee Related
- 2014-03-25 EP EP14724235.8A patent/EP3005559B1/en not_active Not-in-force
- 2014-03-25 WO PCT/US2014/031779 patent/WO2014193525A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR101799425B1 (ko) | 2017-11-20 |
CN105308862A (zh) | 2016-02-03 |
EP3005559A1 (en) | 2016-04-13 |
CN105308862B (zh) | 2018-07-24 |
KR20160015283A (ko) | 2016-02-12 |
EP3005559B1 (en) | 2017-12-13 |
US9425761B2 (en) | 2016-08-23 |
WO2014193525A1 (en) | 2014-12-04 |
US20140354378A1 (en) | 2014-12-04 |
JP2016527743A (ja) | 2016-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6266765B2 (ja) | ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計 | |
JP5982585B2 (ja) | ガラス貫通ビア技術を使用するダイプレクサ構成 | |
US10039188B2 (en) | Two-stage power delivery architecture | |
US10256863B2 (en) | Monolithic integration of antenna switch and diplexer | |
US9954267B2 (en) | Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter | |
US20170288707A1 (en) | Lc filter layer stacking by layer transfer to make 3d multiplexer structures | |
US10840884B2 (en) | Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration | |
KR20150059807A (ko) | 고밀도 금속-절연체-금속 트랜치 커패시터 | |
TW201826704A (zh) | 混合式玻璃上被動(pog)聲學濾波器 | |
CN112514060A (zh) | 使用导电柱技术的三维高质量无源结构 | |
US10269490B2 (en) | Metal-oxide-metal capacitor using vias within sets of interdigitated fingers | |
JP7442446B2 (ja) | ラミネート積層基板における埋め込み垂直インダクタ | |
JP2022027893A (ja) | オープンパッシベーションボールグリッドアレイパッド | |
CN109155617B (zh) | 双侧电路 | |
US10141353B2 (en) | Passive components implemented on a plurality of stacked insulators | |
US20180083589A1 (en) | Face-to-face multiplexer circuit layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161021 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161021 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6266765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |