JP2022027893A - オープンパッシベーションボールグリッドアレイパッド - Google Patents

オープンパッシベーションボールグリッドアレイパッド Download PDF

Info

Publication number
JP2022027893A
JP2022027893A JP2021202487A JP2021202487A JP2022027893A JP 2022027893 A JP2022027893 A JP 2022027893A JP 2021202487 A JP2021202487 A JP 2021202487A JP 2021202487 A JP2021202487 A JP 2021202487A JP 2022027893 A JP2022027893 A JP 2022027893A
Authority
JP
Japan
Prior art keywords
conductive bump
passivation layer
pad
assembly
passive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202487A
Other languages
English (en)
Inventor
デイク・ダニエル・キム
Daniel Kim Daeik
マリオ・フランシスコ・ヴェレス
Francisco Velez Mario
チャンハン・ホビー・ユン
Hobie Yun Changhan
チェンジエ・ズオ
Chengjie Zuo
デイヴィッド・フランシス・バーディ
Francis Berdy David
ジョンヘ・キム
Jonghae Kim
ニランジャン・スニル・ムダカッテ
Sunil Mudakatte Niranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2022027893A publication Critical patent/JP2022027893A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。【解決手段】導電バンプアセンブリは、受動基板を含んでもよい。導電バンプアセンブリはまた、受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドを含んでもよい。導電バンプアセンブリは、受動基板上に第２のパッシベーション層開口部をさらに含んでもよい。第２のパッシベーション層開口部は、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされてもよい。導電バンプアセンブリはまた、導電バンプパッド上に導電バンプを含んでもよい。【選択図】図３Ａ

Description

関連出願の相互参照
本出願は、２０１６年２月１日に出願された「ＯＰＥＮ－ＰＡＳＳＩＶＡＴＩＯＮ ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ ＰＡＤＳ」という名称の米国仮特許出願第６２／２８９，６３６号に対する利益を米国特許法第１１９条（ｅ）の下に主張するものであり、この仮特許出願の開示全体は参照により本明細書に明確に組み込まれる。
本開示は、一般に集積回路（ＩＣ）に関する。より詳細には、本開示は、オープンパッシベーションボールグリッドアレイパッドに関する。
集積回路（ＩＣ）の半導体製作のプロセスフローは、基板（ＦＥＯＬ）工程、中間（ＭＯＬ）工程、および配線（ＢＥＯＬ）工程を含んでもよい。基板工程は、ウエハ作製、絶縁、ウェル形成、ゲートパターニング、スペーサ、エクステンションおよびソース／ドレイン注入、シリサイド形成、ならびにデュアルストレスライナー形成を含んでもよい。中間工程は、ゲートコンタクト形成を含んでもよい。中間工程層は、半導体デバイストランジスタまたは他の能動デバイスに近接した中間工程コンタクト、ビア、または他の層を含む場合があるが、これらに限定されない。配線工程は、基板工程および中間工程中に作製された半導体デバイスを相互接続するための一連のウエハ処理ステップを含んでもよい。
現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。具体的には、配線工程における半導体製作のための導電性材料めっきの形成は、プロセスフローのうちの次第に困難になっている部分である。これは、小さなフィーチャサイズを維持するという観点において特に当てはまる。受動オンガラス（ＰＯＧ）技術でも、小さなフィーチャサイズを維持することに関する同じ問題があり、その技術では、インダクタおよびキャパシタのような高性能構成要素が、同じく損失が非常に少ない場合がある絶縁性の高い基板上に構築される。
受動オンガラスデバイスは、モバイル無線周波数（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）を製作する際に広く使用されている表面実装技術または多層セラミックチップのような他の技術より優れた種々の利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。モバイルＲＦトランシーバの設計については、コストおよび電力消費量の問題に起因するディープサブミクロンプロセスノードへの移行によって複雑さが増している。間隔の問題もモバイルＲＦトランシーバ設計ディープサブミクロンプロセスノードに影響を与える。たとえば、モバイルＲＦトランシーバの製作には、無駄になる空間を占有しコストの増大を伴うダイ領域境界におけるダミー領域が含まれることがある。
導電バンプアセンブリは、受動基板を含んでもよい。導電バンプアセンブリはまた、受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドを含んでもよい。導電バンプアセンブリは、受動基板上に第２のパッシベーション層開口部をさらに含んでもよい。第２のパッシベーション層開口部は、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされてもよい。導電バンプアセンブリはまた、導電バンプパッド上に導電バンプを含んでもよい。
導電バンプアセンブリを製作するための方法は、導電バンプアセンブリを支持する受動基板の縁部に導電バンプパッドを製作するステップを含んでもよい。この方法はまた、導電バンプパッドを取り囲む第１のパッシベーション層開口部を第２のパッシベーション層開口部と組み合わせるステップを含んでもよい。第２のパッシベーション層開口部は、受動基板の縁部に近接する導電バンプパッドを取り囲んでもよい。この方法は、導電バンプパッドの上に導電材料を堆積させるステップをさらに含んでもよい。
導電性バンプアセンブリは、受動基板を含んでもよい。導電バンプアセンブリはまた、受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドを含んでもよい。導電バンプアセンブリは、受動基板上に第２のパッシベーション層開口部をさらに含んでもよい。第２のパッシベーション層開口部は、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされてもよい。導電バンプアセンブリはまた、導電バンプパッド上に組立てのための手段を含んでもよい。
上記では、後続の詳細な説明をより良く理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について以下において説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者は理解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより良く理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示をより完全に理解できるように、ここで、添付の図面と併せて以下の説明を参照する。
本開示の一態様における半導体ウエハの斜視図である。 ウエハ上に受動オンガラスデバイスを製作した後のウエハのガラスダイを示す図である。 図２Ａのガラスダイの角部の拡大図である。 本開示の一態様によるオープンパッシベーション導電パッドを含む導電バンプアセンブリのレイアウト図および断面図である。 図２Ａおよび図２Ｂに示すガラスダイの導電バンプアセンブリの断面図およびレイアウト図である。 本開示の一態様によるオープンパッシベーション導電バンプパッドを含む導電バンプアセンブリの断面図である。 図３Ｂに示す導電バンプアセンブリのさらなる断面図である。 本開示の態様によるオープンパッシベーション導電バンプパッドを含む導電バンプアセンブリを構築する方法を示すプロセスフロー図である。 本開示の一態様による、ダイプレクサを使用する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の態様による、チップセット用のダイプレクサを使用してキャリアアグリゲーションを実現するＷｉＦｉモジュールおよび無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の一構成が有利に採用される場合がある例示的なワイヤレス通信システムを示すブロック図である。 一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載する詳細な説明は、様々な構成について説明するものであり、本明細書で説明する概念が実践されてもよい唯一の構成を表すものではない。詳細な説明は、様々な概念を完全に理解できるようにすることを目的とした具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践されてもよいことは、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書において説明されるときに、「および／または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。具体的には、配線工程（ＢＥＯＬ）プロセスにおける半導体製作のための導電材料めっきの形成は、プロセスフローにおいてますます困難になっている部分である。これは、小さなフィーチャサイズを維持するという観点において特に当てはまる。小さなフィーチャサイズを維持することに関する同じ課題が受動オンガラス（ＰＯＧ）技術にも当てはまり、その技術では、インダクタおよびキャパシタのような高性能構成要素が、同じく損失が非常に少なくなる場合がある絶縁性の高い基板上に構築される。
受動オンガラスデバイスは、モバイル無線周波数（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）の製作において通常使用される表面実装技術または多層セラミックチップのような、他の技術より優れた種々の利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。モバイルＲＦトランシーバの設計については、コストおよび電力消費量の問題に起因するディープサブミクロンプロセスノードへの移行によって複雑さが増している。間隔の問題もモバイルＲＦトランシーバ設計ディープサブミクロンプロセスノードに影響を与える。たとえば、モバイルＲＦトランシーバの製作には、無駄になる空間を占有しコストの増大を伴うダイ領域境界におけるダミー領域が含まれることがある。
本開示の様々な態様は、オープンパッシベーションボールグリッドアレイパッドに関する技法を提供する。オープンパッシベーションボールグリッドアレイパッドの半導体製作のためのプロセスフローは、基板工程（ＦＥＯＬ）プロセス、中間工程（ＭＯＬ）プロセス、および配線工程（ＢＥＯＬ）プロセスを含んでもよい。「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことが理解されよう。本明細書において説明するように、「基板」という用語は、ダイシングされたウエハの基板を指す場合があるか、または、ダイシングされていないウエハの基板を指す場合がある。同様に、チップおよびダイという用語は、入れ換えられると信じることが難しくない限り、互換的に使用することができる。
本明細書で説明するように、配線工程相互接続層は、集積回路の基板工程能動デバイスに電気的に結合するための導電相互接続層（たとえば、金属１（Ｍ１）、金属２（Ｍ２）、金属３（Ｍ３）、金属４（Ｍ４）など）を指すことがある。配線工程相互接続層は、たとえば、集積回路の酸化物拡散（ＯＤ）層にＭ１を接続するために中間工程相互接続層に電気的に結合してもよい。配線工程第１ビア（Ｖ２）は、配線工程相互接続層のＭ３または他の金属にＭ２を接続してもよい。
本開示の様々な態様は、コストを削減させるためにダイ領域境界におけるダミー領域を縮小するための技法を提供する。一般に、ウエハ上への集積回路の製作が完了した後、ウエハはダイシングライン（たとえば、ダイシングストリート）に沿って分割される。ダイシングラインは、ウエハをどこでいくつかの部片に分割または分離すべきであるかを示す。ダイシングラインは、ウエハ上に製作された様々な集積回路の輪郭を画定してもよい。ダイシングラインが画定された後、ウエハは、いくつかの部片に切断されるかまたはその他の方法によって分離されダイが形成される。このプロセスの後、ダイ領域境界は、ダイシングソーブレード（Ｋｅｒｆ）によって形成されるグルーブおよび最終パッシベーション層（ＶＰ）間隔に応じた非機能的境界領域を含んでもよい。この例では、非機能的境界領域の幅によって、物理ダイ領域の顕著な割合を占めることがあるダミー領域が生じる。
本開示の一態様では、オープンパッシベーションボールグリッドアレイパッドを含む導電バンプアセンブリは、ダイ領域境界におけるダミー領域を縮小するのを可能にする。導電バンプアセンブリは、受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドを含んでもよい。導電バンプアセンブリはまた、受動基板上の第２のパッシベーション層開口部であって、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされた第２のパッシベーション層開口部を含んでもよい。この構成では、導電バンプパッドとダイシングストリートとの間の第１のパッシベーション層ブロックが、導電バンプアセンブリを支持する受動基板の縁部において除去される。除去された後、導電バンプパッドを取り囲む第１のパッシベーション層開口部が、受動基板の縁部におけるダイシングストリートに近接する導電バンプパッドを取り囲む第２のパッシベーション層開口部と組み合わされる。
図１は、本開示の一態様におけるウエハの斜視図を示す。ウエハ１００は、半導体ウエハであってもよく、あるいはウエハ１００の表面上に材料の１つまたは複数の層を有する基板材料であってもよい。ウエハ１００は、ガリウムヒ素（ＧａＡｓ）または窒化ガリウム（ＧａＮ）などの複合材料、インジウムガリウムヒ素（ＩｎＧａＡｓ）などの３元材料、４元材料、シリコン、石英、ガラス、あるいは基板材料とすることができる任意の材料であってもよい。多くの材料は本質的に結晶性を有する場合があるが、多結晶材料またはアモルファス材料がウエハ１００に使用されてもよい。たとえば、基板用の様々なオプションには、ガラス基板、半導体基板、コア積層基板、コアレス基板、プリント回路板（ＰＣＢ）基板、または他の同様の基板が含まれる。
ウエハ１００、またはウエハ１００に結合された層は、ウエハ１００内またはウエハ１００上に様々な種類の電子デバイスを形成するのを可能にする材料を供給されてもよい。さらに、ウエハ１００は、ウエハ１００の結晶配向を示す配向１０２を有してもよい。配向１０２は、図１に示すようにウエハ１００の平坦な縁部であっても、あるいはウエハ１００の結晶配向を示すための切欠きまたは他の表示であってもよい。配向１０２は、半導体ウエハを仮定すると、ウエハ１００内の結晶格子の平面に関するミラー指数を示す場合がある。
ウエハ１００が必要に応じて処理されると、ウエハ１００は、ダイシングライン１０４に沿って分割される。たとえば、ウエハ１００上への集積回路の製作を完了した後、ウエハ１００はダイシングライン１０４に沿って分割され、ダイシングライン１０４は本明細書では「ダイシングストリート」と呼ばれる場合がある。ダイシングライン１０４は、ウエハ１００がどこで分けられるまたは分割されるべきかを示す。ダイシングライン１０４は、ウエハ１００上に製作された様々な集積回路の輪郭を画定してもよい。
ダイシングライン１０４が画定された後、ウエハ１００は、いくつかの部片として切断されるかまたはその他の方法によって分離されダイ１０６が形成される。各ダイ１０６は、多数のデバイスを有する集積回路であってもよく、または単一の電子デバイスであってもよい。ダイ１０６の物理的サイズは、チップまたは半導体チップと呼ばれる場合もあり、ウエハ１００を特定のサイズに分離する能力およびダイ１０６が含むように設計される個々のデバイスの数に少なくとも部分的に依存する。
ウエハ１００が１つまたは複数のダイ１０６に分離された後、ダイ１０６はパッケージ内に実装され、ダイ１０６上に製作されたデバイスおよび／または集積回路の取り扱いを可能にしてもよい。パッケージには、シングルインラインパッケージ、デュアルインラインパッケージ、マザーボードパッケージ、フリップチップパッケージ、インジウムドット／バンプパッケージ、またはダイ１０６の取り扱いを可能にする他の種類のデバイスを含めてもよい。ダイ１０６は、ダイ１０６を別個のパッケージに実装されることなくワイヤボンディング、プローブ、または他の接続部を通して直接取り扱われてもよい。
インダクタ、およびキャパシタなどの他の受動デバイスが、ダイ上に形成されてもよい。これらの構成要素は、受動オンガラス技術を使用する、たとえば、図６および図７に示されているような無線周波数（ＲＦ）フロントエンドモジュールを形成する際に有用なフィルタ、ダイプレクサ、トリプレクサ、ローパスフィルタ、および／またはノッチフィルタ、あるいは他の同様の受動回路素子を形成するために使用されてもよい。
図２Ａは、ウエハ２０１上に受動オンガラスデバイスを製作した後のウエハ２０１（図２Ｂ）のガラスダイ（２００）を示す図である。受動オンガラスデバイスは、モバイル無線周波数（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）の製作において通常使用される表面実装技術または多層セラミックチップのような、他の技術より優れた種々の利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。この構成では、ガラスダイ２００は、ボールグリッドアレイ（ＢＧＡ）アセンブリを配置するのを可能にするためにパッシベーション開口部２１０（２１０－１、２１０－２、２１０－３、２１０－４、および２１０－５）を含む。この例では、ガラスダイは、ダイシングラインに沿ってダイシングされる前であり、ガラスダイがダイシングストリート２２０によって取り囲まれている状態が示されている。ダイシングストリート２２０は、ウエハ２０１をどこでいくつかの部片に分割または分離すべきであるかを示すダイシングラインから構成される。ダイシングストリート２２０が画定された後、ウエハ２０１は、いくつかの部片に切断されるかまたはその他の方法によって分離されガラスダイ２００が形成される。残念ながら、パッシベーション開口部２１０の配置によって、図２Ｂにさらに示すように、ガラスダイ２００のダイ領域境界にダミー領域が生じる。
図２Ｂは、図２Ａのガラスダイ２００の角部の拡大図である。受動オンガラスデバイスの製作は、非機能的境界領域２２２がガラスダイ２００を取り囲むのでコストがかかる。たとえば、ガラスダイ２００の物理的ダイサイズが２．２５ｍｍ２であると仮定すると、ダイ領域境界は、ダイシングソーブレード（Ｋｅｒｆ）によって形成されるグルーブ（たとえば、ダイシングストリート２２０の一部）および最終パッシベーション層（ＶＰ）間隔２１２に応じた非機能的境界領域を含む場合がある。この例では、非機能的境界領域２２２の幅は０．７８ｍｍ２であり、それによって、ガラスダイ２００の物理的ダイ領域の約３５％であるダミー領域が生じる。この構成では、ガラスダイの縁部におけるパッシベーション開口部とダイシングストリート２２０との間の距離は約８５ミクロンである。
図３Ａは、本開示の一態様によるオープンパッシベーション導電バンプパッドを含む導電バンプアセンブリの断面図３０１およびレイアウト図３０３である。オープンパッシベーション導電バンプパッドは、表面実装技術（ＳＭＴ）を使用してＲＦフロントエンドモジュール内に受動オンガラスデバイスを組み込むのを可能にする。ＳＭＴ組立てプロセスは、ウエハ（たとえば、プリント回路板（ＰＣＢ））上にはんだペーストをスクリーン印刷することを含んでもよい。はんだペースト印刷に続いて、各構成要素がウエハ上に配置される。構成要素の配置が完了した後、はんだリフローが行われ、その後フラックスが除去される。さらに、ＳＭＴ組立てプロセスは一般に、表面実装パッケージ用の２種類のランドパターンを含む。第１の種類のランドパターンは、非はんだマスク定義（ＮＳＭＤ）パッドである。これらのパッドは一般に、金属パッドよりも幅の広いマスク開口部を有する。第２の種類のランドパターンは、はんだマスク定義（ＳＭＤ）パッドである。これらのパッドは、金属パッドと比較して縮小されたはんだマスク開口部を有する。
図３Ａの断面図３０１に示すように、導電バンプアセンブリ３００は、複数のパッシベーション（たとえば、誘電性）層および導電バンプパッド３６０を支持するガラス基板３０２を含む。断面図３０１に示す導電バンプアセンブリ３００は、図２Ｂに示す図２Ａのガラスダイ２００の角部の分解図と類似する場合がある。しかし、この構成では、図２Ｂに示すＶＰ間隔２１２を除去することによって導電バンプパッド３６０がダイシングストリート３２０と結合される。その結果、レイアウト図３０３に示す非機能的境界領域３２２は、図２Ｂに示す非機能的境界領域２２２に対して縮小される。
断面図３０１に示すように、第１のパッシベーション層３５０（ＶＰ）は、第３のパッシベーション層３３０（Ｖ２）によって支持される第２のパッシベーション層３４０（Ｖ３）によって支持される。レイアウト図３０３に示すように、第２のパッシベーション層３４０（Ｖ３）の第２のパッシベーション層開口部は、ダイシングストリート３２０に近接する導電バンプパッド３６０を取り囲む第１のパッシベーション層３５０（ＶＰ）の第１のパッシベーション層開口部と組み合わされる。導電バンプパッド３６０は、第２のパッシベーション層３４０上に配線工程（ＢＥＯＬ）相互接続層（たとえば、金属４（Ｍ４））を堆積させることによって形成されてもよい。導電バンプパッド３６０は、非はんだマスク定義（ＮＳＭＤ）パッドであってもよい。３つのパッシベーション層として示されているが、導電バンプアセンブリは、この構成に限定されず、ウエハ製作のそれぞれに異なる段階の間に堆積される複数のパッシベーション層を含む任意の構成を含んでもよい。パッシベーション層は、ポリイミドまたは他の同様の誘電材料から構成されてもよい。
図３Ｂは、図２Ａおよび図２Ｂに示すガラスダイ２００の導電バンプアセンブリの断面図３７１およびレイアウト図３７３を示す。図３Ｂの断面図３７１に示すように、導電バンプアセンブリ３７０は、複数のパッシベーション（たとえば、誘電）層および導電バンプパッド３６０を支持するガラス基板３０２を含む。断面図３０１に示す導電バンプアセンブリ３００は、図２Ｂに示す図２Ａのガラスダイ２００の角部の分解図をさらに示す。この構成では、導電バンプパッド３６０は、レイアウト図３７３に示すＶＰ間隔２１２（たとえば、４２．５ミクロン）に応じた第１のパッシベーション層３５０のＶＰブロック３５２によってダイシングストリート３２０からずれている。
断面図３７１に示すように、ＶＰブロック３５２は、導電バンプパッド３６０とダイシングストリート３２０との間に配置され、レイアウト図３７３に示す非機能境界領域２２２を生じさせる。特に、ＶＰブロック３５２は、レイアウト図３７３に示すＶＰ間隔２１２によって測定されるダミー領域をガラスダイ２００の周囲に生じさせる。したがって、図３Ｂのレイアウト図３７３に示す非機能的境界領域２２２（たとえば、８５ミクロン）は、図３Ａに示す非機能的境界領域３２２（たとえば、４２．５ミクロン）と比較して大きい。本開示の態様では、図３Ａに示すように、ＶＰブロック３５２を除去し、導電バンプパッド３６０をダイシングストリート３２０と結合することによって、ＶＰ間隔２１２の幅に応じて非機能境界領域３２２が縮小される。
図４Ａは、本開示の一態様によるオープンパッシベーション導電パッドを含む導電バンプアセンブリの断面図を示す。典型的には、導電バンプアセンブリ４００はまた、パッシベーション（たとえば、誘電）層および導電バンプパッド４６０を支持するガラス基板４０２を含む。導電バンプアセンブリ４００は、図３Ａに示す導電バンプアセンブリ３００と同様であってもよい。しかし、この構成では、導電バンプアセンブリ４００を完成するために導電バンプパッド４６０上に導電バンプ４６２が製作される。
導電バンプアセンブリ４００は、第３のパッシベーション層４３０（Ｖ２）によって支持される第２のパッシベーション層４４０（Ｖ３）によって支持される第１のパッシベーション層４５０（ＶＰ）を含む。この構成では、第２のパッシベーション層４４０（Ｖ３）の第２のパッシベーション層開口部も、導電バンプパッド４６０を取り囲む第１のパッシベーション層４５０（ＶＰ）の第１のパッシベーション層開口部と組み合わされる。このプロセスでは、ダイシングストリート３２０（図３Ａ）により近い導電バンプパッド４６０の位置を押すことによって、フットプリントが縮小された（たとえば、１．５×１．５ｍｍ２）導電バンプアセンブリ４００が形成される。導電バンプアセンブリ４００のフットプリントの縮小には、図４Ｂに示すようにＶＰブロック４５２を除去することによってサイズを顕著に縮小する（たとえば、８５ミクロン）ことが含まれる。
図４Ｂは、図３Ｂに示す導電バンプアセンブリの断面図をさらに示す。導電バンプアセンブリ４７０は、図３Ｂに示す導電バンプアセンブリ３７０と同様であってもよく、ガラス基板４０２上の第３のパッシベーション層４３０（Ｖ２）によって支持される第２のパッシベーション層４４０（Ｖ３）によって支持される第１のパッシベーション層４５０（ＶＰ）を含む。しかし、この構成では、導電バンプアセンブリ４７０を完成するために導電バンプパッド４６０上に導電バンプ４６２が製作される。
この構成では、導電バンプパッド４６０は、第１のパッシベーション層４５０のＶＰブロック４５２によってダイシングストリート３２０（図３Ｂ）からずらされている。ＶＰブロック４５２によって消費される空間によって、導電バンプアセンブリ４７０は、図４Ａに示す導電バンプアセンブリ４００の縮小されたフットプリント（たとえば、１．５×１．５ｍｍ２）と比較して拡大されたフットプリント（たとえば、１．６×１．６ｍｍ２）を有する。導電バンプアセンブリ４００のフットプリントの縮小には、図４Ｂに示すようにＶＰブロック４５２を除去することによってサイズを実質的に縮小する（たとえば、１１％）ことが含まれる。ＶＰブロック４５２を除去すると、導電バンプアセンブリ４７０のＶＰ間間隔規則を回避することによって導電バンプアセンブリ４００を製作することが可能になる。
図５は、本開示の一態様によるオープンパッシベーション導電バンプパッドを含む導電バンプアセンブリを構築する方法５００を示すプロセスフロー図である。ブロック５０２では、導電バンプアセンブリを支持する受動基板の縁部に導電バンプパッドを製作する。たとえば、図３Ａに示すように、導電バンプパッド３６０は、ガラス基板３０２の縁部におけるダイシングストリート３２０に近接する第２のパッシベーション層３４０上に配線工程（ＢＥＯＬ）導電相互接続層（たとえば、金属４（Ｍ４））を堆積させることによって形成されてもよい。この構成では、図３Ｂに示すＶＰブロック３５２を除去することによって導電バンプパッド３６０の位置がダイシングストリート３２０まで押される。
再び図５を参照するとわかるように、ブロック５０４において、導電バンプパッドを取り囲む第１のパッシベーション層開口部を、受動基板の縁部に近接する導電バンプパッドを取り囲む第２のパッシベーション層開口部と組み合わせる。たとえば、図３Ａのレイアウト図３０３に示すように、第２のパッシベーション層３４０（Ｖ３）の第２のパッシベーション層開口部が、ダイシングストリート３２０に近接する導電バンプパッド３６０を取り囲む第１のパッシベーション層３５０（ＶＰ）の第１のパッシベーション層開口部と組み合わされる。図５のブロック５０６において、導電バンプパッド上に導電材料を堆積させる。
図４Ａに示すように、導電バンプアセンブリ４００を完成するために導電バンプパッド４６０上に導電バンプ４６２が製作される。この構成では、導電バンプ４６２は、導電バンプパッド４６０上の導電バンプパッド上にはんだ材料を堆積させて導電バンプ４６２をはんだボールとして形成することによって製作される。このプロセスは、まず非はんだマスク定義（ＮＳＭＤ）プロセスを使用して第２のパッシベーション層４４０上にランディングパターンを画定することによって実行されてもよい。
本開示のさらなる一態様に従って、オープンパッシベーション導電バンプパッドを含む導電バンプアセンブリについて説明する。導電バンプアセンブリは、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされた受動基板上の第２のパッシベーション層開口部を含む。導電バンプアセンブリはまた、導電バンプパッド上に組立てのための手段を含む。組立て手段は、図４Ａに示される導電バンプ４６２であってもよい。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成された任意の層、モジュール、または任意の装置であってもよい。
本開示の様々な態様は、ダイ領域境界におけるダミー領域を縮小して、ＲＦフロントエンド適用例およびキャリアアグリゲーション適用例用の低コスト高性能ＲＦデバイス技術プラットフォームを可能にするための技法を提供する。一般に、ウエハ上への集積回路の製作が完了した後、ウエハはダイシングライン（たとえば、ダイシングストリート）に沿って分割される。ダイシングラインは、ウエハをどこでいくつかの部片に分割または分離すべきであるかを示す。ダイシングラインは、ウエハ上に製作された様々な集積回路の輪郭を画定してもよい。ダイシングラインが画定された後、ウエハは、いくつかの部片に切断されるかまたはその他の方法によって分離されダイが形成される。このプロセスの後、ダイ領域境界は、ダイシングソーブレード（Ｋｅｒｆ）によって形成されるグルーブおよび最終パッシベーション層（ＶＰ）間隔に応じた非機能的境界領域を含んでもよい。この例では、非機能的境界領域の幅によって、物理ダイ領域の顕著な割合を占めることがあるダミー領域が生じる。
本開示の一態様では、オープンパッシベーションボールグリッドアレイパッドを含む導電バンプアセンブリは、ダイ領域境界におけるダミー領域を縮小するのを可能にする。導電バンプアセンブリは、受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドを含んでもよい。導電バンプアセンブリはまた、受動基板上の第２のパッシベーション層開口部であって、受動基板の縁部に近接する導電バンプパッドを取り囲む第１のパッシベーション層開口部と組み合わされた第２のパッシベーション層開口部を含んでもよい。この構成では、導電バンプパッドとダイシングストリートとの間の第１のパッシベーション層ブロックが、導電バンプアセンブリを支持する受動基板の縁部において除去される。除去された後、導電バンプパッドを取り囲む第１のパッシベーション層開口部が、受動基板の縁部におけるダイシングストリートに近接する導電バンプパッドを取り囲む第２のパッシベーション層開口部と組み合わされる。
図６は、本開示の一態様による、オープンパッシベーションボールグリッドアレイパッドを含む受動オンガラスデバイスを使用する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュール６００の概略図である。ＲＦフロントエンドモジュール６００は、電力増幅器６０２と、デュプレクサ／フィルタ６０４と、無線周波数（ＲＦ）スイッチモジュール６０６とを含む。電力増幅器６０２は、信号を送信のための特定の電力レベルに増幅する。デュプレクサ／フィルタ６０４は、周波数、挿入損失、拒絶、または他の同様のパラメータを含む様々な異なるパラメータに応じて入出力信号をフィルタ処理する。さらに、ＲＦスイッチモジュール６０６は、ＲＦフロントエンドモジュール６００の残りの部分に渡す入力信号の特定の部分を選択してもよい。
ＲＦフロントエンドモジュール６００はまた、チューナ回路６１２（たとえば、第１のチューナ回路６１２Ａおよび第２のチューナ回路６１２Ｂ）と、ダイプレクサ６１９と、キャパシタ６１６と、インダクタ６１８と、接地端子６１５と、アンテナ６１４とを含む。チューナ回路６１２（たとえば、第１のチューナ回路６１２Ａおよび第２のチューナ回路６１２Ｂ）は、チューナ、ポータブルデータ入力端末（ＰＤＥＴ）、およびハウスキーピングアナログデジタル変換器（ＨＫＡＤＣ）などの構成要素を含む。チューナ回路６１２は、アンテナ６１４のインピーダンス同調（たとえば、電圧定在波比（ＶＳＷＲ）最適化）を実行してもよい。ＲＦフロントエンドモジュール６００は、ワイヤレストランシーバ（ＷＴＲ）６２０に結合された受動コンバイナ１０８も含む。受動コンバイナ６０８は、第１のチューナ回路６１２Ａおよび第２のチューナ回路６１２Ｂからの検出された電力を組み合わせる。ワイヤレストランシーバ６２０は、受動コンバイナ１０８からの情報を処理し、この情報をモデム６３０（たとえば、移動局モデム（ＭＳＭ））に提供する。モデム６３０は、デジタル信号をアプリケーションプロセッサ（ＡＰ）６４０に与える。
図６に示すように、ダイプレクサ６１９は、チューナ回路６１２のチューナ構成要素とキャパシタ６１６、インダクタ６１８、およびアンテナ６１４との間に位置する。ダイプレクサ６１９は、アンテナ６１４とチューナ回路６１２との間に配置され、ＲＦフロントエンドモジュール６００から、ワイヤレストランシーバ６２０と、モデム６３０と、アプリケーションプロセッサ６４０とを含むチップセットへ高システム性能を提供することができる。ダイプレクサ６１９は、ハイバンド周波数とローバンド周波数の両方に対して周波数ドメイン多重化も実行する。ダイプレクサ６１９が入力信号に対してダイプレクサ６１９の周波数多重化機能を実行した後、ダイプレクサ６１９の出力が、キャパシタ６１６とインダクタ６１８とを含む任意のＬＣ（インダクタ／キャパシタ）ネットワークに送られる。ＬＣネットワークは、必要に応じて、アンテナ６１４の追加のインピーダンス整合構成要素を構成してよい。その場合、特定の周波数を有する信号がアンテナ６１４によって送受信される。単一のキャパシタおよびインダクタが示されているが、複数の構成要素も企図される。
図７は、本開示の一態様による、キャリアアグリゲーションを実現するためのチップセット７６０用の、第１のダイプレクサ７９０－１を含むＷｉＦｉモジュール７７０および第２のダイプレクサ７９０－２を含むＲＦフロントエンドモジュール７５０の概略図７００である。ＷｉＦｉモジュール７７０は、アンテナ７９２をワイヤレスローカルエリアネットワークモジュール（たとえば、ＷＬＡＮモジュール７７２）に通信可能に結合する第１のダイプレクサ７９０－１を含む。ＲＦフロントエンドモジュール７５０は、アンテナ７９４をデュプレクサ７８０を介してワイヤレストランシーバ（ＷＴＲ）７２０に通信可能に結合する第２のダイプレクサ７９０－２を含む。ワイヤレストランシーバ７２０およびＷｉＦｉモジュール７７０のＷＬＡＮモジュール７７２は、電力管理集積回路（ＰＭＩＣ）７５６を介して電源７５２によって電力を供給されるモデム（ＭＳＭ、たとえばベースバンドモデム）７３０に結合される。チップセット７６０は、信号完全性を実現するためにキャパシタ７６２および７６４ならびにインダクタ７６６も含む。ＰＭＩＣ７５６、モデム７３０、ワイヤレストランシーバ７２０、およびＷＬＡＮモジュール７７２の各々は、キャパシタ（たとえば、７５８、７３２、７２２、および７７４）を含み、クロック７５４に従って動作する。チップセット７６０における様々なインダクタ構成要素およびキャパシタ構成要素の形状および配置によって、各構成要素間の電磁結合が低減し得る。
図８は、本開示の一態様が有利に使用される場合がある例示的なワイヤレス通信システム８００を示すブロック図である。説明を目的として、図８は、３つの遠隔ユニット８２０、８３０および８５０、ならびに２つの基地局８４０を示す。ワイヤレス通信システムがより多くの遠隔ユニットおよび基地局を有してもよいことが認識されよう。遠隔ユニット８２０、８３０、および８５０は、開示されたオープンパッシベーションボールグリッドアレイパッドを含むＩＣデバイス８２５Ａ、８２５Ｃ、および８２５Ｂを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示されたオープンパッシベーションボールグリッドアレイパッドを含む場合があることが認識されよう。図８は、基地局８４０から遠隔ユニット８２０、８３０、および８５０への順方向リンク信号８８０、ならびに、遠隔ユニット８２０、８３０、および８５０から基地局８４０への逆方向リンク信号８９０を示す。
図８では、遠隔ユニット８２０は、モバイル電話として示され、遠隔ユニット８３０は、ポータブルコンピュータとして示され、遠隔ユニット８５０は、ワイヤレスローカルループシステム内の固定位置遠隔ユニットとして示される。たとえば、遠隔ユニットは、モバイルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末（ＰＤＡ）などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す他の通信デバイス、あるいはそれらの組合せであってよい。図８は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットには限定されない。本開示の態様は、開示されたオープンパッシベーションボールグリッドアレイパッドを含む多くのデバイスにおいて適切に利用されることがある。
図９は、上記で開示されたオープンパッシベーションボールグリッドアレイパッドなどの半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション９００は、オペレーティングシステムソフトウェア、支援ファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計用ソフトウェアを含むハードディスク９０１を含む。設計用ワークステーション９００はまた、回路９１０またはオープンパッシベーションボールグリッドアレイパッドなどの半導体構成要素９１２の設計を容易にするために、ディスプレイ９０２を含む。回路設計９１０または半導体構成要素９１２を有形に記憶するために記憶媒体９０４が設けられる。回路設計９１０または半導体構成要素９１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体９０４上に記憶されてもよい。記憶媒体９０４は、ＣＤ－ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。さらに、設計用ワークステーション９００は、記憶媒体９０４からの入力を受け入れるか、または記憶媒体９０４に出力を書き込むための駆動装置９０３を含む。
記憶媒体９０４上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含んでもよい。記憶媒体９０４上にデータを備えると、半導体ウエハを設計するためのプロセス数が減ることによって、回路設計９１０または半導体構成要素９１２の設計が容易になる。
ファームウェアおよび／またはソフトウェアの実装形態の場合、この方法は、本明細書で説明した機能を実行するモジュール（たとえば、プロシージャ、関数など）を用いて実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用されてもよい。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行されてもよい。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装されてもよい。本明細書において使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
各機能は、ファームウェアおよび／またはソフトウェアにおいて実装される場合、コンピュータ可読媒体上の１つまたは複数の命令またはコードとして記憶されてもよい。例には、データ構造を用いて符号化されたコンピュータ可読媒体、およびコンピュータプログラムを用いて符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ－ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するために使用することができるとともに、コンピュータによってアクセスされ得る他の媒体を含むことができ、本明細書で使用するディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスクおよびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）はレーザーを用いてデータを光学的に再生する。上記の組合せはまた、コンピュータ可読媒体の範囲内に含まれるものとする。
コンピュータ可読媒体上のストレージに加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として備えられてもよい。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含んでもよい。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説する機能を実装させるように構成される。
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、明細書において様々な変更、置換、および改変を施すことができることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転される場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、ならびに組成物、手段、方法、およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明する対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
１００ ウエハ
１０２ 配向
１０４ ダイシングライン
１０６ ダイ
２００ ガラスダイ
２０１ ウエハ
２１０（２１０－１、２１０－２、２１０－３、２１０－４、２１０－５） パッシベーション開口部
２１２ 最終パッシベーション層（ＶＰ）間隔
２２０ ダイシングストリート
２２２ 非機能境界領域
３０１ 断面図
３０２ ガラス基板
３０３ レイアウト図
３２０ ダイシングストリート
３２２ 非機能境界領域
３３０ 第３のパッシベーション層（Ｖ２）
３４０ 第２のパッシベーション層（Ｖ３）
３５０ 第１のパッシベーション層（ＶＰ）
３５２ ＶＰブロック
３６０ 導電バンプパッド
３７０ 導電バンプアセンブリ
３７１ 断面図
３７３ レイアウト図
４００ 導電バンプアセンブリ
４０２ ガラス基板
４３０ 第３のパッシベーション層（Ｖ２）
４４０ 第２のパッシベーション層（Ｖ３）
４５０ 第１のパッシベーション層（ＶＰ）
４５２ ＶＰブロック
４６０ 導電バンプパッド
４６２ 導電バンプ
４７０ 導電バンプアセンブリ
６００ 無線周波数（ＲＦ）フロントエンド（ＲＦＦＦ）モジュール
６０２ 電力増幅器
６０４ デュプレクサ／フィルタ
６０６ 無線周波数（ＲＦ）スイッチモジュール
６０８ 受動コンバイナ
６１２ チューナ回路
６１２Ａ 第１のチューナ回路
６１２Ｂ 第２のチューナ回路
６１４ アンテナ
６１５ 接地端子
６１６ キャパシタ
６１８ インダクタ
６１９ ダイプレクサ
６２０ ワイヤレストランシーバ
６３０ モデム
６４０ アプリケーションプロセッサ（ＡＰ）
７００ 概略図
７２２、７３２、７５８、７７４ キャパシタ
７３０ モデム
７５０ ＲＦフロントエンドモジュール
７５２ 電源
７５４ クロック
７５６ 電力管理集積回路（ＰＭＩＣ）
７６０ チップセット
７６２、７６４ キャパシタ
７７０ ＷｉＦｉモジュール
７７２ ＷＬＡＮモジュール
７８０ デュプレクサ
７９０－１ 第１のダイプレクサ
７９０－２ 第２のダイプレクサ
７９２ アンテナ
７９４ アンテナ
８２０、８３０、８５０ 遠隔ユニット
８２５Ａ、８２５Ｃ、８２５Ｂ ＩＣデバイス
８４０ 基地局
８８０ 順方向リンク信号
８９０ 逆方向リンク信号
９００ 設計用ワークステーション
９０１ ハードディスク
９０２ ディスプレイ
９０３ 駆動装置
９０４ 記憶媒体
９１０ 回路、回路設計
９１２ 半導体構成要素

Claims (27)

  1. 受動基板と、
    前記受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドと、
    前記受動基板上の第２のパッシベーション層開口部であって、前記受動基板の縁部に近接する前記導電バンプパッドを取り囲む前記第１のパッシベーション層開口部と組み合わされた第２のパッシベーション層開口部と、
    前記導電バンプパッド上の導電バンプとを備える導電バンプアセンブリ。
  2. 前記導電バンプパッドは、非はんだマスク定義（ＮＳＭＤ）パッドを含む、請求項１に記載の導電バンプアセンブリ。
  3. 前記導電バンプパッドと前記受動基板の前記縁部との間の距離は約４２．５ミクロンである、請求項１に記載の導電バンプアセンブリ。
  4. 前記受動基板の前記縁部は、ダイシングストリートの一部を含む、請求項１に記載の導電バンプアセンブリ。
  5. 前記導電バンプアセンブリは、ボールグリッドアレイ（ＢＧＡ）アセンブリを含む、請求項１に記載の導電バンプアセンブリ。
  6. 前記導電バンプは、はんだボールを含む、請求項１に記載の導電バンプアセンブリ。
  7. フィルタに組み込まれ、前記受動基板がガラス基板を含む、請求項１に記載の導電バンプアセンブリ。
  8. 前記フィルタは、ダイプレクサ、トリプレクサ、ローパスフィルタ、および／またはノッチフィルタを含む、請求項７に記載の導電バンプアセンブリ。
  9. 前記フィルタは、無線周波数（ＲＦ）フロントエンドモジュールのプリント回路板（ＰＣＢ）上に組み立てられる、請求項７に記載の導電バンプアセンブリ。
  10. 無線周波数（ＲＦ）フロントエンドモジュールに組み込まれ、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の導電バンプアセンブリ。
  11. 導電バンプアセンブリを製作するための方法であって、
    前記導電バンプアセンブリを支持する受動基板の縁部に導電バンプパッドを製作するステップと、
    前記導電バンプパッドを取り囲む第１のパッシベーション層開口部を、前記受動基板の前記縁部に近接する前記導電バンプパッドを取り囲む第２のパッシベーション層開口部と組み合わせるステップと、
    前記導電バンプパッド上に導電材料を堆積させるステップとを含む、方法。
  12. 前記導電バンプパッドを製作する前記ステップは、
    前記導電バンプパッドと前記受動基板の前記縁部におけるダイシングストリートの一部との間の第１のパッシベーション層ブロックを除去するステップと、
    前記受動基板の前記縁部における前記ダイシングストリートの前記一部に近接する第２のパッシベーション層上に前記導電バンプパッドを配置するステップとを含む、請求項１１に記載の方法。
  13. 非はんだマスク定義（ＮＳＭＤ）プロセスを使用して第２のパッシベーション層上にランディングパターンを画定するステップと、
    前記ランディングパターン内に配線工程（ＢＥＯＬ）導電相互接続層を前記導電バンプパッドとして堆積させるステップとをさらに含む、請求項１２に記載の方法。
  14. 前記導電材料を堆積させるステップは、前記導電バンプパッド上にはんだ材料をはんだボールとして堆積させるステップを含む、請求項１１に記載の方法。
  15. 前記受動基板上に直接第３のパッシベーション層を堆積させるステップと、
    前記第３のパッシベーション層上に直接第２のパッシベーション層を堆積させるステップと、
    前記第２のパッシベーション層上に直接第１パッシベーション層を堆積させるステップと、
    前記第１のパッシベーション層および前記第２のパッシベーション層をマスクして、前記導電バンプパッドを取り囲む前記組み合わされた第１のパッシベーション層開口部および第２のパッシベーション層開口部を形成するステップとをさらに含む、請求項１１に記載の方法。
  16. 前記導電バンプアセンブリを無線周波数（ＲＦ）フロントエンドモジュールのプリント回路板（ＰＣＢ）上に組み立てるステップをさらに含む、請求項１１に記載の方法。
  17. 前記導電バンプアセンブリを無線周波数（ＲＦ）フロントエンドモジュールに組み込むステップであって、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、ステップをさらに含む、請求項１１に記載の方法。
  18. 受動基板と、
    前記受動基板によって支持され、第１のパッシベーション層開口部によって取り囲まれた導電バンプパッドと、
    前記受動基板上の第２のパッシベーション層開口部であって、前記受動基板の縁部に近接する前記導電バンプパッドを取り囲む前記第１のパッシベーション層開口部と組み合わされた第２のパッシベーション層開口部と、
    前記導電バンプパッド上の組立てのための手段とを備える導電バンプアセンブリ。
  19. 前記導電バンプパッドは、非はんだマスク定義（ＮＳＭＤ）パッドを含む、請求項１８に記載の導電バンプアセンブリ。
  20. 前記導電バンプパッドと前記受動基板の前記縁部との間の距離は約４２．５ミクロンである、請求項１８に記載の導電バンプアセンブリ。
  21. 前記受動基板の前記縁部は、ダイシングストリートの一部を含む、請求項１８に記載の導電バンプアセンブリ。
  22. 前記導電バンプアセンブリは、ボールグリッドアレイ（ＢＧＡ）アセンブリを含む、請求項１８に記載の導電バンプアセンブリ。
  23. 前記組立て手段は、はんだボールを含む、請求項１８に記載の導電バンプアセンブリ。
  24. フィルタに組み込まれ、前記受動基板がガラス基板を含む、請求項１８に記載の導電バンプアセンブリ。
  25. 前記フィルタは、ダイプレクサ、トリプレクサ、ローパスフィルタ、および／またはノッチフィルタを含む、請求項２４に記載の導電バンプアセンブリ。
  26. 前記フィルタは、無線周波数（ＲＦ）フロントエンドモジュールのプリント回路板（ＰＣＢ）上に組み立てられる、請求項２４に記載の導電バンプアセンブリ。
  27. 無線周波数（ＲＦ）フロントエンドモジュールに組み込まれ、前記ＲＦフロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも１つに組み込まれる、請求項１８に記載の導電バンプアセンブリ。
JP2021202487A 2016-02-01 2021-12-14 オープンパッシベーションボールグリッドアレイパッド Pending JP2022027893A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662289636P 2016-02-01 2016-02-01
US62/289,636 2016-02-01
US15/077,869 US10103116B2 (en) 2016-02-01 2016-03-22 Open-passivation ball grid array pads
US15/077,869 2016-03-22
JP2018538737A JP7033069B2 (ja) 2016-02-01 2016-12-21 オープンパッシベーションボールグリッドアレイパッド
PCT/US2016/068033 WO2017136061A1 (en) 2016-02-01 2016-12-21 Open-passivation ball grid array pads

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018538737A Division JP7033069B2 (ja) 2016-02-01 2016-12-21 オープンパッシベーションボールグリッドアレイパッド

Publications (1)

Publication Number Publication Date
JP2022027893A true JP2022027893A (ja) 2022-02-14

Family

ID=59387081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018538737A Active JP7033069B2 (ja) 2016-02-01 2016-12-21 オープンパッシベーションボールグリッドアレイパッド
JP2021202487A Pending JP2022027893A (ja) 2016-02-01 2021-12-14 オープンパッシベーションボールグリッドアレイパッド

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018538737A Active JP7033069B2 (ja) 2016-02-01 2016-12-21 オープンパッシベーションボールグリッドアレイパッド

Country Status (8)

Country Link
US (1) US10103116B2 (ja)
EP (1) EP3412122A1 (ja)
JP (2) JP7033069B2 (ja)
KR (1) KR20180108625A (ja)
CN (2) CN116321799A (ja)
CA (1) CA3010589A1 (ja)
TW (1) TWI769145B (ja)
WO (1) WO2017136061A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140052420A1 (en) * 2012-08-20 2014-02-20 Ingrain Inc. Digital Rock Analysis Systems and Methods that Estimate a Maturity Level
CN109548320B (zh) * 2018-12-29 2020-05-12 广州兴森快捷电路科技有限公司 具有阶梯式焊盘的线路板及其成型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
JP2008047652A (ja) * 2006-08-11 2008-02-28 Sharp Corp 半導体装置および半導体装置の製造方法
WO2012144370A1 (ja) * 2011-04-19 2012-10-26 京セラ株式会社 電子部品および弾性波装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414297A (en) 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
KR0178134B1 (ko) 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
US5997907A (en) * 1997-03-12 1999-12-07 Rhodia Inc. Enhancement of guar solution stability
JP3880150B2 (ja) * 1997-06-02 2007-02-14 松下電器産業株式会社 弾性表面波素子
KR100297451B1 (ko) 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
JP2001135597A (ja) 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
US6676878B2 (en) * 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
WO2004097916A1 (ja) 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
JP5447682B2 (ja) * 2010-09-28 2014-03-19 株式会社村田製作所 圧電デバイスの製造方法
US20120190152A1 (en) * 2011-01-25 2012-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Fabricating Integrated Passive Devices on Glass Substrates
US20120202561A1 (en) * 2011-02-07 2012-08-09 Qualcomm Incorporated Cdma transceiver with cdma diversity receiver path shared with time duplexed receiver
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
JP2008047652A (ja) * 2006-08-11 2008-02-28 Sharp Corp 半導体装置および半導体装置の製造方法
WO2012144370A1 (ja) * 2011-04-19 2012-10-26 京セラ株式会社 電子部品および弾性波装置

Also Published As

Publication number Publication date
JP7033069B2 (ja) 2022-03-09
KR20180108625A (ko) 2018-10-04
TW201733060A (zh) 2017-09-16
BR112018015581A2 (pt) 2018-12-26
JP2019511832A (ja) 2019-04-25
CN116321799A (zh) 2023-06-23
CN108605414A (zh) 2018-09-28
WO2017136061A1 (en) 2017-08-10
US10103116B2 (en) 2018-10-16
US20170221846A1 (en) 2017-08-03
CA3010589A1 (en) 2017-08-10
TWI769145B (zh) 2022-07-01
EP3412122A1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
US10256863B2 (en) Monolithic integration of antenna switch and diplexer
US9954267B2 (en) Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
US9203373B2 (en) Diplexer design using through glass via technology
KR101799425B1 (ko) 관통 유리 비아 기술을 이용한 고역 통과 필터들과 저역 통과 필터들 및 이를 제조하기 위한 방법
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
US10103135B2 (en) Backside ground plane for integrated circuit
JP2022027893A (ja) オープンパッシベーションボールグリッドアレイパッド
US10840884B2 (en) Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration
US11817239B2 (en) Embedded vertical inductor in laminate stacked substrates
US10749499B2 (en) Wideband filter including an acoustic resonator chip integrated with 3D inductors and a 3D transformer
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
US20170372975A1 (en) Inline kerf probing of passive devices
BR112018015581B1 (pt) Método para fabricar um conjunto de impacto condutivo e conjunto de impacto condutivo

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231002