CN112514060A - 使用导电柱技术的三维高质量无源结构 - Google Patents

使用导电柱技术的三维高质量无源结构 Download PDF

Info

Publication number
CN112514060A
CN112514060A CN201980049621.XA CN201980049621A CN112514060A CN 112514060 A CN112514060 A CN 112514060A CN 201980049621 A CN201980049621 A CN 201980049621A CN 112514060 A CN112514060 A CN 112514060A
Authority
CN
China
Prior art keywords
substrate
pillars
integrated passive
rdl
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980049621.XA
Other languages
English (en)
Inventor
K·刘
C·H·尹
J·金
M·F·维纶茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN112514060A publication Critical patent/CN112514060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

使用导电柱技术、而非穿孔技术的无源结构包括具有第一重分布层(RDL)的基板以及该基板上的三维(3D)集成无源器件。无源结构包括基板上的多个柱，其中每个柱比3D集成无源器件高。无源结构进一步包括在基板上围绕3D集成无源器件和柱的模塑件。此外，无源结构包括通过柱耦合到第一RDL的多个外部互连。

Description

使用导电柱技术的三维高质量无源结构
背景
优先权要求
本专利申请要求于2018年8月1日提交的题为“THREE-DIMENSIONAL HIGH QUALITYPASSIVE STRUCTURE WITH CONDUCTIVE PILLAR TECHNOLOGY(使用导电柱技术的三维高质量无源结构)”的申请No.16/051,876的优先权，该申请转让给本申请受让人并且由此通过引用明确纳入于此。
技术领域
本公开的诸方面涉及半导体器件，尤其涉及使用导电柱技术的三维高质量无源结构。
背景技术
由于成本和功耗的考虑，移动射频(RF)芯片(例如，移动RF收发机)已经迁移到深亚微米工艺节点。通过添加用于支持通信增强(诸如第五代(5G)技术)的电路功能，移动RF收发机的设计复杂度被进一步复杂化。移动RF收发机的进一步设计挑战包括模拟/RF性能考量，包括失配、噪声、以及其他性能考量。设计这些移动RF收发机包括使用无源器件以例如用于抑制谐振、和/或用于执行滤波、旁路和耦合。
成功地制造现代半导体芯片产品涉及所采用的材料和工艺之间的相互作用。具体而言，用于现代半导体芯片的无源组件是工艺流程中日益成为挑战的部分。这在维持小特征尺寸方面尤其如此。维持小特征尺寸的相同挑战也适用于玻璃基无源(POG)技术。
概述
一种器件可以包括具有第一重分布层(RDL)的基板以及基板上的三维(3D)集成无源器件。该器件还可以包括基板上的多个柱。每个柱都比3D集成无源器件高。该器件进一步包括基板上的模塑件。模塑件围绕3D集成无源器件和柱。此外，该器件包括通过柱耦合到第一RDL的多个外部互连。
一种制造电子器件的方法可以包括形成具有第一重分布层(RDL)的基板并在基板上形成三维(3D)集成无源器件。该方法还可包括在基板上形成多个柱。每个柱都比3D集成无源器件高。该方法进一步包括在基板上沉积模塑件，以使模塑件围绕3D集成无源器件和柱。此外，该方法包括形成多个外部互连，多个外部互连通过柱来耦合到第一RDL。
射频(RF)前端模块包括器件，该器件具有包括第一重分布层(RDL)的基板、基板上的三维(3D)集成无源器件、以及基板上的多个柱。每个柱都比3D集成无源器件高。该器件还具有基板上的模塑件，其中模塑件围绕3D集成无源器件和柱。该器件进一步包括通过柱耦合到第一RDL的多个外部互连。RF前端还具有耦合到该器件的天线。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应当领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1是射频(RF)通信系统的示图。
图2解说了无源器件模块(例如，电感-电容(LC)滤波器)。
图3是根据本公开的一方面的包括无源器件模块的双工器设计的布局的俯视图。
图4是根据本公开的一方面的双工器设计的布局的俯视图。
图5解说了根据本公开的诸方面的复用器结构的组件的俯视图，该复用器结构的组件包括：针对高质量(Q)因子RF应用与三维(3D)滤波器相集成的二维(2D)滤波器。
图6解说了根据本公开的诸方面的使用导电柱技术的三维无源结构。
图7解说了根据本公开的诸方面的使用导电柱技术的三维无源结构。
图8A-8F解说了根据本公开的诸方面的用于制造三维高质量无源结构的过程的多个阶段。
图9解说了根据本公开的诸方面的制造三维高质量无源结构的方法的流程图。
图10是示出其中可以有利地采用本公开的配置的示例性无线通信系统的框图。
图11是解说根据本公开的诸方面的用于三维无源结构的电路、布局和逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可以实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。通过考虑后续描述、附图和所附权利要求，其他方面以及各个方面的特征和优点对于本领域技术人员而言将变得显而易见。
术语“和/或”的使用旨在表示“包含性或”，而术语“或”的使用旨在表示“排他性或”。如本文中所描述的，本说明书通篇使用的术语“示例性”意指“用作示例、实例、或解说”，并且不应当一定要解释成优于或胜过其他示例性配置。本说明书通篇使用的术语“耦合”意指“通过居间连接(例如，开关)、电、机械或以其他方式直接还是间接地连接”，并且不一定限于物理连接。另外，连接可以使得对象被永久地连接或可释放地连接。连接可以通过开关。
由于成本和功耗的考虑，移动射频(RF)芯片设计(例如，移动RF收发机)已经迁移到深亚微米工艺节点。通过添加用于支持通信增强(诸如第五代(5G)无线系统)的电路功能，移动RF收发机的设计复杂度被进一步复杂化。实现5G无线系统越来越多地涉及附加无源器件。例如，二维(2D)玻璃基无源(POG)滤波器利用堆叠式铜(Cu)电感器和铜/氮化硅(SiN)/铜(Cu/SiN/Cu)金属-绝缘体-金属(MIM)电容器。不幸的是，5G无线系统中的设计规则限制了这些附加无源器件的设计。例如，在较高频率下(例如，3GHz及以上)，使用低电容值，由此由于串联电容器堆叠而增大了电容器大小。增大的串联电容器堆叠导致较大玻璃基无源滤波器大小。
玻璃基无源器件包括与其他技术(诸如，表面安装技术或多层陶瓷芯片)相比具有各种优点的高性能电感器和电容器组件。这些优点包括更紧凑的大小以及更小的制造偏差。玻璃基无源器件还支持满足未来工艺节点的严格的低插入损耗和低功耗规范的更高品质(Q)因数值。当使用玻璃基无源技术时，无源器件(诸如电感器)可被实现为三维(3D)结构。然而，3D贯穿基板电感器或其他3D器件在使用玻璃基无源技术实现为3D结构时可能经历数个设计约束。例如，贯穿玻璃通孔(TGV)被用来实现高性能螺线管型电感器以用于5G射频应用。然而，通孔形成/通孔填充过程可能导致质量问题，产生高成本，使用复杂流程，以及使用复杂供应链。另外，贯穿玻璃通孔技术在高长宽比/细节距贯穿玻璃通孔方面具有局限性。
本公开的诸方面涉及使用导电(例如，铜(Cu))柱技术、而非穿孔技术(例如，贯穿玻璃通孔技术)来制造无源结构(例如，螺线管结构)。例如，3D无源(例如，螺线管)结构包括基板(例如，玻璃基板或其他低损耗基板)，并且包括基板上的第一重分布层(RDL)以及3D集成无源器件。例如，3D集成无源器件(例如，电感器、电容器、或其组合)是被构建在也可以具有非常低损耗的高度绝缘基板上的高性能组件。可以根据电镀工艺在基板上形成无源器件来形成3D集成无源器件。3D集成无源器件可以包括变压器、电感-电容(LC)谐振器、或分布式滤波器。
多个柱被形成在基板上。每个柱都比3D集成无源器件高。模塑件被形成在基板上。模塑件可以是环氧树脂模塑件或毛细管底部填充材料。模塑件围绕3D集成无源器件和多个柱。相应地，柱形成穿模通孔(through mold via)。多个外部互连可被形成在模塑件上并被耦合到一个或多个柱。在一个方面，一个或多个外部互连可以通过柱来耦合到第一重分布层。
在本公开的一些方面，3D无源结构进一步包括第二重分布层以及第二重分布层上的钝化层。钝化层限定一个或多个开口，该一个或多个开口暴露第二重分布层的诸部分，外部互连通过这些开口来耦合到柱。在其他方面，柱可以形成三维螺线管电感器的一部分。
因为高性能3D无源结构是在不具有贯穿玻璃通孔第一实现或穿硅通孔实现的情况下形成的，因此过程流较不复杂。使用铜柱技术形成3D无源结构的成本也是低的，因为不存在通孔形成和填充的成本。
图1是根据本公开的一方面的可以包括三维无源结构的射频(RF)通信系统100的示意图。代表性地，根据本公开的一方面，RF通信系统100包括用于芯片组160的具有第一双工器(DPX)190-1的WiFi模块170以及包括第二双工器190-2的RF前端模块150以提供载波聚集。WiFi模块170包括可通信地将天线192耦合到无线局域网模块(例如，WLAN模块172)的第一双工器190-1。RF前端模块150包括通过双工器(DUP)180可通信地将天线194耦合到无线收发机(WTR)120的第二双工器190-2。无线收发机120和WiFi模块170的WLAN模块172被耦合到由电源152通过电源管理集成电路(PMIC)156供电的调制解调器(移动站调制解调器(MSM)，例如，基带调制解调器)130。
芯片组160还包括电容器162和164、以及(诸)电感器166以提供信号完整性。PMIC156、调制解调器130、无线收发机120和WLAN模块172各自包括电容器(例如，158、132、122和174)并且根据时钟(CLK)154操作。芯片组160中的各种电感器和电容器组件的几何设计和安排可以减少各组件之间的电磁耦合。RF通信系统100还可以包括与双工器180集成的功率放大器(PA)(例如，具有集成双工器(PAMiD)模块的功率放大器)。双工器180可以根据各种不同参数(包括频率、插入损耗、抑制或其它类似参数等)对输入/输出信号进行滤波。
图2解说了电子器件模块200。电子器件模块200可以包括集成电路模块210、滤波器模块212(例如，电感-电容(LC)滤波器)和表面安装无源器件模块214(例如，电容器))。滤波器模块212可以包括被耦合到电感器(未示出)的电容器(未示出)。集成电路模块210、滤波器模块212和表面安装无源器件模块214中的每一者都被耦合到基板204。基板204可以经由互连203来耦合到印刷电路板(未示出)。
在一些实现中，电子器件模块200可以是无源器件模块。无源器件模块200可被用在包括复用器(例如，双工器)的许多电子器件中。注意到，无源器件模块200可被用在除双工器之外的其他电子器件中。
图3是根据本公开的一方面的包括图2的无源器件模块200的双工器设计300的布局的俯视图。在该方面，双工器的各组件被实现在无源基板308中(或者在无源基板308上)。如本文中所描述的，术语“无源基板”可以指已切割晶片或面板的基板或可以指尚未切割的晶片/面板的基板。在一种布置中，无源基板308由玻璃、空气、石英、蓝宝石、高电阻率硅、或其他类似无源材料构成。基板308可以是无芯基板。
双工器设计300包括高频带(HB)输入路径302、低频带(LB)输入路径304和天线(ANT)306。在该配置中，第一电感器310(L1)和第二电感器320(L2)被实现为2D螺旋电感器。另外，第三电感器330(L3)和第四电感器340(L4)也使用2D螺旋电感器来实现。2D平面电感器的厚度可以在10至30微米的范围内。另外，双工器设计300所占据的占用面积可以因电感器的2D平面螺旋配置而在2.0毫米x2.5毫米的范围内。虽然该配置可以使用较不复杂的设计来制造，但是该配置消耗附加空间。
图4是根据本公开的一方面的双工器设计400的布局的俯视图。双工器设计400的布局依照3D实现。另外，各组件被实现在由玻璃、空气、石英、蓝宝石、高电阻率硅或其他类似无源材料构成的无源基板(未示出)中(或者其上)。
如图4中所示，双工器设计400包括高频带(HB)输入路径402、低频带(LB)输入路径404和天线(ANT)406。然而，第一电感器410(L1)和第二电感器420(L2)是3D螺旋电感器。另外，第三电感器430和第四电感器440是3D螺旋电感器。双工器设计400相对于图3的双工器设计300占用减小的占用面积，其在2毫米×1.7毫米的范围内。
图5解说了根据本公开的诸方面的复用器结构的组件的俯视图550，该复用器结构的组件包括：针对高Q因子RF应用集成有3D滤波器的2D滤波器。复用器结构的B侧包括高频带滤波器502，该高频带滤波器502包括被实现在1.0毫米×2.5毫米占地面积内的2D螺旋电感器的第三电感器530(L3)和第四电感器540(L4)。另外，复用器结构的A侧包括低频带滤波器504，该低频带滤波器504包括被实现在1.0毫米×1.7毫米占地面积内的3D电感器的第一电感器510(L1)和第二电感器520(L2)。复用器结构进一步包括将高频带滤波器502和低频带滤波器504耦合的贯穿玻璃通孔(TGV)。
图6解说了根据本公开的诸方面的使用导电柱技术的三维(3D)无源结构600。3D无源结构600可被实现为包括无源器件和/或其他集成电路的系统级封装(system onpackage)。3D无源结构600可以包括基板(例如，玻璃基板或其他低损耗基板)608，并且包括基板608上的第一重分布层(RDL)611、第二RDL 612(导电层或金属化)、以及一个或多个3D集成无源器件。例如，损耗角正切低于0.01的基板被视为低损耗基板。玻璃的损耗角正切为0.004，其低于0.01。由此，玻璃基板是低损耗基板。第一RDL 611在基板608内，并且包括被配置成将一个或多个柱彼此耦合和/或耦合到一个或多个3D集成无源器件的RDL导电互连或金属化611a、611b、611c、611d、611e和611f。在一些方面，导电迹线(例如，导电迹线603a、603b和607)分别耦合第一3D集成无源器件610a、第二3D集成无源器件610b的导电柱、以及集成电路623的互连。3D无源结构600进一步包括基板608上的集成电路623。基板608包括第一表面625以及与第一表面625相对的第二表面635。
3D无源结构600包括基板608上的一个或多个3D集成无源器件。例如，一个或多个3D集成无源器件包括形成在基板608的第一表面625上的第一3D集成无源器件610a和第二3D集成无源器件610b。在该方面，第二表面635是自由表面。第二RDL 612可以包括第一RDL导电互连612a、第二RDL导电互连612b、第三RDL导电互连612c、第四RDL导电互连612d、第五RDL导电互连612e、第六RDL导电互连612f和第七RDL导电互连612g。
多个柱被形成在基板608上。例如，这些柱可以包括第一组柱609a、第二组柱609b和第三组柱609c。第一组柱609a可以包括第一导电柱613a和第二导电柱613b。第二组柱609b包括第三柱613c和第四柱613d。第三组柱609c包括第五柱613e和第六柱613f。这些柱还包括第七导电柱613g。每个柱都比3D集成无源器件高。例如，每个柱都比第一3D集成无源器件610a和第二3D集成无源器件610b高。在一个示例中，每个柱在150和200微米之间。3D集成无源器件为150-160微米。基板608不包括用于将3D集成无源器件连接到外部器件的贯穿基板通孔。相反，3D集成无源器件经由基板上的第一表面625上的柱来连接到外部器件。
3D无源结构600进一步包括基板608上的模塑件605。模塑件605可以是环氧树脂模塑件或毛细管底部填充材料。模塑件605基本上围绕第一3D集成无源器件610a和第二3D集成无源器件610b、柱和集成电路623。相应地，柱形成穿模通孔。多个外部互连621(结合互连)可被形成在模塑件605上并被耦合到一个或多个柱。外部互连621可以包括球栅阵列(BGA)、面栅阵列(LGA)等。在一个方面，一个或多个外部互连621可以通过一个或多个柱来耦合到第二重分布层612。外部互连621可以通过由钝化层617限定的开口来耦合到第二RDL612。模塑件605在钝化层617与基板608之间。
3D集成无源器件可以包括第一3D集成无源器件610a和第二3D集成无源器件610b。第一3D集成无源器件610a和第二3D集成无源器件610b使用导电柱技术(例如，铜柱技术)、而非贯穿玻璃通孔技术来形成。例如，第一3D集成无源器件610a是从螺旋配置形成的变压器。在一个方面，变压器被实现为两个螺旋耦合的电感器，其按比柱的第二高度短的第一高度形成(例如，电镀)在基板608上。第一3D集成无源器件610a包括导电绕组614(例如，导电柱614a和614b被配置成导电绕组)。导电绕组614可以包括主绕组和副绕组。第一组导电绕组(例如，主绕组)包括第一端子618a和第二端子619a。第二组导电绕组(例如，副绕组)包括第三端子618b和第四端子619b。这些绕组可以是按三维实现的电感器。
在一个方面，第一3D集成无源器件610a的绕组可以经由第一RDL 611来耦合到柱和/或集成电路623。例如，第一3D集成无源器件610a(例如，变压器)的主绕组可以通过RDL导电互连611a来耦合到第一组柱609a。第一3D集成无源器件610a(变压器)的副绕组可以通过RDL导电互连611b来耦合到第二组柱609b。柱随后通过第二RDL 612和外部互连621来耦合到外部器件，诸如混频器和放大器。例如，第一3D集成无源器件610a经由第一端子618a和第二端子619a来耦合到第一组柱609a和/或第二组柱609b中的一个或多个柱。
在本公开的一个方面，第二3D集成无源器件610b是电感-电容(LC)谐振器。在一方面，LC谐振器610b从叉指式电容器(例如，金属-氧化物-金属(MOM)电容器)615(例如，615a和615b)形成，该叉指式电容器是三维电容器和线电感器645。LC谐振器610b包括第一谐振器端子655和第二谐振器端子665。类似于第一3D集成无源器件610a，LC谐振器610b经由第一谐振器端子655和/或第二谐振器端子665来耦合到柱(例如，第三组柱609c中的一个或多个柱和/或第七导电柱613g)。
图7解说了根据本公开的诸方面的使用导电柱技术的三维无源结构700。出于解说性目的，图7的器件和特性的一些标记和编号与图6的一些标记和编号类似。然而，图7的一个或多个柱被实现为三维螺线管电感器，并且图7的一个或多个3D集成无源器件被实现为使用铜柱技术的分布式滤波器。例如，图6的第一组柱609a被配置为使用铜柱技术形成的3D螺线管电感器709a，如图7所示。此外，图6的第二3D集成无源器件610b被配置为使用铜柱技术形成的3D分布式滤波器710b，如图7所示。
3D螺线管电感器709a被形成在基板608上，并且可以包括不同层中与柱耦合在一起的多个导电迹线。例如，3D螺线管电感器709a可以包括通过第一组柱765和第二组柱775耦合在一起的第一组导电迹线745和第二组导电迹线755。3D分布式滤波器710b被形成在基板608上，并且可以包括按三维格式实现的多个谐振器。例如，3D分布式滤波器710b包括处于第一高度的谐振器，该第一高度比多个柱或3D螺线管电感器709a的第二高度短。
图8A-8F解说了根据本公开的诸方面的用于制造三维高质量无源结构(例如，图6的三维无源结构600或图7的三维无源结构700)的过程的多个阶段。出于解说性目的，图8A-8F的器件和特性的一些标记和编号与图6和7的一些标记和编号类似。
图8A解说了用于形成第一高度的一组柱以在基板608或晶片上形成三维高质量无源结构的第一阶段。基板608或晶片可以是玻璃。3D高质量无源结构包括基板608上的一个或多个3D集成无源器件(例如，从一组柱形成)。例如，一个或多个3D集成无源器件包括形成(例如，电镀)在基板608上的第一3D集成无源器件610a和第二3D集成无源器件610b。
图8B示出了用于形成第二高度的另一组柱以在基板608(或晶片)上形成三维高质量无源结构的第二阶段。另一组柱可以与基板608基本上正交。例如，另一组柱在基板608上形成垂直互连(基于基板的取向)。基板或晶片可以是玻璃。另一组柱可以包括在基板608上形成(例如，电镀)的第一组柱609a、第二组柱609b和第三组柱609c。3D高质量无源结构包括基板608上的一个或多个3D集成无源器件(例如，从另一组柱形成)。例如，一个或多个3D集成无源器件包括3D螺线管电感器709a(如图7中所示)。
图8C解说了用于在基板608上形成集成电路623的第三阶段。例如，第一3D集成无源器件610a、第二3D集成无源器件610b、第一组柱609a、第二组柱609b和/或第三组柱609c可以经由导电迹线或金属化来耦合到集成电路623。导电迹线可被包括在第一RDL 611中。
图8D解说了用于在基板608上形成模塑件605的第四阶段。模塑件605可以是环氧树脂模塑件或毛细管底部填充材料。模塑件605基本上围绕第一3D集成无源器件610a、第二3D集成无源器件610b、第一组柱609a、第二组柱609b、第三组柱609c、以及集成电路623。然而，使用背研磨来暴露第一组柱609a、第二组柱609b和第三组柱609c中的每一者的一部分(例如，部分601a、601b和601c)以例如连接到外部器件。
图8E解说了用于在模塑件605的暴露部分上以及在第一组柱609a、第二组柱609b和第三组柱609c上形成涂层的第五阶段。该涂层可以是钝化层617，该钝化层617在第一组柱609a、第二组柱609b和第三组柱609c上限定用于将第一组柱609a、第二组柱609b和第三组柱609c连接到外部互连和/或器件的开口。例如，第二重分布层612可被形成在钝化层617内。
图8F解说了用于在第二重分布层612的暴露部分上形成外部互连621的第六阶段。钝化层617可以限定开口以暴露第二重分布层612的诸部分，外部互连621通过这些开口来耦合到柱。。在制造变压器的情形中，所得到的变压器具有比片上变压器高的Q因子。
本公开具有用于宽泛范围的产品的适用性。例如，本公开中所描述的概念可被用在RF滤波器(LC类型和分布式)、LC谐振回路(诸如用于振荡器)、用于电力递送网络的电感器、用于电源管理IC(PMIC)的电感器、以及其他产品中。
图9是解说根据本公开的诸方面的制造电子器件(例如，三维无源结构)的方法900的流程图。在框902，形成包括第一重分布层(RDL)的基板。在框904，在该基板上形成三维(3D)集成无源器件。在框906，在该基板上形成多个柱。每个柱都比3D集成无源器件高。在框908，在该基板上沉积模塑件。模塑件围绕3D集成无源器件和柱。在框910，形成通过这些柱来耦合到第一RDL的外部互连。
根据本公开的一个方面，描述了三维无源结构。三维无源结构包括用于将第一RDL耦合到多个外部互连的装置。耦合装置例如可以是第一导电柱613a、第二导电柱613b、第三柱613c，第四柱613d、第五柱613e、第六柱613f、和/或第七导电柱613g。在另一方面，前述装置可以是被配置成执行由前述装置叙述的功能的任何模块或任何装备或材料。
图10是示出其中可以有利地采用本公开的一方面的示例性无线通信系统1000的框图。出于解说性目的，图10示出了三个远程单元1020、1030和1050以及两个基站1040。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元1020、1030和1050各自包括包含所公开的三维无源结构的IC器件1025A、1025C和1025B。将认识到，其他设备也可以包括所公开的三维无源结构，诸如基站、交换设备、以及包括RF前端模块的网络装备。图10示出了从基站1040之一到远程单元1020、1030和1050的前向链路信号1080，以及从远程单元1020、1030和1050到基站1040的反向链路信号1090。
在图10中，远程单元1020之一被示为移动电话，远程单元1030之一被示为便携式计算机，而远程单元1050被示为无线本地环路系统中的固定位置远程单元。例如，远程单元1020、1030和1050可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理(PDA))、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的包括RF前端模块的通信设备、或者其组合。尽管图10解说了根据本公开的诸方面的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的诸方面可以合适地在包括所公开的三维无源结构的许多设备中采用。
图11是解说用于以上所公开的三维无源结构的电路、布局和逻辑设计的设计工作站的框图。设计工作站1100包括硬盘1101，该硬盘包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站1100还包括显示器1102以促成电路1110或三维无源结构的设计。提供存储介质1104以用于有形地存储电路1110或三维无源结构的设计。电路1110或三维无源结构的设计可以用文件格式(诸如GDSII或GERBER)存储在存储介质1104上。存储介质1104可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站1100包括用于从存储介质1104接受输入或者将输出写到存储介质1104的驱动装置1103。
存储介质1104上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质1104上提供数据通过减少用于设计半导体或无源晶片的工艺数目来促成电路1110或三维无源结构的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文中所描述的功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文中所使用的，术语“存储器”指代长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在非瞬态计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和蓝光碟，其中盘往往磁性地再现数据，而碟用激光光学地再现数据。以上的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中所概述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“之上”和“之下”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则之上和之下可指代基板或电子器件的侧面。此外，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、以及物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。相应地，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本公开所描述的各种解说性逻辑框、模块、以及电路可以用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中所描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM、闪存存储器、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的指定程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。另外，任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从网站、服务器、或其他远程源传送的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和蓝光碟，其中盘(disk)往往以磁的方式再现数据而碟(disc)用激光以光学方式再现数据。以上的组合应当也被包括在计算机可读介质的范围内。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。由此，权利要求并非旨在被限定于本文中所示出的诸方面，而是应被授予与权利要求的语言相一致的全部范围，其中对要素的单数形式的引述并非旨在表示“有且仅有一个”(除非特别如此声明)而是“一个或多个”。除非特别另外声明，否则术语“一些/某个”指的是一个或多个。引述一列项目“中的至少一者”的短语指代这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，无论在权利要求书中是否明确地记载了此类公开内容，本文所公开的内容都不旨在捐献给公众。权利要求的任何要素都不应当在35U.S.C.§112第六款的规定下来解释，除非该要素是使用措辞“用于……的装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……的步骤”来叙述的。

Claims (16)

1.一种器件，包括：
基板，所述基板包括第一RDL(第一重分布层)；
所述基板上的3D集成无源器件(三维集成无源器件)；
所述基板上的多个柱，所述多个柱中的每一个柱比所述3D集成无源器件高；
模塑件，所述模塑件在所述基板上并围绕所述3D集成无源器件和所述多个柱；以及
多个外部互连，所述多个外部互连通过所述多个柱来耦合到所述第一RDL。
2.如权利要求1所述的器件，进一步包括具有钝化层的第二RDL，所述第二RDL在所述模塑件与所述外部互连之间并将所述多个柱耦合到所述外部互连。
3.如权利要求1所述的器件，其中所述3D集成无源器件包括变压器、电感-电容(LC)谐振器、或分布式滤波器。
4.如权利要求1所述的器件，其中所述多个柱包括三维(3D)螺线管电感器。
5.如权利要求1所述的器件，其中所述基板包括低损耗基板。
6.如权利要求1所述的器件，其中所述基板包括玻璃。
7.一种制造电子器件的方法，所述方法包括：
形成包括第一RDL(第一重分布层)的基板；
在所述基板上形成三维(3D)集成无源器件；
在所述基板上形成多个柱，所述多个柱中的每一个柱比所述3D集成无源器件高；
在所述基板上沉积模塑件，所述模塑件围绕所述3D集成无源器件和所述多个柱；以及
形成多个外部互连，所述多个外部互连通过所述多个柱来耦合到所述第一RDL。
8.如权利要求7所述的方法，进一步包括形成具有钝化层的第二RDL，所述第二RDL在所述模塑件与所述外部互连之间并将所述多个柱耦合到所述外部互连。
9.如权利要求7所述的方法，其中形成所述3D集成无源器件包括形成变压器、电感-电容(LC)谐振器、或分布式滤波器。
10.如权利要求7所述的方法，其中形成所述多个柱包括形成三维(3D)螺线管电感器。
11.一种射频(RF)前端模块，包括：
器件，所述器件具有：包括第一RDL(第一重分布层)的基板；所述基板上的3D集成无源器件(三维集成无源器件)；所述基板上的多个柱，所述多个柱中的每一个柱比所述3D集成无源器件高；在所述基板上并围绕所述3D集成无源器件和所述多个柱的模塑件；以及通过所述多个柱耦合到所述第一RDL的多个外部互连；以及
耦合到所述器件的天线。
12.如权利要求11所述的射频前端模块，进一步包括具有钝化层的第二RDL，所述第二RDL在所述模塑件与所述外部互连之间并将所述多个柱耦合到所述外部互连。
13.如权利要求11所述的射频前端模块，其中所述3D集成无源器件包括变压器、电感-电容(LC)谐振器、或分布式滤波器。
14.如权利要求11所述的射频前端模块，其中所述多个柱包括三维(3D)螺线管电感器。
15.如权利要求11所述的射频前端模块，其中所述基板包括低损耗基板。
16.如权利要求11所述的射频前端模块，其中所述基板包括玻璃。
CN201980049621.XA 2018-08-01 2019-07-03 使用导电柱技术的三维高质量无源结构 Pending CN112514060A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/051,876 US10433425B1 (en) 2018-08-01 2018-08-01 Three-dimensional high quality passive structure with conductive pillar technology
US16/051,876 2018-08-01
PCT/US2019/040438 WO2020027975A1 (en) 2018-08-01 2019-07-03 Three-dimensional high quality passive structure with conductive pillar technology

Publications (1)

Publication Number Publication Date
CN112514060A true CN112514060A (zh) 2021-03-16

Family

ID=67480295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980049621.XA Pending CN112514060A (zh) 2018-08-01 2019-07-03 使用导电柱技术的三维高质量无源结构

Country Status (4)

Country Link
US (1) US10433425B1 (zh)
EP (1) EP3830868A1 (zh)
CN (1) CN112514060A (zh)
WO (1) WO2020027975A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818651B2 (en) * 2019-01-29 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11309246B2 (en) * 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration
US11817379B2 (en) 2020-07-13 2023-11-14 Qualcomm Incorporated Substrate comprising an inductor and a capacitor located in an encapsulation layer
US11728293B2 (en) 2021-02-03 2023-08-15 Qualcomm Incorporated Chip modules employing conductive pillars to couple a passive component device to conductive traces in a metallization structure to form a passive component
CN115313001A (zh) * 2022-07-29 2022-11-08 杭州电子科技大学 一种基于ipd的小型化高带外抑制带通滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242517A1 (en) * 2010-03-30 2013-09-19 Murata Manufacturing Co., Ltd. Component assembly
US9269887B1 (en) * 2015-01-06 2016-02-23 Triquint Semiconductor, Inc. Ultrathin flip-chip packaging techniques and configurations
CN107408547A (zh) * 2015-03-03 2017-11-28 苹果公司 扇出型系统级封装件及其形成方法
TW201824638A (zh) * 2016-12-30 2018-07-01 美商英特爾股份有限公司 利用具有用於高頻通訊系統的分布式堆疊天線的柔性封裝基板設計之微電子裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724117B2 (en) * 2008-01-11 2010-05-25 Northrop Grumman Systems Corporation Multilayer passive circuit topology
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
EP3053190B1 (en) 2014-12-09 2021-05-26 Google LLC Method of making a three dimensional horizontal coil structure within a mold compound package having at least one integrated circuit chip
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9673173B1 (en) 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
US10026546B2 (en) 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
US9985006B2 (en) * 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN108878380B (zh) * 2017-05-16 2022-01-21 三星电机株式会社 扇出型电子器件封装件
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242517A1 (en) * 2010-03-30 2013-09-19 Murata Manufacturing Co., Ltd. Component assembly
US9269887B1 (en) * 2015-01-06 2016-02-23 Triquint Semiconductor, Inc. Ultrathin flip-chip packaging techniques and configurations
CN107408547A (zh) * 2015-03-03 2017-11-28 苹果公司 扇出型系统级封装件及其形成方法
TW201824638A (zh) * 2016-12-30 2018-07-01 美商英特爾股份有限公司 利用具有用於高頻通訊系統的分布式堆疊天線的柔性封裝基板設計之微電子裝置

Also Published As

Publication number Publication date
WO2020027975A1 (en) 2020-02-06
EP3830868A1 (en) 2021-06-09
US10433425B1 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
US10256863B2 (en) Monolithic integration of antenna switch and diplexer
US9954267B2 (en) Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter
CN112514060A (zh) 使用导电柱技术的三维高质量无源结构
US9203373B2 (en) Diplexer design using through glass via technology
US9425761B2 (en) High pass filters and low pass filters using through glass via technology
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
US9807882B1 (en) Density-optimized module-level inductor ground structure
US10103135B2 (en) Backside ground plane for integrated circuit
WO2015108648A1 (en) A stacked conductive interconnect inductor
US10840884B2 (en) Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration
US10749499B2 (en) Wideband filter including an acoustic resonator chip integrated with 3D inductors and a 3D transformer
KR20240021171A (ko) 번들 기판 비아들을 사용하는 3d 인덕터 설계
US10693432B2 (en) Solenoid structure with conductive pillar technology
US10292269B1 (en) Inductor with metal-insulator-metal (MIM) capacitor
US10262786B2 (en) Stepped-width co-spiral inductor structure
US9780048B1 (en) Side-assembled passive devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination