CN1216409C - 在半导体基底上方形成粗糙复晶硅层的方法 - Google Patents

在半导体基底上方形成粗糙复晶硅层的方法 Download PDF

Info

Publication number
CN1216409C
CN1216409C CN 02118927 CN02118927A CN1216409C CN 1216409 C CN1216409 C CN 1216409C CN 02118927 CN02118927 CN 02118927 CN 02118927 A CN02118927 A CN 02118927A CN 1216409 C CN1216409 C CN 1216409C
Authority
CN
China
Prior art keywords
crystal silicon
compound crystal
mentioned
silicon layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 02118927
Other languages
English (en)
Other versions
CN1455442A (zh
Inventor
刘勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 02118927 priority Critical patent/CN1216409C/zh
Publication of CN1455442A publication Critical patent/CN1455442A/zh
Application granted granted Critical
Publication of CN1216409C publication Critical patent/CN1216409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种在半导体基底上方形成粗糙复晶硅层的方法,首先,在上述半导体基底上方形成一复晶硅底层,然后利用氧化剂在上述复晶硅底层形成一化学氧化薄层。接着,利用硅或氩溅镀方式处理上述化学氧化薄层。其次,在上述化学氧化薄层表面成长一粗糙复晶硅层。

Description

在半导体基底上方形成粗糙复晶硅层的方法
技术领域
本发明有关于集成电路(integrated circuits;ICs)制造技术,特别有关于以硅或氩溅镀进行表面前处理,然后在半导体基底上方形成粗糙复晶硅层(ruggedpolysilicon)的方法。
背景技术
表面粗糙的复晶硅,又称为半球型硅晶粒(hemispherical grained silicon;HSG),具有倍增的表面积,因此,经常被应用于动态随机存取存储器(dynamicrandom recess random;DRAM)的下电极板,以增加电容器的电容量,
以下利用图1所示的成长粗糙复晶硅与其前处理的流程图,以说明已知技术(关于已有技术更详细的内容,可参见中国专利申请公开CN1170956A以及美国专利US6159874A)。
首先,在半导体基底上方沉积复晶硅底层,然后,利用缓冲氧化蚀刻剂或是稀释氢氟酸,以去除原生氧化层(native oxide),接着利用氧化剂的氨水与过氧化氢的混合溶液(又称为SC1)以及/或是盐酸与过氧化氢的混合溶液(又称为SC2)来处理复晶硅底层表面,以在复晶硅底层表面形成化学氧化薄层(chemical oxide),此化学氧化薄层可当作缓冲层(buffer layer),并且有助于后成长的粗糙复晶硅的晶粒外形、附着力、以及晶粒的密度。
接下来,在上述化学氧化薄层表面形成粗糙复晶硅层。
然而,利用上述已知技术的制程形成粗糙复晶硅层,制程弹性不够,并且难以控制晶粒的外形与密度。再者,粗糙复晶硅与复晶硅底层的粘着力仍然不足。
再者,利用上述已知技术的制程形成粗糙复晶硅层,需要长时间一连串的标准清洗以进行前处理。
发明内容
有鉴于此,本发明的目的在于,提供一种在半导体基底上方形成粗糙复晶硅层的方法,能够提高制程弹性,并且容易控制晶粒的外形与密度。
再者,本发明的另一目的在于,提供一种在半导体基底上方形成粗糙复晶硅层的方法,能够提高粗糙复晶硅与复晶硅底层的粘着力。
再者,本发明的另一目的在于,提供一种在半导体基底上方形成粗糙复晶硅层的方法,有可能视情况省略一连串的标准清洗前处理,而达到简化制程的功效。
根据上述目的,本发明提供一种在半导体基底上方形成粗糙复晶硅层的方法,至少包括下列步骤:在上述半导体基底上方形成一复晶硅底层;利用氧化剂在上述复晶硅底层形成一化学氧化薄层;利用溅镀方式处理上述化学氧化薄层;在上述化学氧化薄层表面成长一粗糙复晶硅层。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法之中,氧化剂系氨水与过氧化氢的混合溶液,或是盐酸与过氧化氢的混合溶液。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法,其中上述复晶硅底层的表面形成有原生氧化层。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法之中,在利用氧化剂处理之前,更包括利用缓冲氧化蚀刻剂或氢氟酸溶液去除上述原生氧化层的步骤。
并且,上述在半导体基底上方形成粗糙复晶硅层的方法之中,溅镀方式系以硅或是氩溅镀。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法之中,还包括在上述复晶硅底层表面形成非晶硅晶种层的步骤。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法,还包括下列步骤:在上述粗糙复晶硅层表面形成一介电层;在上述介电层表面形成一当作上电极板的复晶硅层。上述粗糙复晶硅层、复晶硅底层、与当作上电极板的复晶硅层系掺杂离子的复晶硅层(doped polysilicon)。
再者,根据上述目的,本发明提供另一种在半导体基底上方形成粗糙复晶硅层的方法,至少包括下列步骤:在上述半导体基底上方形成一复晶硅底层;利用硅或氩溅镀方式处理上述复晶硅底层;在上述复晶硅底层表面成长一粗糙复晶硅层。
再者,上述在半导体基底上方形成粗糙复晶硅层的方法,也可以利用缓冲氧化蚀刻剂或是稀释氢氟酸以去除复晶硅底层表面的原生氧化层。
附图说明
图1是根据已知技术在半导体基底表面形成粗糙复晶硅层的流程图。
图2是根据本发明第一实施例在半导体基底表面形成粗糙复晶硅层的流程图。
图3是根据本发明第二实施例在半导体基底表面形成粗糙复晶硅层的流程图。
图4是根据本发明第三实施例在半导体基底表面形成粗糙复晶硅层的流程图。
图5是根据本发明实施例在半导体基底表面形成复晶硅底层的剖面示意图。
图6是根据本发明实施例在复晶硅底层表面形成粗糙复晶硅层的剖面示意图。
图7是根据本发明实施例在粗糙复晶硅层表面形成介电层与当作上电极的复晶硅层的剖面示意图。
具体实施方式
第一实施例
以下利用图2所示的流程图与图5-7所示的制程剖面图,以说明本发明第一实施例。
首先,请参照图5,符号100表示半导体基底,其已形成有例如晶体管等半导体元件(为了简化,图未显示)。其次,在上述半导体基底100表面形成例如硼磷硅玻璃(borophosphosilicate glass;BPSG)构成的绝缘层110,其具有与半导体基底100接触的开口。
接着,利用同步掺杂离子(in-situ doped)化学气相沉积法(chemical vapordeposition;CVD)在上述绝缘层110表面形成底层复晶硅层(polysilicon base)120。然后利用缓冲氧化蚀刻剂(buffered oxide etchant;BOE)或是稀释氢氟酸溶液(diluted HF)去除在大气中自然形成的原生氧化层(native oxide)。再者,利用硅或氩溅镀处理上述复晶硅底层120表面,例如采用硅电浆130或是氩电浆来完成溅镀步骤,溅镀步骤的目的在于提高后续粗糙复晶硅成长的位置的密度,并且增加后续粗糙复晶硅层的粘着力。
然后,请参照图6,利用化学气相沉积法,在复晶硅底层120的表面成长高品质的粗糙复晶硅层140(温度控制在大约565-585℃)。当然,可以采用传统方式先形成非晶硅薄层(amorphous silicon film)以当作晶种层(seed layer),来促进成长效果。
之后,请参照7图,利用传统方式进行化学机械研磨法去除绝缘层110上方的复晶硅底层120、粗糙复晶硅层140,再去除上述绝缘层110,此时构成鱼鳍状(finshaped)下电极150,接着,沉积二氧化钽等介电层180以及掺杂离子的复晶硅层170,以当作上电极。
亦即,本实施例的特征在于,如图2所示的流程图,沉积复晶硅底层→去除复晶硅底层表面的原生氧化层→以硅或氩溅镀复晶硅底层表面→沉积粗糙复晶硅层。
第二实施例
以下利用图3所示的流程图与图5-7所示的制程剖面图,以说明本发明第二实施例。
首先,请参照图5,符号100表示半导体基底,其已形成有例如晶体管等半导体元件(为了简化,图未显示)。其次,在上述半导体基底100表面形成例如硼磷硅玻璃(borophosphosilicate glass;BPSG)构成的绝缘层110,其具有与半导体基底100接触的开口。
接着,利用同步掺杂离子(in-situ doped)的化学气相沉积法(chemical vapordeposition;CVD)在上述绝缘层110表面形成底层复晶硅层(polysilicon base)120。然后利用缓冲氧化蚀刻剂(buffered oxide etchant;BOE)或是稀释氢氟酸溶液(diluted HF)去除在大气中自然形成的原生氧化层(native oxide)。接下来,利用氧化剂(oxidant)的氨水与过氧化氢的混合溶液(又称为SC1)以及/或是盐酸与过氧化氢的混合溶液(又称为SC2),以去除复晶硅底层120表面的杂质粒子或是有机物,并且由于上述SC1或是SC2具有氧化剂的功效,因此,能够在复晶硅底层120表面形成化学氧化薄层(图未显示)。
再者,利用硅或氩溅镀处理上述化学氧化薄层表面,例如采用硅(Si)电浆130或是氩(Ar)电浆来完成溅镀步骤,溅镀步骤的目的在于提高后续粗糙复晶硅成长的位置的密度,并且增加后续粗糙复晶硅层的粘着力。
然后,请参照图6,利用化学气相沉积法,在复晶硅底层120的表面成长高品质的粗糙复晶硅层140(温度控制在大约565-585℃)。当然,可以采用传统方式先形成非晶硅薄层(amorphous silicon film)以当作晶种层(seed layer),来促进成长效果。
之后,请参照图7,利用传统方式进行化学机械研磨法(chemical mechanicalpolishing;CMP)去除绝缘层110上方的复晶硅底层120、粗糙复晶硅层140,再去除上述绝缘层110,此时构成鱼鳍状(fin shaped)下电极150,接着,沉积二氧化钽或是氧化物/氮化硅/氧化物等介电层180以及掺杂离子的复晶硅层170,以当作上电极。
亦即,本实施例的特征在于,如图3所示的流程图,沉积复晶硅底层→去除复晶硅底层表面的原生氧化层→在复晶硅底层表面形成化学氧化薄层→以硅或氩溅镀化学氧化薄层→沉积粗糙复晶硅层。
第三实施例
以下利用图4所示的流程图与图5-7所示的制程剖面图,以说明本发明第三实施例。
首先,请参照图5,符号100表示半导体基底,其已形成有例如晶体管等半导体元件(为了简化,图未显示)。其次,在上述半导体基底100表面形成例如硼磷硅玻璃(borophosphosilicate glass;BPSG)构成的绝缘层110,其具有与半导体基底100接触的开口。
接着,利用同步掺杂离子(in-situ doped)化学气相沉积法(chemical vapordeposition;CVD)在上述绝缘层110表面形成底层复晶硅层(polysilicon base)120。
再者,利用硅或氩溅镀处理上述复晶硅层120表面,例如采用硅电浆130或是氩电浆来完成溅镀步骤,溅镀步骤的目的在于提高后续粗糙复晶硅成长的位置的密度,并且增加后续粗糙复晶硅层的粘着力。
然后,请参照图6,利用化学气相沉积法,在复晶硅底层120的表面成长高品质的粗糙复晶硅层140(温度控制在大约565-585℃)。当然,可以采用传统方式先形成非晶硅薄层(amorphous silicon film)以当作晶种层(seed layer),来促进成长效果。
之后,请参照图7,利用传统方式进行化学机械研磨法去除绝缘层110上方的复晶硅底层120、粗糙复晶硅层140,再去除上述绝缘层110,此时构成鱼鳍状(finshaped)下电极150,接着,沉积二氧化钽等介电层180以及掺杂离子的复晶硅层170,以当作上电极。
亦即,本实施例的特征在于,如图4所示的流程图,沉积复晶硅底层→以硅或氩溅镀复晶硅底层表面→沉积粗糙复晶硅层,因此,根据本实施例不需要去除原生氧化层的步骤,亦不需要氧化剂处理的步骤,能够达到简化制程的功效。
本发明的特征之一在于,利用硅电浆或氩电浆溅镀处理复晶硅底层表面或是处理复晶硅底表面的化学氧化薄层,用来增加后续粗糙复晶硅层的成长位置并且提升粗糙复晶硅层的粘着力。
根据本发明,能够提高制程弹性,并且容易控制晶粒的外形与密度。再者,能够提高粗糙复晶硅与复晶硅底层的粘着力。
再者,根据本发明,有可能视情况省略一连串的标准清洗前处理,而达到简化制程的功效。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何熟悉本技术领域者,在不脱离本发明的精神和范围内,所作的更动与润饰,均应包含在发明的保护范围之内。

Claims (14)

1.一种在半导体基底上方形成粗糙复晶硅层的方法,至少包括下列步骤:
在上述半导体基底上方形成一复晶硅底层;
利用氧化剂在上述复晶硅底层形成一化学氧化薄层;
利用溅镀方式处理上述化学氧化薄层;以及
在上述化学氧化薄层表面成长一粗糙复晶硅层。
2.如权利要求1的所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述氧化剂系氨水与过氧化氢的混合溶液。
3.如权利要求1所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述氧化剂系盐酸与过氧化氢的混合溶液。
4.如权利要求1所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,在上述半导体基底上方形成一复晶硅底层之后,在该复晶硅底层的表面形成一原生氧化层,然后在利用氧化剂处理之前,利用缓冲氧化蚀刻剂或氢氟酸溶液去除上述原生氧化层。
5.如权利要求1所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述溅镀方式以硅或是氩溅镀。
6.如权利要求1所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,还包括在上述复晶硅底层表面形成非晶硅晶种层的步骤。
7.如权利要求1所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,还包括下列步骤:
在上述粗糙复晶硅层表面形成一介电层;
在上述介电层表面形成一当作上电极板的复晶硅层。
8.如权利要求7所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述粗糙复晶硅层、复晶硅底层、与当作上电极板的复晶硅层系掺杂离子的复晶硅层。
9.一种在半导体基底上方形成粗糙复晶硅层的方法,至少包括下列步骤:
在上述半导体基底上方形成一复晶硅底层;
利用溅镀方式处理上述复晶硅底层;
在上述复晶硅底层表面成长一粗糙复晶硅层。
10.如权利要求9所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,在上述半导体基底上方形成一复晶硅底层之后,在该复晶硅底层的表面形成有原生氧化层,然后在上述溅镀方式处理之前,利用缓冲氧化蚀刻剂或氢氟酸溶液去除上述原生氧化层。
11.如权利要求9所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述溅镀方式是硅或是氩溅镀。
12.如权利要求9所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,还包括在上述复晶硅底层表面形成非晶硅晶种层的步骤。
13.如权利要求9所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,还包括下列步骤:
在上述粗糙复晶硅层表面形成一介电层;
在上述介电层表面形成一当作上电极板的复晶硅层。
14.如权利要求13所述的在半导体基底上方形成粗糙复晶硅层的方法,其特征在于,上述粗糙复晶硅层、复晶硅底层、与当作上电极板的复晶硅层系掺杂离子的复晶硅层。
CN 02118927 2002-04-30 2002-04-30 在半导体基底上方形成粗糙复晶硅层的方法 Expired - Fee Related CN1216409C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02118927 CN1216409C (zh) 2002-04-30 2002-04-30 在半导体基底上方形成粗糙复晶硅层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02118927 CN1216409C (zh) 2002-04-30 2002-04-30 在半导体基底上方形成粗糙复晶硅层的方法

Publications (2)

Publication Number Publication Date
CN1455442A CN1455442A (zh) 2003-11-12
CN1216409C true CN1216409C (zh) 2005-08-24

Family

ID=29257476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02118927 Expired - Fee Related CN1216409C (zh) 2002-04-30 2002-04-30 在半导体基底上方形成粗糙复晶硅层的方法

Country Status (1)

Country Link
CN (1) CN1216409C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735589A (zh) * 2018-05-25 2018-11-02 武汉新芯集成电路制造有限公司 一种多晶硅表面的修复方法

Also Published As

Publication number Publication date
CN1455442A (zh) 2003-11-12

Similar Documents

Publication Publication Date Title
CN1149647C (zh) 用于半导体器件的金红石介质材料
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
CN1855367A (zh) 包括除去光刻胶的等离子体灰化处理的形成半导体器件的方法
CN1202727A (zh) 制造半导体器件的方法
CN1206932A (zh) 制造半导体器件的清洗组合物和用其制备该器件的方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN101064251A (zh) 半导体结构的形成方法及半导体结构
CN1120524C (zh) 制造半导体器件的电容器的方法
CN1992163A (zh) 制造半导体器件中的电容器的方法
CN1794456A (zh) 用于半导体元件的电容器及其制造方法
CN1148799C (zh) 形成dram单元电容器的方法
CN1482671A (zh) 形成铁电存储器胞元的方法
CN100336170C (zh) 形成半导体器件的电容器的方法
CN1227966A (zh) 制造半导体器件的装置及制造半导体器件电容器的方法
CN1216409C (zh) 在半导体基底上方形成粗糙复晶硅层的方法
CN1276511C (zh) 具有接触电容器电极的插塞的半导体存储器及其制造方法
CN1276494C (zh) 电容器以及动态随机存储器的制造方法
CN1467823A (zh) 半导体器件的电容器的制造方法
CN1744328A (zh) 多字元存储装置及其形成方法
CN1214542A (zh) 集成电路制造方法及结构
CN1917167A (zh) 金属插塞与接触窗的制作方法
CN1115730C (zh) 一种半导体器件及其制造方法
CN1269208C (zh) 利用电化学沉积制备电容器的方法
CN1542943A (zh) 瓶型沟槽电容的制造方法
CN101051625A (zh) 半导体存储器之电容器结构的制备方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: No. 18 Zhangjiang Road, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050824

Termination date: 20190430