CN1269208C - 利用电化学沉积制备电容器的方法 - Google Patents

利用电化学沉积制备电容器的方法 Download PDF

Info

Publication number
CN1269208C
CN1269208C CNB031025153A CN03102515A CN1269208C CN 1269208 C CN1269208 C CN 1269208C CN B031025153 A CNB031025153 A CN B031025153A CN 03102515 A CN03102515 A CN 03102515A CN 1269208 C CN1269208 C CN 1269208C
Authority
CN
China
Prior art keywords
layer
bottom electrode
crystal seed
contact hole
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031025153A
Other languages
English (en)
Other versions
CN1453855A (zh
Inventor
宋昌录
崔亨福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1453855A publication Critical patent/CN1453855A/zh
Application granted granted Critical
Publication of CN1269208C publication Critical patent/CN1269208C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及利用电化学沉积制备半导体存储装置中电容器的方法。本发明的方法包括以下步骤：在基板上形成的绝缘层中形成接触孔；在接触孔中形成插头，其中插头包含氮化物层；在绝缘层上和接触孔中形成晶种层；形成包括与接触孔重叠的沟道的牺牲层；利用电化学沉积在沟道中形成Ru底部电极；除去牺牲层并暴露Ru底部电极，其中Ru底部电极未覆盖的晶种层得以暴露；除去暴露的晶种层；在Ru底部电极上形成介电层；和在介电层上形成顶部电极。

Description

利用电化学沉积制备电容器的方法
技术领域
本发明涉及制备半导体存储装置的方法，尤其是利用电化学沉积制备半导体装置的电容器的方法。
背景技术
半导体存储装置通常分为随机存储器(RAM)和只读存储器(ROM)。更具体地RAM分为动态随机存储器(DRAM)和静态随机存储器(Static RAM)。DRAM包括晶胞中的一个晶体管和一个电容器，其在集成中具有优点。因此，在存储装置领域DRAM具有最大的市场份额。
由于存储装置的集成以每三年四倍的比例增长，所以256兆位或千兆位水平的存储装置处于成批生产状态。
如果是256M DRAM，晶胞和电容器的面积应分别降到0.5μm2和0.3μm2。
由于上述原因，制备存储装置的常规技术应用到256M之上的存储装置时受到限制。利用常规介电材料诸如SiO2和Si3N4制备64M DRAM中的电容器情况时，尽管为了获得所需的电容而降低电容器介电层的厚度使其尽可能地薄，然而电容器的面积还是应该要比晶胞面积的六倍还多。
对升高电容器表面积已经进行了研究。采用三维叠式存储器，沟道型存储器和半球型存储器以增加存储器底部电极的表面积。
然而，如果使用氧化物氮化物氧化物(ONO)材料，通过进一步降低256MDRAM之上装置中电容器介电层的厚度不可能增加电容。也不可能通过制备更复杂结构的电容器来增加电容，因为费用随着制备复杂电容器的结构程序数而增加。
使用高介电材料诸如Ta2O5，(Ba，Sr)TiO3，Al2O3，SrTiO3或TaON以代替ONO来形成电容器的介电层，ONO具有比高介电材料更低的介电常数。
高介电材料的介电常数会随着电容器底部电极材料而变化。根据目前的研究，如果高介电材料在用金属形成的底部电极上沉积，可获得电容器介电层优良的介电特性。所以，应用金属例如Pt，Ir，Rh或Ru而不是多晶硅来形成底部电极。
常规制备半导体装置的电容器的方法在附图1A-1E说明。
参考图1A，在已形成晶体管(未显示)和位线(未显示)上的半导体基板10上形成第一夹层绝缘层11.蚀刻第一夹层绝缘层11以形成暴露半导体基板10部分的接触孔。
图1B，多晶硅层在包括接触孔的夹层绝缘层11上形成，应用深腐蚀方法在接触孔中形成多晶硅12。然后，形成钛层，并且实施快速热处理(RTP)以形成多晶硅插头上的硅化钛13，这是通过诱导在多晶硅插头中的硅原子和钛层间的反应进行的。硅化钛层13在多晶硅插头12和底部电极间形成电阻接触。其后形成并除去氮化钛层14，直至用化学机械抛光或深腐蚀暴露第一夹层绝缘层。对于热处理，氮化钛层14阻止多晶硅插头12和底部电极的扩散。氮化钛层14也阻止氧气。
参考图1C，在所得到的包括第一夹层绝缘层和氮化钛层14的结构上形成牺牲层15。在牺牲层15中通过掩模(mask)形成方法和蚀刻方法形成沟道16。
参考图1D，Ru底部电极17在包括具有MOCVD沉积的沟道的牺牲层15上形成。
参考图1E，选择去除Ru底部电极17以使仅在沟道中留下Ru底部电极17。
参考图1F，形成高介电层18和顶部电极19以形成电容器。
由于Ru底部电极17在低温下用MOCVD形成，所以形成的Ru底部电极17是粗制的。Ru底部电极17上使用RTP方法，以增加Ru底部电极17结构的密度。然而，RTP方法中会在Ru底部电极17中产生裂缝。
Ru底部电极17中的裂缝部分暴露氮化钛层14，并且在下面的热处理中形成低介电层并被氧化。所以，破坏电容器的特性。限制低温下形成Ru底部电极17，上述问题可以被克服以改进Ru底部电极17间距覆盖(stepcoverge)。
此外，考虑到覆盖电容器层的间距覆盖，Ru底部电极17的厚度应受到限制。然而，如果造成Ru底部电极17厚度的过度降低，电容器介电特性会受到破坏。所以，需要新方法来克服上述限制。
发明内容
本发明的目的是制备半导体存储装置中电容器的方法，所述半导体存储装置能改进电容器的间距层(step coverage a layer)和介电常数。
本发明一方面是提供：
1.一种制备电容器的方法，包括：
在基板上形成的绝缘层中形成接触孔；
在接触孔的一部分中形成插头，其中插头包含氮化物层；
在绝缘层上和插头上的接触孔的残余部分中形成晶种层；
形成包括与接触孔重叠的沟道的牺牲层；
利用电化学沉积在沟道中形成Ru底部电极；
除去牺牲层，从而暴露未被Ru底部电极覆盖的晶种层部分；
除去晶种层的暴露部分；
在Ru底部电极上形成介电层；和
在介电层上形成顶部电极。
2.以上条目1中的方法，其中形成Ru底部电极的步骤包括：
在牺牲层上形成Ru底部电极；和
进行化学机械抛光以仅在沟道中保留Ru底部电极。
3.以上条目1中的方法，其中氨基磺酸钌基电解液，氨基磺酸亚硝酰钌基电解液或[Ru2N(H2O)2X8]-3电解液用以形成Ru底部电极。
4.以上条目3中的方法，其中电解液的温度维持在室温至95℃。
5.以上条目3中的方法，其中电解液的pH维持在1.0-5.5或7.5-13。
6.以上条目1中的方法，其中电流以比例为2mA/cm2-20mA/cm2形成Ru底部电极。
7.以上条目1中的方法，其中晶种层以Pt，Ru或Ir形成。
8.以上条目7中的方法，其中晶种层以溅射或金属有机化学沉积法形成。
9.以上条目1中的方法，进一步包括形成晶种层后，以化学机械抛光或深腐蚀控制晶种层的厚度的步骤。
10.以上条目1中的方法，进一步包括在晶种层上形成粘附层的步骤。
11.以上条目10中的方法，其中粘附层以TiN或Al2O3形成。
12.以上条目1中的方法，进一步包括对Ru底部电极实施热处理的步骤。
13.以上条目12中的方法，其中热处理在温度450℃-700℃的氮环境或氩环境中进行。
本发明电容器底部电极的Ru层是电化学沉积形成的而不是金属有机气相沉积。电化学沉积形成的Ru层很难被腐蚀并具有抗腐蚀的特性。电化学沉积形成的Ru层有低电阻率，适用于电容器中。
如果使用电化学沉积，在暴露的导电层上选择地形成层，有可能获得良好的间距覆盖(step coverage)。而且，电化学沉积所用电解质可再循环使用，所以在费用上与金属有机气相沉积(MOCVD)具有优势。
化学气相沉积获得的好的间距覆盖可由电化学沉积得到。象溅射方法，用电化学沉积原子接原子形成层，所以可能获得密集层，并且阻止层中裂缝的产生。
热处理期间MOVCD形成的Ru晶种层中可行成裂缝。应用电化学沉积法用Ru层填充裂缝。
本发明中电容器底部电极Ru层用电化学沉积法在包括沟道的结构上形成，对Ru层进行化学机械抛光以使每晶胞中底部电极的高度均匀。所以，每一晶胞的介电常数可以均匀。有可能通过电化学沉积仅在沟道中形成Ru层以获得均匀的介电常数。
附图说明
结合附图以及所给的优选实施方案的下述说明可以清楚地理解本发明的上述的以及其它的目的和特征。
图1A-图1F为显示现有技术制备电容器的方法的截面图。
图2A-图2F为显示制备由本发明实施方案的半导体装置电容器方法的截面图。
具体实施方式
制备本发明电容器的方法在图2A-图2I中描述。
参考图2A，在其中已形成晶体管(未显示)和位线(未显示)上的半导体基板20上形成第一夹层绝缘层21。蚀刻第一夹层绝缘层21以形成部分暴露半导体基板20的接触孔。此时，由接触孔暴露掺杂多晶硅或硅生长晶膜。
然后，多晶硅层在包括接触孔的夹层绝缘层21上形成。应用深腐蚀方法形成接触孔中的多晶硅插头22。可形成钨插头代替多晶硅插头22。
接着，形成钛层并实施快速热处理以在多晶硅上通过诱导在多晶硅插头中的硅原子和钛层间的反应形成硅化钛13。所形成硅化钛的厚度约50-约500。可形成钴层代替钛层。此外，形成氮化钛层其厚度变化为约100-约300以稳定硅化钛13的形成。不与多晶硅插头反应的钛层被用含硫酸或氢氧化铵的过氧化物由湿蚀刻去除。
硅化钛层23在多晶硅插头22和底部电极间形成电阻接触。
参考图2B，形成氮化钛层24的厚度变化为约500-约2000。对氮化钛层24实施化学机械抛光(CMP)以去除厚度范围为约200-约1000的氮化钛层24。此时第一夹层绝缘层被平面化。然后，实施深腐蚀处理仅在接触孔中保留氮化钛层24。
可省略CMP，此时仅用深腐蚀处理中的接触孔中保留氮化钛层24。
对于热处理，氮化钛层24阻止多晶硅插头22和底部电极的扩散。氮化钛层24也阻止氧气。可使用TiAlN层，TiSiN层，TaSiN层或TiAlN层代替氮化钛层24。
参考图2C，晶种层用于在第一夹层绝缘层21上形成底部电极，包括接触孔和氮化钛层24。使用溅射或金属化学气相沉积(MOVCD)由Pt，Ru或Ir形成厚度为约500-约1000的晶种层。
对于限定底部电极区域的沟道，即使形成沟道方法中产生非线性，晶种层25也可阻止氮化钛层24的暴露。这是因为晶种层25还在接触孔中形成。所以可抑制电容器的破坏。形成晶种层25以后，应用深腐蚀方法或CMP以控制晶种层25的厚度。
参考图2D，在晶种层25上形成牺牲层26。使用化学气相沉积或等离子体强化化学气相沉积，用未掺杂的硅酸盐玻璃(USG)，硅酸磷玻璃(PSG)，原硅酸四乙酯(TEOS)，高温氧化物(HTO)，玻璃上的硅(SOG)形成的厚度为约5000-约20000的牺牲层26。
在形成牺牲层26之前可形成粘附层，以增加晶种层25和牺牲层26之间的粘附力。使用溅射或原子层沉积由一氮化钛或Al2O3形成厚度为约5000-约20000粘附层。
在牺牲层26通过蚀刻方法利用硬掩模(未显示)形成沟道27。在形成粘附层情况中，沟道底部的粘附层用含硫酸或氢氧化铵的过氧化物的由湿蚀刻去除。所以，仅晶种层25在沟道的底部暴露。
参考图2E，在包括沟道27的牺牲层26上用电化学沉积形成厚度为约5000-约25000的Ru底部电极28。Ru底部电极28的厚度可通过电流强度而加以控制。本发明优选的实施方案中，以比例为2mA/cm2-20mA/cm2施加直接静电流(direct static current)，脉冲电流或反向脉冲电流。
参考图2F，实施化学机械抛光直至牺牲层表面暴露，并且仅在沟道中保留有Ru底部电极28。此时，用于形成沟道28的硬掩模也被去除。
在使用电解液仅在沟道中形成Ru底部电极28的厚度约为5000-约25000的情形中，化学机械抛光可以被省略。本发明优选的实施方案中，使用氨基磺酸钌基电解液，氨基磺酸亚硝酰钌基电解液或[Ru2N(H2O)2X8]-3电解液。电解液的温度维持在室温至95℃，电解液的pH维持在1.0-5.5或7.5-13。省略化学机械抛光时，实施湿蚀刻或干蚀刻以去除硬掩模。
图2G，使用HF溶液1分-60分的方法去除牺牲层。形成粘附层情况中，使用含硫酸或氢氧化铵的过氧化物30秒-10分，由湿蚀刻去除粘附层。
在温度450℃-700℃，氮环境或氩环境中实施热处理30秒-30分以增加Ru底部电极28的密度。
图2H，未被Ru底部电极28覆盖的晶种层25利用干蚀刻去除以分离相邻的Ru底部电极28。干蚀刻后，实施湿蚀刻方法1分-10分以净化Ru底部电极28表面。
图2I，形成介电层29和顶部电极30组成电容器。使用金属有机化学气相沉积或原子层沉积，由高介电材料诸如Al2O3，Ta2O5，Ta2O5-TiO2，SrTiO3，(Ba，Sr)TiO3，形成高介电层29的厚度为约80-约300。形成介电层后，在N2O或N2\O2的环境，温度400℃-800℃，应用热处理10分-30分或等离子体处理30秒-10分。
形成顶部电极30两层以降低费用。使用金属有机化学气相沉积或原子层沉积，用Ru，Pt或Ir形成第一顶部电极的厚度约100-约300。使用溅射法用Ru，Pt或Ir在第一顶部电极上形成第二顶部电极，厚度约500-约1000。也就是，第一顶部电极使用金属有机化学气相沉积或原子层沉积，可提供好的间距覆盖，但是需要高的制备费用。而用溅射法，第二顶部电极制备的费用低。
采用电化学气相沉积可更容易地形成包括电容器的金属底部电极的高度集成化的装置，并可得到良好的间距覆盖。与由金属有机化学气相淀积形成的Ru底部电极的相比，通过电化学气相沉积形成的Ru底部电极的特性可得到改进。所以，电容器特性得以改进。由于接触孔中扩散阻挡层没有暴露，即使在底部电极和接触孔间产生非线性，装置的可靠性也可得到改进。
本发明上述的优选实施方案乃仅用来说明本发明而已，对于本领域的技术人员，其所作可能的修改、增加或替换而未离开本发明的范围和精神时，应该在本发明的权利范围之内。

Claims (12)

1.一种制备电容器的方法，包括：
在基板上形成的绝缘层中形成接触孔；
在接触孔的一部分中形成插头，其中插头包含氮化物层，该氮化物层部分地填充该接触孔，通过进行深腐蚀处理形成；
在绝缘层和接触孔中的氮化物层上形成晶种层；
形成包括与接触孔重叠的沟道的牺牲层；
通过使用氨基磺酸钌基电解液、氨基磺酸亚硝酰钌基电解液或[Ru2N(H2O)2X8]-3电解液，利用电化学沉积在沟道中形成Ru底部电极；
除去牺牲层，从而暴露未被Ru底部电极覆盖的晶种层部分；
除去晶种层的暴露部分；
在Ru底部电极上形成介电层；和
在介电层上形成顶部电极。
2.如权利要求1中的方法，其中形成Ru底部电极的步骤包括：
在牺牲层上形成Ru底部电极；和
进行化学机械抛光以仅在沟道中保留Ru底部电极。
3.如权利要求1中的方法，其中电解液的温度维持在室温至95℃。
4.如权利要求1中的方法，其中电解液的pH维持在1.0-5.5或7.5-13。
5.如权利要求1中的方法，其中以比例2mA/cm2-20mA/cm2施加电流以形成Ru底部电极。
6.如权利要求1中的方法，其中晶种层以Pt，Ru或Ir形成。
7.如权利要求6中的方法，其中晶种层以溅射或金属有机化学沉积法形成。
8.如权利要求1中的方法，进一步包括形成晶种层后，以化学机械抛光或深腐蚀控制晶种层的厚度的步骤。
9.如权利要求1中的方法，进一步包括在晶种层上形成粘附层的步骤。
10.如权利要求9中的方法，其中粘附层以TiN或Al2O3形成。
11.如权利要求1中的方法，进一步包括对Ru底部电极实施热处理的步骤。
12.如权利要求11中的方法，其中热处理在温度450℃-700℃的氮环境或氩环境中进行。
CNB031025153A 2002-04-26 2003-02-09 利用电化学沉积制备电容器的方法 Expired - Fee Related CN1269208C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0023000A KR100443361B1 (ko) 2002-04-26 2002-04-26 전기화학증착법을 이용한 캐패시터 제조방법
KR23000/2002 2002-04-26
KR23000/02 2002-04-26

Publications (2)

Publication Number Publication Date
CN1453855A CN1453855A (zh) 2003-11-05
CN1269208C true CN1269208C (zh) 2006-08-09

Family

ID=29244792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031025153A Expired - Fee Related CN1269208C (zh) 2002-04-26 2003-02-09 利用电化学沉积制备电容器的方法

Country Status (3)

Country Link
US (1) US6818497B2 (zh)
KR (1) KR100443361B1 (zh)
CN (1) CN1269208C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761352B1 (ko) * 2001-06-28 2007-09-27 주식회사 하이닉스반도체 캐패시터의 제조 방법
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
US7659602B2 (en) * 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
KR100481831B1 (ko) * 1997-07-24 2006-05-16 삼성전자주식회사 반도체장치의커패시터제조방법
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
TW425711B (en) * 1999-11-26 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method for capacitor
KR100342821B1 (ko) * 1999-12-27 2002-07-02 박종섭 반도체 소자의 캐패시터 제조방법
KR100358069B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100580119B1 (ko) 2000-06-28 2006-05-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20020002081A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 커패시터 제조 방법
KR20020078307A (ko) * 2001-04-09 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100413479B1 (ko) * 2001-04-18 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
US6444479B1 (en) * 2001-04-18 2002-09-03 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
KR100448852B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100428658B1 (ko) * 2002-04-26 2004-04-28 주식회사 하이닉스반도체 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법

Also Published As

Publication number Publication date
CN1453855A (zh) 2003-11-05
KR20030084332A (ko) 2003-11-01
US20030203588A1 (en) 2003-10-30
US6818497B2 (en) 2004-11-16
KR100443361B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
CN1248305C (zh) 制造半导体器件的方法
CN1129171C (zh) 半导体器件的电容器的形成方法
US6255159B1 (en) Method to form hemispherical grained polysilicon
CN1518100A (zh) 半导体器件及其制造方法
CN1707756A (zh) 具有低接触电阻的半导体设备及其制造方法
CN1275808A (zh) 半导体装置及其制造方法
JPH07335842A (ja) 半球形粒子シリコン上での窒化チタン（ＴｉＮ）の気相成長法を用いた蓄積キャパシタ構造（ＳＴＣ構造）の半導体メモリ蓄積装置およびその製造方法
CN1384539A (zh) 半导体元件的电容器及其制造方法
CN1269202C (zh) 电容器及其制造方法
CN1848458A (zh) 半导体存储器
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1172370C (zh) 半导体装置和半导体装置的制造方法
CN1967809A (zh) 用于制造电容器的方法
CN100336170C (zh) 形成半导体器件的电容器的方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
WO2017209929A1 (en) Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via
CN1246733A (zh) 具有迭式电容器的动态随机存取存储器及其制作方法
CN1320638C (zh) 半导体基板、形成于其中的半导体电路及其制造方法
JP4053226B2 (ja) 半導体集積回路装置およびその製造方法
CN1269208C (zh) 利用电化学沉积制备电容器的方法
CN1205650C (zh) 一种电容下层储存电极的制作方法
CN1129963C (zh) 半导体器件的制造方法
CN1258932A (zh) 制造半导体器件冠式电容器的方法
CN1949482A (zh) 制造具有多个存储器节点电极的半导体存储器器件的方法
CN1767199A (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20140209