CN1848458A - 半导体存储器 - Google Patents
半导体存储器 Download PDFInfo
- Publication number
- CN1848458A CN1848458A CNA2006100711969A CN200610071196A CN1848458A CN 1848458 A CN1848458 A CN 1848458A CN A2006100711969 A CNA2006100711969 A CN A2006100711969A CN 200610071196 A CN200610071196 A CN 200610071196A CN 1848458 A CN1848458 A CN 1848458A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- nitride
- oxide layer
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 150000004767 nitrides Chemical class 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 424
- 238000009413 insulation Methods 0.000 claims description 55
- 239000011248 coating agent Substances 0.000 claims description 54
- 238000000576 coating method Methods 0.000 claims description 54
- 238000000151 deposition Methods 0.000 claims description 51
- 230000008021 deposition Effects 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 48
- 230000003647 oxidation Effects 0.000 claims description 42
- 238000007254 oxidation reaction Methods 0.000 claims description 42
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 27
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 25
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 15
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 38
- 239000000758 substrate Substances 0.000 abstract description 22
- 238000003475 lamination Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 206010000234 Abortion spontaneous Diseases 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 208000015994 miscarriage Diseases 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 208000000995 spontaneous abortion Diseases 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
提供了一种包括半导体衬底(1)和多个存储单元(19)的非易失性存储器(30)和制造这种存储器的方法。每个存储单元(19)包括电荷俘获部件(5)、栅叠层(20)、氮化物隔层(10)和电绝缘部件(21)。电荷俘获部件(5)被布置在半导体衬底(1)上，并包括夹在底部氧化物层(2)和顶部氧化物层(4)之间的氮化物层(3)，电荷俘获部件(5)具有两个彼此相对的横向侧壁(24)。栅叠层(20)被布置在电荷俘获部件(5)的顶部，栅叠层具有两个彼此相对的横向侧壁(25)。电绝缘部件(21)被布置在电荷俘获部件(5)的相对侧壁(24)上，并覆盖了该电荷俘获部件(5)的侧壁(24)。氮化物隔层(10)覆盖了电绝缘部件(21)，并且被布置在栅叠层(20)的相对侧壁上(25)和电绝缘部件(21)上。
Description
技术领域
本发明涉及非易失性半导体存储器和制造这样的存储器的方法。
背景技术
集成半导体存储器，例如闪存存储器，具有可以增加的存储容量，尤其是，通过增加存储每存储单元的位数。氮化物可编程只读存储(NROM)单元在每单元可以存储两位，并且是基于在ONO(氧化物-氮化物-氧化物)栅极电介质的氮化物层中的电荷俘获。为了存储每单元的二位，电荷被固定于每个单元的氮化物层的两个区域内以及电荷存储在独立受控的每个区域内。
附图7示出了NROM单元19的示意性的剖面视图。布置在半导体衬底1的顶部的是电荷俘获部件5和由多晶硅层6、硅化钨层7和盖帽氮化物层8组成的栅叠层20。氮化物隔层10形成在电荷俘获部件5和栅叠层20的侧壁。示出存储单元19的漏区12和源区13同样连接它们各自的触点14。存储器中的存储单元19通过浅沟槽隔离(STI)15相互隔离。
多晶硅层6和硅化钨(WSix)层7形成了存储单元19的栅电极26，其通过字线连接来寻址存储单元19。由于硅化钨具有比多晶硅低很多的特定电阻率，因此减少了字线的电阻率。字线的电阻率的减少在具有较长字线的大型高速存储器中是特别重要的。
电荷俘获部件5包括底部氧化物(SiO2)层2、氮化物(Si3N4)层3和顶部氧化物(SiO2)层4，这同样是公知的ONO结构。当通过在字线、漏区12和源区13的触点14上应用适当的偏压来编程存储单元19时，在漏区12和源区13之间产生热电子，该热电子被注入到电子被捕获的氮化物层3。
在硅化钨层7的上面的盖帽氮化物层8被用作硬掩模来蚀刻栅叠层20。为了产生氮化物隔层10，在栅叠层20的侧壁上沉积共形氮化物层，并接着在与半导体衬底1的表面垂直的方向上各向异性蚀刻该氮化物层。氮化物隔层10被用于形成自对准触点14，来接触源区13和漏区12。它们同样被用于掩蔽源区和漏区的注入。
具有从氮化硅(Si3N4)形成的氮化物隔层10的NROM单元19呈弱电特性，例如在循环测试后降低的电荷保留。
发明内容
因此，本发明的一方面提供了一种克服现有技术设备的上述缺点的非易失性半导体存储器。本发明的一方面同样提供了一种制造这种非易失性半导体存储器的方法。
本发明的优选实施例由此提供了一种包括半导体衬底和多个存储单元的非易失性存储器。每个存储单元包括电荷俘获部件、栅叠层、氮化物隔层和电绝缘部件。电荷俘获部件被布置在半导体衬底上，并包括夹在底部氧化物层和顶部氧化物层之间的氮化物层，电荷俘获部件具有两个彼此相对的横向侧壁。栅叠层被布置在电荷俘获部件的顶部，栅叠层具有两个彼此相对的横向侧壁。电绝缘部件被配置在电荷俘获的相对的侧壁上，并覆盖了电荷俘获部件的侧壁。氮化物隔层覆盖了电绝缘部件，其中氮化物隔层被布置在栅叠层的相对的侧壁上和电绝缘部件上。电绝缘部件隔离了氮化物层和氮化物隔层，并提高了存储器的电特性。
优选地，电绝缘部件是共形氧化物层。这样的层可以由基于基于原子团的氧化形成，其同样可以氧化氮化物层。
优选地，在每个存储单元中，氮化物层包括侧壁，其在底部氧化物层和顶部氧化物层的侧壁上呈凹状，由氮化物层的各自的侧壁和由横向延伸出氮化物层的底部氧化物层和顶部氧化物层的部分形成该凹槽。通过在凹槽中生长或沉积氧化物，该凹槽可以用于电绝缘电荷俘获部件和氮化物隔层。
在各自的电荷俘获部件的每个侧壁上，电绝缘部件包括第一氧化物层和第二氧化物层，其表示列举的意思，而不是表示时间顺序的意思。第一氧化物层覆盖了顶部氧化物层的底表面的一部分和顶部氧化物层的侧壁。第二氧化物层覆盖了底部氧化物层的顶表面的一部分和底部氧化物层的侧壁。第一氧化物层和第二氧化物层在凹槽中相互邻接。以这种方式，氮化物层被氧化物层所覆盖，使得不需要基于原子团的氧化处理。
在凹槽中，第一氧化物层具有第一厚度，第二氧化物层具有第二厚度，且其中第一厚度和第二厚度的总和等于在凹槽中的氮化物层的厚度。以这种方式，所有的氮化物层被氧化物层所覆盖。
可选地，电绝缘部件可以是内部隔层。这些隔层被放置在电荷俘获部件和氮化物隔层之间。
优选地，内部隔层由氧化物或氮氧化物之一构成。以这种方式，在电荷俘获部件和氮化物隔层之间提供了电绝缘。
本发明的实施例进一步提供了一种包括半导体衬底和多个存储单元的非易失性半导体存储器。每个存储单元包括电荷俘获部件、栅叠层和氮化物隔层。电荷俘获部件被布置在半导体衬底上，并包括夹在底部氧化物层和顶部氧化物层之间的氮化物层。栅叠层被布置在电荷俘获部件的顶部，栅叠层具有两个彼此相对的横向侧壁。氮化物隔层形成在栅叠层的相对侧壁和顶部氧化物层上，且电荷俘获部件横向延伸出氮化物隔层。以这种方式，顶部氧化物层用作为电绝缘部件并分离电荷俘获部件和氮化物隔层。
优选地，存储单元的栅叠层包括多晶硅层、布置在多晶硅层的顶部上的硅化钨层和布置在硅化钨层的顶部上的盖帽氮化物层。以这种方式，可以增加由多晶硅层和硅化钨层形成的栅电极的电导率。
优选地，存储单元是氮化物只读存储单元。以这种方式，每个存储单元可以存储两位，并增加了存储器的存储容量。
优选地，半导体存储器包括使存储单元相互绝缘的浅沟槽隔离。以这种方式，可以获得非常紧密的隔离，使得进一步增加存储器的存储密度。
本发明的实施例提供了一种制造非易失性半导体存储器的方法，包括以下步骤，提供半导体衬底，在半导体衬底上沉积底部氧化物层，在底部氧化物层上沉积氮化物层，在氮化物层上沉积顶部氧化物层，在氮化物层的顶部沉积至少一个栅电极层，在至少一个栅电极层上沉积盖帽层。接着在第一蚀刻步骤中通过对盖帽层和至少一个栅电极层而形成栅叠层，以形成多个栅电极。在此之后，在第二蚀刻步骤中通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而对电荷俘获部件构图，以暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁。照此，氮化物层的侧壁被转换成电绝缘材料，且在栅叠层和电荷俘获部件的相对侧壁上形成氮化物隔层。将氮化物层的侧壁转换成电绝缘材料，提供了要求隔离电荷俘获部件和氮化物层的绝缘。
优选地，氮化物层的侧壁的转换使用特定氧化处理。这样的特定氧化处理可以是基于原子团或者是湿法氧化处理，其可以氧化氮化物。
进一步提供了一种制造非易失性半导体存储器的方法，包括以下步骤，提供半导体衬底，在半导体衬底上沉积底部氧化物层，在底部氧化物层上沉积氮化物层，在氮化物层上沉积顶部氧化物层，在氮化物层的顶部沉积至少一个栅电极层，在至少一个栅电极层上沉积盖帽层，在第一蚀刻步骤中通过对盖帽层和至少一个栅电极层构图而形成栅叠层，在第二蚀刻步骤中通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而构图电荷俘获部件，由此暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁，执行第三蚀刻步骤以相对于底部氧化物层和顶部氧化物层的侧壁，横向凹进氮化物层的侧壁，使得底部氧化物层的顶表面的一部分和顶部氧化物层的底表面的一部分被暴露出来并形成了凹槽，在底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件，以及在栅叠层的相对侧壁和电绝缘部件上形成氮化物隔层。该凹槽被电绝缘部件填充或覆盖，使得可以获得绝缘而不需要使用基于原子团的氧化处理。
优选地，在第三蚀刻步骤中，形成了在平行于衬底表面的横向方向中的5nm到20nm的凹槽。这样的凹槽是足够深的，以提供了足够的氮化物层和氮化物隔层的电绝缘。
优选使用在乙二醇中溶解的氢氟酸或热磷酸之一来执行第三蚀刻步骤。
优选地，以电绝缘部件覆盖底部氧化物层和顶部氧化物层的侧壁的步骤包括热氧化底部氧化物层和顶部氧化物层的侧壁。热氧化具有产生良好的电绝缘属性的氧化的优点。
优选地，在大约850℃和1150℃之间的温度下执行热氧化。
优选地，热氧化侧壁的步骤包括在顶部氧化物层的底表面上生长第一氧化物层和在底部氧化物层的顶表面上生成第二氧化物层，直至第一氧化物层邻接第二氧化物层且凹槽被第一氧化物层和第二氧化物层填充。以这种方式，氮化物层的侧壁整体上被氧化物所覆盖而不需要氧化该氮化物层。
可选地，在至少一个底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件的步骤包括通过在栅叠层和电荷存储层的侧壁上的低压化学气相沉积，首先沉积氧化物，该沉积的氧化物填充到凹槽内，且然后热氧化至少一个栅电极层来形成热氧化物。通过填充该凹槽，氮化物隔层再次电绝缘氮化物层。
优选地，在通过低压化学气相沉积的沉积氧化物的步骤和热氧化至少一个栅电极层的步骤之间，从栅叠层的侧壁中去除通过低压化学气相沉积而沉积的氧化物，同时在电荷俘获部件的凹槽中保留该氧化物。氧化物的去除允许使用蚀刻漏区和源区的自对准触点的可选的蚀刻处理。
可选地，在至少一个底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件的步骤包括首先热氧化至少一个栅电极层的侧壁以形成氧化物，并接着通过在栅叠层和电荷存储层的侧壁上的低压化学气相沉积，沉积该氧化物，该沉积的氧化物填充凹槽。
优选地，在通过低压化学气相沉积的沉积氧化物的步骤之后，该沉积的氧化物从盖帽层中被去除，同时在电荷俘获部件的凹槽中保留该沉积的氧化物。
优选地，使用湿法蚀刻和反应离子蚀刻之一，从栅叠层中去除该氧化物。
本发明的实施例进一步提供了一种制造非易失性半导体存储器的方法，包括以下步骤，提供半导体衬底，在半导体衬底上沉积底部氧化物层，在底部氧化物层上沉积氮化物层，在氮化物层上沉积顶部氧化物层，在氮化物层的顶部沉积至少一个栅电极层，在至少一个栅电极层上沉积盖帽层，在第一蚀刻步骤中通过对盖帽层和至少一个栅电极层构图而形成栅叠层，在栅叠层的相对侧壁上和在顶部氧化物层上形成氮化物隔层。以这种方式，通过顶部氧化物层的非常简单的方式获得了氮化物层与氮化物隔层的电绝缘。
进一步提供了一种制造非易失性半导体存储器的方法，包括以下步骤，提供半导体衬底，在半导体衬底上沉积底部氧化物层，在底部氧化物层上沉积氮化物层，在氮化物层上沉积顶部氧化物层，在氮化物层的顶部沉积至少一个栅电极层，在至少一个栅电极层上沉积盖帽层，在第一蚀刻步骤中通过对盖帽层和至少一个栅电极层构图而形成栅叠层，在第二蚀刻步骤中通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而构图电荷俘获部件，由此暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁，在电荷存储层和栅叠层的相对侧壁上形成内部隔层，以及在栅叠层的相对侧壁上和在内部隔层上形成氮化物隔层，其中氮化物隔层覆盖了内部隔层。内部隔层再次提供了氮化物层和氮化物隔层的电绝缘。
在以上方法中，优选地通过在顶部氧化物层上沉积多晶硅层和进一步在多晶硅层的顶部沉积硅化钨层而形成栅电极层。
此外，优选的是，沉积盖帽层的步骤包括在硅化钨层的顶部沉积盖帽氮化物层。
可以理解的是，前述大体的说明和随后详细的说明都是示范性的，是希望提供对所要求保护的本发明的进一步的解释。
附图说明
通过非限制性的例子的方式和参考相应的附图，本发明可以更详细地被描述，其中：
附图1a说明了形成了本发明的实施例的叠层层和衬底；
附图1b说明了在执行蚀刻步骤之后形成的栅叠层；
附图1c说明了在执行另一蚀刻步骤之后形成的电荷俘获部件；
附图1d说明了具有内部隔层的本发明的第一实施例；
附图2说明了具有共形氧化物层的本发明的第二实施例；
附图3a说明了通过蚀刻成电荷俘获部件来形成的凹槽；
附图3b和3c说明了在凹槽的表面上生长热氧化物；
附图3d说明了具有热侧壁氧化的本发明的第三实施例；
附图4a说明了通过低压化学气相沉积所填充的凹槽；
附图4b说明了在去除通过低压化学气相沉积的氧化物之后的栅叠层；
附图4c说明了本发明的第四实施例，其中在热侧壁氧化后跟随着低压化学气相沉积；
附图5a说明了部分被热氧化的栅叠层；
附图5b说明了通过低压化学气相沉积填充的凹槽；
附图6说明了本发明的第六实施例，其中顶部氧化物层被用作电绝缘部件；以及
附图7说明了根据现有技术的NROM单元。
以下参考标记的列表可以结合附图使用：
1半导体衬底 17第二氧化物层
2底部氧化物层 18内部隔层
3氮化物层 19存储单元
4顶部氧化物层 20栅叠层
5电荷俘获部件 21电绝缘部件
6多晶硅层 22共形氧化物层
7硅化钨层 23凹槽
8盖帽氮化物层 24电荷俘获部件的侧壁
9热氧化物层 25栅叠层的侧壁
10氮化物隔层 26栅电极层
11沉积的氧化物层 28盖帽层
12漏区 29半导体存储器
13源区 t1第一氧化物层的厚度
14源区/漏区的触点 t2第二氧化物层的厚度
15浅沟槽隔离 t3氮化物层的厚度
16第一氧化物层
具体实施方式
现在开始参考被用于说明本发明的优选实施例的附图。在附图7中示出的存储单元的漏区12、源区13、触点14和浅沟槽隔离(STI)15在说明本发明的优选实施例的附图中被省略。然而，很清楚的是，需要这些和其它的元件来制造存储单元和半导体存储器。同样也没有明确地描述标准的生产过程，例如注入、清洗等步骤。
附图1a到1d示出了制造本发明的第一实施例所需要的步骤。附图1a示出了布置在半导体主体1上的叠层，例如衬底或其它半导体层或区。在半导体衬底1的顶部上形成由底部氧化物(SiO2)层2、氮化物(Si3N4)层3和顶部氧化物(SiO2)层4构成的电荷俘获部件5。多晶硅层6被沉积在电荷俘获部件5上，且硅化钨(WSix)层7形成在多晶硅层6的顶部上。从多晶硅层6和硅化钨层7中形成存储单元的栅电极，且该栅电极是半导体存储器的字线的一部分。硅化钨层7被用来提高字线的电导率。然而，本发明同样可以被应用于不具有硅化钨层7的存储单元。此外，代替硅化钨层7或除硅化钨层7之外，可以使用其它硅化物层(例如，硅化钛、硅化钴、硅化镍)或其它导体。叠层的最顶层是盖帽氮化物层8，其中在优选实施例中是由氮化物(Si3N4)构成的。
附图1b说明了在第一蚀刻步骤中通过对盖帽氮化物层8、硅化钨层7和多晶硅层6构图而形成的栅叠层20。在顶部氧化物层4中停止该第一蚀刻步骤，该顶部氧化物层4作为蚀刻停止。
附图1c说明了在执行构图顶部氧化物层4、氮化物层3和底部氧化物层2的第二蚀刻步骤之后的电荷俘获部件5。典型地，在半导体衬底1上保持的底部氧化物层2的厚度在大约5nm和8nm之间。在蚀刻后的底部氧化物层2的最小厚度不应该低于2nm。如果可以使用合适的处理设备，第一和第二蚀刻步骤可以结合成一个单一步骤。
在附图1c中示出的结构形成了除第六实施例之外的本发明的所有下列实施例的基础，其是基于附图1b中示出的结构的。这些实施例相互不同之处在于氮化物层3与氮化物隔层10是分离的且电绝缘。
附图1d示出了根据本发明的产品的第一实施例。从附图1c中示出的结构开始，内部隔层18的形式的电绝缘部件21在栅叠层20和电荷俘获部件5的侧壁上形成。它们至少覆盖了电荷俘获部件5的侧壁，并且还可以与多晶硅层6、硅化钨层7和盖帽氮化物层8相接触，如附图所示。内部隔层18形成在底部氧化物层2的顶部上，且可以利用标准沉积工艺和随后的各向异性蚀刻步骤而产生。内部隔层18由电绝缘材料构成，例如氧化物或氮氧化物，且具有典型的10nm到20nm的厚度，足以电绝缘氮化物层3和氮化物隔层10的最小厚度是3nm。
氮化物隔层10形成并覆盖在内部隔层18上。内部隔层18还可以通过适当处理的任意组合形成，比如举例，利用基于原子团或伴湿法氧化处理和随后的沉积处理首先氧化侧壁。用于电绝缘氮化物层3和氮化物隔层10而不使用附加的内部隔层18的一种可选择的方法是增加氧化物或氮氧化物元素到氮化物隔层10的材料中。
利用内部隔层18或增加氧化物或氮氧化物元素到氮化物隔层材料中以提高存储单元的电特性，这有几个缺点。首先，当使用内部隔层18，在蚀刻用于漏区和源区的接触的接触孔时，这种隔层的蚀刻选择性被降低。此外，与仅仅由氮化物构成的隔层相比，增加了制造过程的复杂性。这种增加的复杂性产生了在处理中的更多的变化和电参数。现在给出克服这些问题的本发明的另外的
实施例。
现在参考附图2，其示出了本发明的第二实施例。再次从附图1c中所示的结构开始，产生了氧化物层22形式的电绝缘部件21。氧化物层22至少覆盖了电荷俘获部件5的侧壁24，但是还可以覆盖多晶硅层6、硅化钨层7和盖帽氮化物层8的侧壁25，以及覆盖在第二蚀刻步骤中被蚀刻的部分底部氧化物层2。由于使用标准的氧化处理很难氧化氮化硅，因此本发明使用了特定氧化处理来将氮化物层3的侧壁的氮化物转换为氮氧化物。特定氧化处理可以是基于原子团元素的氧化处理，其使用氧原子团代替氧分子并且包括快速热氧化(RTO)处理，例如“原位流产生”(ISSG)。在电荷俘获部件5的侧壁24、多晶硅层6、硅化钨层7和盖帽氮化物层8的侧壁25以及底部氧化物层2被氧化之后，利用盖帽氮化物8作为硬掩模形成氮化物隔层10。与第一实施例相比，由于通过氧化物层22获得了这种绝缘，因此不需要形成内部隔层18或增加氧化物或氮氧化物到内部隔层10来电绝缘电荷俘获部件5和氮化物隔层10。结果，制造过程的复杂性被降低。
附图3a-3d说明了本发明的第三实施例，并示出了根据本发明的实施例的制造产品的步骤。
附图3a中所示的结构再次是根据附图1c中所示的结构的。在第三蚀刻步骤中，氮化物层3的侧壁在两侧都被蚀刻。从底部氧化物层2和顶部氧化物层4的侧壁测量，形成的凹槽23是至少1nm，优选地是5nm到20nm深。第三蚀刻步骤可以包括使用热磷酸(H3PO4)或在乙二醇中溶解的氢氟酸(HF)。在第三蚀刻步骤中，盖帽氮化物层8的侧壁同样可以被蚀刻，如图3a中所示。
在第三蚀刻步骤中的蚀刻氮化物层3的侧壁的原因是标准热氧化或低压化学气相沉积(LPCVD)处理可以被使用以便用氧化物填充凹槽23，该氧化物电绝缘电荷俘获部件5和氮化物隔层10。这里不需要特定的氧化处理，例如在第二实施例中所述的基于原子团元素的氧化。
附图3a中所示的结构形成了以下本发明的第三、第四和第五的基础。
附图3b和3c说明了怎样以标准热氧化处理来使用在第三蚀刻步骤中产生的凹槽23，以电绝缘氮化物层3和氮化物隔层10。
在附图3b中，示出了在附图3a中的电荷俘获部件5的右手侧上形成的凹槽23的放大。通过底部氧化物层2的顶部表面、顶部氧化物层4的底表面和氮化物层3的侧壁来定义凹槽23。利用标准热氧化处理，在顶部氧化物层4的底表面上和在底部氧化物层2的顶表面上分别生成了第一氧化物层16和第二氧化物层17。在凹槽23中，第一氧化物层16的厚度是t1，第二氧化物层17的厚度是t2，氮化物层3的厚度是t3。由于第一氧化物层16和第二氧化物层17在厚度上持续增长，氧化物层16和17最终接触，如附图3c所示。当第一氧化物层16和第二氧化物层17的厚度的总和等于氮化物层3的厚度t3时，典型地是大约7nm，这种情况将会发生。正如附图3c中可以看出的，氧化物层16和17填充了凹槽23，并提供了氮化物层3的电绝缘。
附图3d示出了第一氧化物层16不仅仅覆盖了电荷俘获部件5的侧壁，还覆盖了多晶硅层6和硅化钨层7的侧壁。相似的，第二氧化物层17同样还可以覆盖底部氧化物层2的侧壁和在第二蚀刻步骤中被蚀刻的部分底部氧化物层2。第一氧化物层16和第二氧化物层17优选地在电荷俘获层和栅叠层的侧壁上具有3nm到20nm的厚度，并且通过在850℃和1150℃之间的温度下热氧化而生成。在该热氧化之后用标准隔层技术形成了氮化物隔层10。与第一实施例相比，这里不需要内部隔层18，且不需要增加氧化物或氮氧化物到氮化物隔层10材料中。氮化物隔层10可以由氮化硅组成，其减少了处理步骤的数目，允许了当蚀刻漏区和源区的接触孔时的更高的蚀刻选择性，并减少了处理的不稳定性和电参数的变化。当形成氮化物隔层10时，盖帽氮化物层8保护了栅叠层。存储单元19可以是NROM单元，并通过在它们之间的浅沟槽隔离(STI)而相互隔离。生成完整的半导体存储器所要求的剩余步骤对本领域的技术人员而言是公知的标准工艺。
本发明的第四实施例同样从附图3a所示的结构开始，并在附图4a-4c中说明。在这个实施例中，电荷俘获部件5、多晶硅层6和硅化钨层7的侧壁在第三步骤中被覆盖了电绝缘部件21。在附图4a中说明了第一步骤，其中低压化学气相沉积(LPCVD)处理被用来在电荷俘获部件5、多晶硅层6、硅化钨层7和盖帽氮化物层8的侧壁上，以及在盖帽氮化物层8的顶部上和在第二蚀刻步骤中被蚀刻的部分底部氧化物层2上沉积氧化物层11。凹槽23被填充有沉积的氧化物11。沉积的氧化物层11在5nm到20nm的厚度之间。
利用湿法蚀刻或反应离子蚀刻(RIE)技术，在下一个步骤中去除了沉积的氧化物层11的一部分。附图4b示出了其中仅仅电荷俘获部件5的凹槽23保持填充沉积的氧化物层11的结果。因为很难精确地在在这点上停止蚀刻步骤，所以通常在其它结构上保留沉积的氧化物层11的一个薄层。为了清晰的目的，在附图4b和4c中没有示出这个薄层。
在这个步骤之后，电荷俘获部件5、多晶硅层6和硅化钨层7的侧壁被热氧化，由此生成了附图4c中所示的热氧化物层9。在相同的步骤中，在第二蚀刻步骤中被蚀刻的部分底部氧化物2也被氧化了。在热氧化期间，由LPCVD产生的在沉积的氧化物层11中的缺陷被恢复。热生成的氧化物层9的厚度典型地是3nm到20nm。如在前面的实施例中所述，增加了氮化物隔层10。
第五实施例再次从附图3a中所示的结构开始，并在附图5a和5b中说明。与第四实施例相似，在第三步骤中生成电绝缘部件21。在第一步骤中，多晶硅层6和硅化钨层7的侧壁被热氧化以生成热氧化物层9，如附图5a所示。在同一步骤中，顶部氧化物层4和底部氧化物层2的侧壁，以及在第二蚀刻步骤中被蚀刻的部分底部氧化物层2同样被氧化了。在第二步骤中，利用低压化学气相沉积(LPCVD)工艺来沉积氧化物11以覆盖包括热氧化物层9的所有侧壁。这个步骤在附图5b中进行了说明。氧化物层9和11的厚度与本发明的第四实施例中的厚度相同。沉积的氧化物11填充到凹槽23中，因此使电荷俘获部件5和周围的氮化物隔层10绝缘。在沉积氧化物11之后，利用湿法蚀刻或反应离子蚀刻(RIE)技术，在第三步骤中去除这种氧化物的一部分，使得盖帽氮化物层8没有被氧化物11所覆盖，如附图4c中已经示出的。为了实现该实施例，产生了氮化物隔层10，且执行了完成该单元和该半导体存储器的必要步骤。根据用于蚀刻自对准触点的处理技术，可以省略将沉积的氧化物11从盖帽氮化物层8中去除的步骤。
蚀刻氮化物层3的侧壁以在底部氧化物层2和顶部氧化物层4之间形成凹槽，这不仅具有能够使用标准热氧化或LPCVD处理来生成电绝缘部件21的优点，还增加了氮化物层3和周围氮化物隔层10的距离。这产生了氮化物层3和周围氮化物隔层10的更好的绝缘，并进一步提高了存储单元19的电特性。
在附图6中示出了第六实施例，其是根据附图1b中所示的结构。顶部氧化物层4充当在蚀刻栅叠层时的蚀刻停止。在第一蚀刻步骤之后，保留了至少3nm，且典型地是5nm到8nm的顶部氧化物层4。氮化物层3和底部氧化物层2根本没有被蚀刻。顶部氧化物层4充当电绝缘部件，并将氮化物层3和氮化物隔层10电绝缘。在顶部氧化物层4的保留部分上形成了氮化物隔层10。
对于本领域技术人员而言很明显的是，可以进行本发明的设备和方法的各种修改和变化，而不脱离本发明的范围或精神。鉴于前面的描述，可以看出当前发明覆盖了这个发明提供的修改和变化，由此在随后的权利要求和它们的等同物的范围之内。
Claims (38)
1、一种非易失性半导体存储器，包括：
半导体主体；
布置在半导体主体上的电荷俘获部件，该电荷俘获部件包括夹在底部氧化物层和顶部氧化物层之间的氮化物层，该电荷俘获部件具有彼此相对的两个横向侧壁；
布置在电荷俘获部件上的栅叠层，该栅叠层具有彼此相对的两个横向侧壁；
布置在电荷俘获部件的相对侧壁上并覆盖电荷俘获部件的侧壁的电绝缘部件；以及
覆盖电绝缘部件的氮化物隔层，其中该氮化物隔层被布置在栅叠层的相对侧壁上和电绝缘部件上。
2、根据权利要求1的半导体存储器，其中电绝缘部件包括共形氧化物层。
3、根据权利要求1的半导体存储器，其中氮化物层包括对于底部氧化物层和顶部氧化物层的侧壁为凹进的侧壁，由氮化物层的各自的侧壁和由横向延伸出氮化物层的底部氧化物层和顶部氧化物层的部分形成凹槽。
4、根据权利要求3的半导体存储器，其中在电荷俘获部件的每个侧壁上，电绝缘部件包括第一氧化物层和第二氧化物层，其中：
第一氧化物层覆盖顶部氧化物层的底表面的一部分和顶部氧化物层的侧壁；
第二氧化物层覆盖底部氧化物层的顶表面的一部分和底部氧化物层的侧壁；以及
第一氧化物层和第二氧化物层在凹槽中相互邻接。
5、根据权利要求4的半导体存储器，其中在凹槽中，第一氧化物层具有第一厚度，第二氧化物层具有第二厚度，且其中第一厚度和第二厚度的总和等于在凹槽中的氮化物层的厚度。
6、根据权利要求1的半导体存储器，其中电绝缘部件包括内部隔层。
7、根据权利要求6的半导体存储器，其中内部隔层由氧化物或氮氧化物构成。
8、根据权利要求1的半导体存储器，其中栅叠层包括多晶硅层、布置在多晶硅层上的硅化物层和布置在硅化物层上的盖帽氮化物层。
9、根据权利要求8的半导体存储器，其中硅化物层包括硅化钨层。
10、根据权利要求9的半导体存储器，进一步包括使非易失性存储设备和其它设备绝缘的浅沟槽隔离。
11、一种非易失性半导体存储器，包括：
半导体主体；
布置在半导体主体上的电荷俘获部件，该电荷俘获部件包括夹在底部氧化物层和顶部氧化物层之间的氮化物层；
布置在电荷俘获部件上的栅叠层，该栅叠层具有彼此相对的两个横向侧壁；以及
在栅叠层的相对侧壁上和顶部氧化物层上形成的氮化物隔层，其中电荷俘获部件横向延伸出该氮化物隔层。
12、根据权利要求11的半导体存储器，其中栅叠层包括多晶硅层、布置在多晶硅层上的硅化物层和布置在硅化物层上的盖帽氮化物层。
13、根据权利要求12的半导体存储器，其中硅化物层包括硅化钨层。
14、根据权利要求13的半导体存储器，进一步包括使非易失性半导体存储器和其它设备绝缘的浅沟槽隔离。
15、一种制造非易失性半导体存储器的方法，该方法包括：
提供半导体主体；
在半导体主体上沉积底部氧化物层；
在底部氧化物层上沉积氮化物层；
在氮化物层上沉积顶部氧化物层；
在氮化物层上沉积至少一个栅电极层；
在至少一个栅电极层上沉积盖帽层；
通过对盖帽层和至少一个栅电极层构图而形成栅叠层，由此形成多个栅电极；
通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而构图多个电荷俘获部件，由此暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁，每个电荷俘获部件至少部分地在一个栅叠层之下；
将氮化物层的侧壁转换成电绝缘材料；以及
在栅叠层和电荷俘获部件的相对侧壁上形成氮化物隔层。
16、根据权利要求15的方法，其中转换氮化物层的侧壁包括利用特定氧化处理的氧化。
17、根据权利要求15的方法，其中通过在顶部氧化物层上沉积多晶硅层和在多晶硅层上沉积硅化物层来形成栅电极层。
18、根据权利要求17的方法，其中通过在硅化物层上沉积盖帽氮化物层而形成盖帽层。
19、一种制造非易失性半导体存储器的方法，该方法包括：
提供半导体主体；
在半导体主体的表面上沉积底部氧化物层；
在底部氧化物层上沉积氮化物层；
在氮化物层上沉积顶部氧化物层；
在氮化物层上沉积至少一个栅电极层；
在至少一个栅电极层上沉积盖帽层；
通过对盖帽层和至少一个栅电极层构图而形成栅叠层；
通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而构图电荷俘获部件，由此暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁；
相对于底部氧化物层和顶部氧化物层的侧壁，使氮化物层的侧壁横向凹进，以至于底部氧化物层的顶表面的一部分和顶部氧化物层的底表面的一部分被暴露出来并且形成凹槽；
在底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件；以及
在栅叠层的相对侧壁处和电绝缘部件上形成氮化物隔层。
20、根据权利要求19的方法，其中横向凹进的氮化物层的侧壁包括在平行于半导体主体的表面的横向方向中形成的5nm到20nm的凹槽。
21、根据权利要求19的方法，其中横向凹进的氮化物层的侧壁包括使用在乙二醇中溶解的氢氟酸或热磷酸之一来执行蚀刻。
22、根据权利要求19的方法，其中在底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件包括热氧化底部氧化物层和顶部氧化物层的侧壁。
23、根据权利要求22的方法，其中热氧化包括在大约850℃和1150℃之间的温度下执行热氧化。
24、根据权利要求22的方法，其中热氧化侧壁包括：
在顶部氧化物层的底表面上生长第一氧化物层；以及
在底部氧化物层的顶表面上生长第二氧化物层，直到第一氧化物层邻接第二氧化物层，且凹槽被第一氧化物层和第二氧化物层填充。
25、根据权利要求19的方法，其中在底部氧化物层和顶部氧化物层的侧壁上形成电绝缘部件包括：
通过在栅叠层和电荷俘获部件的侧壁上的低压化学气相沉积，首先沉积氧化物，该沉积的氧化物填充到凹槽中；以及
随后，热氧化至少一个栅电极层来形成热氧化物。
26、根据权利要求25的方法，其中在通过低压化学气相沉积的沉积氧化物的步骤和热氧化至少一个栅电极层的步骤之间，从栅叠层的侧壁中去除了通过低压化学气相沉积而沉积的氧化物，同时在凹槽中保留该氧化物。
27、根据权利要求26的方法，其中使用湿法蚀刻或反应离子蚀刻之一，从栅叠层中去除该氧化物。
28、根据权利要求19的方法，其中在底部氧化物层和顶部氧化物层的至少一个侧壁上形成电绝缘部件包括：
首先热氧化至少一个栅电极层的侧壁以形成氧化物；以及
接着通过在栅叠层和电荷存储层的侧壁上的低压化学气相沉积，沉积该氧化物，该沉积的氧化物填充了凹槽。
29、根据权利要求28的方法，其中在通过低压化学气相沉积而沉积氧化物之后，从盖帽层中去除该沉积的氧化物，同时在凹槽中保留该沉积的氧化物。
30、根据权利要求29的方法，其中使用湿法蚀刻或反应离子蚀刻之一，从盖帽层中去除该氧化物。
31、根据权利要求19的方法，其中通过在顶部氧化物层上沉积多晶硅层和进一步在该多晶硅层上沉积硅化物层而形成至少一个栅电极。
32、根据权利要求31的方法，其中沉积盖帽物层包括在硅化物层上沉积盖帽氮化物层。
33、一种制造非易失性半导体存储器的方法，包括：
提供半导体主体；
在半导体主体上沉积底部氧化物层；
在底部氧化物层上沉积氮化物层；
在氮化物层上沉积顶部氧化物层；
在氮化物层上沉积至少一个栅电极层；
在至少一个栅电极层上沉积盖帽层；
通过对盖帽层和至少一个栅电极层构图而形成栅叠层；以及
在栅叠层的相对侧壁上和在顶部氧化物层上形成氮化物隔层。
34、根据权利要求33的方法，其中通过在顶部氧化物层上沉积多晶硅层和进一步在该多晶硅层上沉积硅化物层而形成至少一个栅电极层。
35、根据权利要求34的方法，其中沉积盖帽物层包括在硅化物层上沉积盖帽氮化物层。
36、一种制造非易失性半导体存储器的方法，包括：
提供半导体主体；
在半导体主体上沉积底部氧化物层；
在底部氧化物层上沉积氮化物层；
在氮化物层上沉积顶部氧化物层；
在氮化物层上沉积至少一个栅电极层；
在至少一个栅电极层上沉积盖帽层；
通过对盖帽层和至少一个栅电极层构图而形成栅叠层；
通过蚀刻顶部氧化物层、氮化物层和底部氧化物层而构图电荷俘获部件，由此暴露出顶部氧化物层、氮化物层和底部氧化物层的侧壁；
在电荷俘获部件和栅叠层的相对侧壁上形成内部隔层；以及
在栅叠层的相对侧壁上和在内部隔层上形成氮化物隔层，其中该氮化物隔层覆盖内部隔层。
37、根据权利要求36的方法，其中通过在顶部氧化物层上沉积多晶硅层和进一步在该多晶硅层上沉积硅化物层而形成至少一个栅电极层。
38、根据权利要求37的方法，其中沉积盖帽物层包括在硅化物层上沉积盖帽氮化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/078647 | 2005-03-11 | ||
| US11/078,647 US7405441B2 (en) | 2005-03-11 | 2005-03-11 | Semiconductor memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1848458A true CN1848458A (zh) | 2006-10-18 |
Family
ID=36971549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100711969A Pending CN1848458A (zh) | 2005-03-11 | 2006-03-10 | 半导体存储器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7405441B2 (zh) |
| CN (1) | CN1848458A (zh) |
| DE (1) | DE102005021118B4 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104137239A (zh) * | 2012-02-28 | 2014-11-05 | 精工爱普生株式会社 | 非易失性半导体存储器以及非易失性半导体存储器的制造方法 |
| CN105870005A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109065445A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 金属栅极结构的制造方法 |
| CN110098125A (zh) * | 2019-04-18 | 2019-08-06 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823713B1 (ko) * | 2006-09-08 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
| JP2008098567A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100786707B1 (ko) * | 2006-12-21 | 2007-12-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
| KR100827450B1 (ko) | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7981745B2 (en) * | 2007-08-30 | 2011-07-19 | Spansion Llc | Sacrificial nitride and gate replacement |
| US7816726B2 (en) * | 2007-12-20 | 2010-10-19 | Promos Technologies Pte. Ltd. | Nonvolatile memories with laterally recessed charge-trapping dielectric |
| US7829929B2 (en) * | 2008-02-19 | 2010-11-09 | Samsung Electronics Co., Ltd. | Non-volatile memory device and non-volatile semiconductor integrated circuit device, including the same |
| KR20090092447A (ko) * | 2008-02-27 | 2009-09-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7902587B2 (en) * | 2008-04-17 | 2011-03-08 | United Microelectronics Corp. | Non-volatile memory cell |
| US20120132984A1 (en) * | 2010-09-09 | 2012-05-31 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same as well as semiconductor memory and method of manufacturing the same |
| US8796754B2 (en) * | 2011-06-22 | 2014-08-05 | Macronix International Co., Ltd. | Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof |
| US8501566B1 (en) * | 2012-09-11 | 2013-08-06 | Nanya Technology Corp. | Method for fabricating a recessed channel access transistor device |
| US8748252B1 (en) | 2012-11-26 | 2014-06-10 | International Business Machines Corporation | Replacement metal gate transistors using bi-layer hardmask |
| US8916432B1 (en) * | 2014-01-21 | 2014-12-23 | Cypress Semiconductor Corporation | Methods to integrate SONOS into CMOS flow |
| US20160172200A1 (en) * | 2014-12-15 | 2016-06-16 | United Microelectronics Corp. | Method for fabricating non-volatile memory device |
| JP2019102520A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW472398B (en) * | 1997-06-27 | 2002-01-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6391756B1 (en) * | 1999-08-31 | 2002-05-21 | Micron Technology, Inc. | Semiconductor processing methods of forming contact openings |
| DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
| US6475857B1 (en) * | 2001-06-21 | 2002-11-05 | Samsung Electronics Co., Ltd. | Method of making a scalable two transistor memory device |
| JP3622200B2 (ja) | 2001-07-02 | 2005-02-23 | ソニー株式会社 | 窒化物半導体の製造方法および半導体素子の製造方法 |
| CN1188909C (zh) | 2002-02-25 | 2005-02-09 | 力旺电子股份有限公司 | 一种非易失性存储单元的编程及擦除方法 |
| US7446371B2 (en) * | 2004-10-21 | 2008-11-04 | Samsung Electronics Co., Ltd. | Non-volatile memory cell structure with charge trapping layers and method of fabricating the same |
| KR100714473B1 (ko) | 2004-10-21 | 2007-05-04 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
-
2005
- 2005-03-11 US US11/078,647 patent/US7405441B2/en not_active Expired - Fee Related
- 2005-05-06 DE DE102005021118A patent/DE102005021118B4/de not_active Expired - Fee Related
-
2006
- 2006-03-10 CN CNA2006100711969A patent/CN1848458A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104137239A (zh) * | 2012-02-28 | 2014-11-05 | 精工爱普生株式会社 | 非易失性半导体存储器以及非易失性半导体存储器的制造方法 |
| CN104137239B (zh) * | 2012-02-28 | 2018-01-12 | 精工爱普生株式会社 | 非易失性半导体存储器以及非易失性半导体存储器的制造方法 |
| CN105870005A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105870005B (zh) * | 2015-01-19 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109065445A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 金属栅极结构的制造方法 |
| CN109065445B (zh) * | 2018-07-13 | 2020-10-09 | 上海华力集成电路制造有限公司 | 金属栅极结构的制造方法 |
| CN110098125A (zh) * | 2019-04-18 | 2019-08-06 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005021118A1 (de) | 2006-10-05 |
| US7405441B2 (en) | 2008-07-29 |
| DE102005021118B4 (de) | 2013-02-28 |
| US20060205148A1 (en) | 2006-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848458A (zh) | 半导体存储器 | |
| US9082659B1 (en) | Methods of forming vertical type semiconductor devices including oxidation target layers | |
| CN1222992C (zh) | 半导体存储器阵列的自对准方法以及由此制造的存储器阵列 | |
| JP5180827B2 (ja) | 溝に横方向第１ゲート及び縦方向第２ゲートを含むスプリットゲート記憶装置 | |
| CN103594473B (zh) | 非易失性存储器件及其制造方法 | |
| KR100908771B1 (ko) | 반도체 장치 | |
| CN101068020A (zh) | 存储单元阵列及其制造方法 | |
| US9640548B2 (en) | Method for fabricating non-volatile memory device | |
| US7442998B2 (en) | Non-volatile memory device | |
| CN1502134A (zh) | 制造内存胞元数组金属位线之方法,制造内存胞元数组之方法及内存胞元数组 | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN101055893A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN107112355A (zh) | 具有金属栅的分裂栅非易失性闪存存储器单元及其制造方法 | |
| US20120256253A1 (en) | Vertical Memory Devices | |
| US8525252B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| US7998810B2 (en) | Methods of forming integrated circuit devices having stacked gate electrodes | |
| CN1663041A (zh) | 氮化物只读存储器记忆胞元配置制造方法 | |
| CN1489215A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1886798A (zh) | 具有交错的局部互连结构的存储单元阵列 | |
| US7166512B2 (en) | Method of fabricating non-volatile memory | |
| KR20180090656A (ko) | 3차원 플래시 메모리 소자의 제조 방법 | |
| CN1294654C (zh) | 自对准双位非易失性存储单元及其制造方法 | |
| JP2011135107A (ja) | 半導体装置 | |
| CN1674288A (zh) | 半导体存储器件及其制造方法 | |
| WO2023163734A1 (en) | Memory device including mixed oxide charge trapping materials and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |