DE102005021118B4

DE102005021118B4 - Nichtflüchtige Halbleiterspeicher und Verfahren zur Herstellung solcher Speicher

Info

Publication number: DE102005021118B4
Application number: DE102005021118A
Authority: DE
Inventors: Dr. Deppe Joachim; Dr. Sachse Jens-Uwe; Dr. Kleint Christoph Andreas; Dr. Ludwig Christoph; Dr. Wein Günter; Mathias Krause
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2005-03-11
Filing date: 2005-05-06
Publication date: 2013-02-28
Anticipated expiration: 2025-05-07
Also published as: US20060205148A1; CN1848458A; DE102005021118A1; US7405441B2

Abstract

Nichtflüchtiger Halbleiterspeicher (30), umfassend ein Halbleitersubstrat (1) und eine Vielzahl von Speicherzellen (19), wobei jede Speicherzelle (19) ein Ladungsspeicherelement (5), einen Gate-Stapel (20), Nitrid-Abstandhalter (10) und elektrisch isolierende Elemente (21) umfasst, wobei in jeder der Speicherzellen (19):
– das Ladungsspeicherelement (5) auf dem Halbleitersubstrat (1) angeordnet ist und eine Nitridschicht (3) umfasst, die zwischen einer unteren Oxidschicht (2) und einer oberen Oxidschicht (4) eingebettet ist, wobei das Ladungsspeicherelement (5) zwei Seitenwände (24) aufweist, die einander gegenüberliegen,
– der Gate-Stapel (20) auf dem Ladungsspeicherelement (5) angeordnet ist und zwei Seitenwände (25) aufweist, die einander gegenüberliegen,
– die elektrisch isolierenden Elemente (21) an gegenüberliegenden Seitenwänden (24) des Ladungsspeicherelements (5) angeordnet sind und die Seitenwände (24) des Ladungsspeicherelements (5) bedecken, und
– die Nitrid-Abstandhalter (10) die elektrisch isolierenden Elemente (21) vollständig bedecken, wobei die Nitrid-Abstandhalter (10) auf gegenüberliegenden Seitenwänden (25) des Gate-Stapels (20) und auf den elektrisch isolierenden Elementen...

Description

Die vorliegende Erfindung betrifft nichtflüchtige Halbleiterspeicher und Verfahren zur Herstellung solcher Speicher.
Die Speicherkapazität von integrierten Halbleiterspeichern wie z. B. Flash-Memorys, kann unter anderem durch Erhöhen der Anzahl von Bits, die in einer Speicherzelle gespeichert werden, vergrößert werden. Programmierbare Nitrid-Festwertspeicher(NROM)-Zellen können zwei Bits in jeder Speicherzelle speichern und basieren auf Ladungseinfang in einer Nitridschicht eines ONO(Oxid-Nitrid-Oxid)-Gate-Dielektrikums. Um zwei Bits pro Zelle zu speichern, wird Ladung in zwei Zonen der Nitridschicht jeder Zelle angeordnet. Die in jeder Zone gespeicherten Ladungen können unabhängig voneinander beeinflusst werden.
7 zeigt eine schematische Querschnittsansicht einer NROM-Zelle 19. Auf einem Halbleitersubstrat 1 ist ein Ladungsspeicherelement 5 und ein Gate-Stapel 20 angeordnet, der aus einer Polysiliciumschicht 6, einer Wolframsilicidschicht 7 und einer Nitrid-Deckschicht 8 gebildet ist. Nitrid-Abstandhalter 10 werden auf beiden Seitenwänden des Ladungsspeicherelements 5 und des Gate-Stapels 20 gebildet. Weiter sind ein Drain-Gebiet 12 und ein Source-Gebiet 13 der Speicherzelle 19, zusammen mit den entsprechenden Kontakten 14 gezeigt. In einem Speicher sind die Speicherzellen 19 durch flache Grabenisolierungen (Shallow Trench Isolations, STI) 15 voneinander isoliert.
Die Polysiliciumschicht 6 und die Wolframsilicid(WSi_x)-Schicht 7 bilden die Gateelektrode der Speicherzelle 19, welche über die Wortleitung zum Ansteuern der Speicherzelle 19 angeschlossen ist. Da Wolframsilicid einen deutlich geringeren spezifischen elektrischen Widerstand aufweist als Polysilicium, wird so der elektrische Widerstand der Wortleitungen verringert, was insbesondere bei großen Hochgeschwindigkeitsspeichern mit langen Wortleitungen wichtig ist.
Das Ladungsspeicherelement 5 besteht aus einer unteren Oxid(SiO₂)-Schicht 2, einer Nitrid(Si₃N₄)-Schicht 3 und einer oberen Oxid(SiO₂)-Schicht 4 und wird auch als ONO-Struktur bezeichnet. Beim Programmieren einer Speicherzelle 19 durch Anlegen von geeigneten Vorspannungen an die Wortleitung und die Kontakte 14 des Drain-Gebiets 12 und des Source-Gebiets 13, werden heiße Elektronen zwischen dem Drain- 12 und dem Source-Gebiet 13 erzeugt und in die Nitridschicht 3 injiziert, wo sie gespeichert werden.
Die Nitrid-Deckschicht 8 auf der Wolframsilicidschicht 7 wird als Hartmaske zum Ätzen des Gate-Stapels 20 verwendet. Zum Erzeugen der Nitrid-Abstandhalter 10 wird eine konforme Nitridschicht auf die Seitenwände des Gate-Stapels 20 aufgebracht und anisotrop in eine zur Oberfläche des Halbleitersubstrates 1 senkrechte Richtung geätzt. Die Nitrid-Abstandhalter 10 werden zum Bilden selbstausgerichteter Kontakte 14 zum Kontaktieren der Source-Gebiete 13 und der Drain-Gebiete 12 verwendet. Sie werden auch zum Maskieren der Source- und Drainimplantatgebiete eingesetzt.
NROM-Zellen 19 mit Nitrid-Abstandhaltern 10, die aus Siliciumnitrid (Si₃N₄) hergestellt sind, zeigen nach zyklischen Tests schlechte elektrische Eigenschaften wie z. B. eine verringerte Ladungsretention.
US 6 335 554 B1 betrifft einen nichtflüchtigen Halbleiterspeicher, der zum Speichern einer Mehrzahl von Bits geeignet ist, und insbesondere eine Halbleiterstruktur, bei der nichtflüchtige und flüchtige Speicherelemente auf demselben Chip gemeinsam angeordnet sind.
US 6 686 242 B2 betrifft ein Verfahren zum Herstellen von Bitleitungen in einem Speicherarray, bei dem Einschnitte für Bitleitungen im Bereich von Source- oder Drain-Implantationen erzeugt werden, die bis an einen Speicher-Schichtstapel heranreichen. Metallische Bitleitungen werden dabei von den Gatebereichen durch isolierende Abstandsschichten getrennt.
Aufgabe der Erfindung ist es daher, nichtflüchtige Halbleiterspeicher und Verfahren zu ihrer Herstellung bereitzustellen, bei denen die elektrischen Eigenschaften von nichtflüchtigen Speicherzellen verbessert sind. Insbesondere soll dabei eine ladungsspeichernde Nitridschicht bestmöglich gegenüber einem Nitrid-Abstandshalter elektrisch isoliert werden.
Die Erfindung stellt daher einen nichtflüchtigen Halbleiterspeicher gemäß Anspruch 1 bereit, der ein Halbleitersubstrat und eine Vielzahl von Speicherzellen umfasst. Jede Speicherzelle umfasst ein Ladungsspeicherelement, einen Gate-Stapel, Nitrid-Abstandhalter und elektrisch isolierende Elemente. Das Ladungsspeicherelement ist auf dem Halbleitersubstrat angeordnet und umfasst eine Nitridschicht, die zwischen einer unteren Oxidschicht und einer oberen Oxidschicht eingebettet ist, wobei das Ladungsspeicherelement zwei einander gegenüberliegende Seitenwände aufweist. Der Gate-Stapel ist auf dem Ladungsspeicherelement angeordnet und weist zwei einander gegenüberliegende Seitenwände auf. Die elektrisch isolierenden Elemente sind an gegenüberliegenden Seitenwänden des Ladungsspeicherelements angeordnet und bedecken die Seitenwände des Ladungsspeicherelements. Die Nitrid-Abstandhalter bedecken die elektrisch isolierenden Elemente vollständig, wobei die Nitrid-Abstandhalter auf gegenüberliegenden Seitenwänden des Gate-Stapels und auf den elektrisch isolierenden Elementen angeordnet sind. Die elektrisch isolierenden Elemente isolieren die Nitridschicht von dem Nitrid-Abstandhalter und verbessern die elektrischen Eigenschaften des Speichers.
Bevorzugterweise sind die elektrisch isolierenden Elemente konforme Oxidschichten. Derartige Schichten können durch eine auf einem radikalen Element basierende Oxidation gebildet werden, welches auch Nitridschichten oxidieren kann.
Alternativ können die elektrisch isolierenden Elemente innere Abstandhalter sein. Diese Abstandhalter sind zwischen dem Ladungsspeicherelement und den Nitrid-Abstandhaltern angeordnet.
Bevorzugterweise sind die inneren Abstandhalter entweder aus einem Oxid oder aus einem Oxynitrid hergestellt. Auf diese Weise wird eine elektrische Isolierung zwischen dem Ladungsspeicherelement und den Nitrid-Abstandhaltern erreicht.
Die Erfindung stellt ferner einen nichtflüchtigen Halbleiterspeicher gemäß Anspruch 5 bereit. Dabei ist unter anderem vorgesehen, dass die Nitridschicht in jeder Speicherzelle Seitenwände umfasst, die bezüglich der Seitenwände der unteren Oxidschicht und der oberen Oxidschicht ausgenommen sind, wobei eine Ausnehmung durch die entsprechende Seitenwand der Nitridschicht gebildet wird und durch die Teile der unteren Oxidschicht und der oberen Oxidschicht, die sich seitlich über die Nitridschicht hinaus erstrecken. Durch Aufwachsen oder Aufbringen von Oxiden innerhalb der Ausnehmung, kann die Ausnehmung dafür benutzt werden, das Ladungsspeicherelement elektrisch von dem Nitrid-Abstandhalter zu isolieren. Außerdem ist dabei vorgesehen, dass die elektrisch isolierenden Elemente in den Ausnehmungen an den gegenüberliegenden Seitenwänden des Ladungsspeicherelements angeordnet sind und die Seitenwände der Nitridschicht bedecken.
Die elektrisch isolierenden Elemente umfassen auf jeder Seitenwand des entsprechenden Ladungsspeicherelementes eine erste Oxidschicht und eine zweite Oxidschicht, gemeint im Sinne einer Aufzählung und nicht im Sinne einer zeitlichen Abfolge. Die erste Oxidschicht bedeckt einen Teil einer unteren Fläche der oberen Oxidschicht und eine Seitenwand der oberen Oxidschicht. Die zweite Oxidschicht bedeckt einen Teil einer oberen Fläche der unteren Oxidschicht und eine Seitenwand der unteren Oxidschicht. Die erste Oxidschicht und die zweite Oxidschicht grenzen in der Ausnehmung aneinander an. Auf diese Weise wird die Nitridschicht mit Oxidschichten bedeckt, so dass kein auf Radikalen basierendes Oxidationsverfahren erforderlich ist.
In der Ausnehmung hat die erste Oxidschicht eine erste Dicke, und die zweite Oxidschicht eine zweite Dicke, wobei die Summe der ersten Dicke und der zweiten Dicke gleich einer Dicke der Nitridschicht in der Ausnehmung ist. Auf diese Weise ist die gesamte Nitridschicht mit Oxidschichten bedeckt.
Die Erfindung stellt ein Verfahren gemäß Anspruch 11 zum Herstellen eines nichtflüchtigen Halbleiterspeichers bereit, umfassend die Schritte des Bereitstellens eines Halbleitersubstrats, des Aufbringens einer unteren Oxidschicht auf das Halbleitersubstrat, des Aufbringens einer Nitridschicht auf die untere Oxidschicht, des Aufbringens einer oberen Oxidschicht auf die Nitridschicht, des Aufbringens mindestens einer Gateelektrodenschicht auf die Nitridschicht, des Aufbringens einer Deckschicht auf die mindestens eine Gateelektrodenschicht. In einem ersten Ätzschritt werden Gate-Stapel durch Gestalten der Deckschicht und der mindestens einen Gateelektrodenschicht gebildet, um eine Vielzahl von Gateelektroden zu formen. Anschließend wird in einem zweiten Ätzschritt ein Ladungsspeicherelement durch Ätzen der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht geformt, um Seitenwände der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht freizulegen. Hierauf folgend werden die Seitenwände der Nitridschicht in ein elektrisch isolierendes Material umgewandelt, und Nitrid-Abstandhalter an gegenüberliegenden Seitenwänden des Gate-Stapels und des Ladungsspeicherelements gebildet. Das Umwandeln der Seitenwände der Nitridschicht in elektrisch isolierendes Material liefert die Isolierung, die erforderlich ist, um das Ladungsspeicherelement von der Nitridschicht zu isolieren.
Bevorzugterweise umfasst der Schritt des Umwandelns der Seitenwände der Nitridschicht die Anwendung spezieller Oxidationsverfahren. Ein solches spezielles Oxidationsverfahren kann auf Radikalen basieren oder ein Nass-Oxidationsverfahren sein, welches Nitrid oxidieren kann.
Es wird des Weiteren ein Verfahren gemäß Anspruch 15 zum Herstellen eines nichtflüchtigen Halbleiterspeichers bereitgestellt, umfassend die Schritte des Bereitstellens eines Halbleitersubstrats, des Aufbringens einer unteren Oxidschicht auf das Halbleitersubstrat, des Aufbringens einer Nitridschicht auf die untere Oxidschicht, des Aufbringens einer oberen Oxidschicht auf die Nitridschicht, des Aufbringens mindestens einer Gateelektrodenschicht auf die Nitridschicht, des Aufbringens einer Deckschicht auf die mindestens eine Gateelektrodenschicht, des Bildens von Gate-Stapeln durch gestalten der Deckschicht und der mindestens einen Gateelektrodenschicht in einem ersten Ätzschritt, des Formens eines Ladungsspeicherelements in einem zweiten Ätzschritt durch Ätzen der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht, wodurch Seitenwände der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht freigelegt werden, des Durchführens eines dritten Ätzschrittes, wodurch die Seitenwände der Nitridschicht bezüglich der Seitenwände der unteren Oxidschicht und der oberen Oxidschicht seitlich ausgenommen werden, derart, dass Teile einer oberen Fläche der unteren Oxidschicht und Teile einer unteren Fläche der oberen Oxidschicht freigelegt werden und eine Ausnehmung gebildet wird, des Auffüllens der Ausnehmung durch Aufdampfen oder Anwachsen wenigstens einer Oxidschicht, wobei die wenigstens eine Oxidschicht elektrisch isolierende Elemente in den Aussparungen bildet, und des Bildens von Nitrid-Abstandhaltern an gegenüberliegenden Seitenwänden des Gate-Stapels und auf den elektrisch isolierenden Elementen. Die Ausnehmung wird mit elektrisch isolierenden Elementen gefüllt oder bedeckt, so dass eine Isolierung erreicht werden kann, ohne dass man ein auf Radikalen basierendes Oxidationsverfahren anwenden muss.
Bevorzugterweise wird in dem dritten Ätzschritt eine Ausnehmung von 5 mm bis 20 mm in seitlicher Richtung parallel zur Oberfläche des Substrates gebildet. Eine solche Ausnehmung ist tief genug, um für eine ausreichende elektrische Isolierung der Nitridschicht von dem Nitrid-Abstandhalter zu sorgen.
Bevorzugterweise wird der dritte Ätzschritt unter Verwendung von in Ethylenglykol gelöster Fluorwasserstoffsäure oder von heißer Phosphorsäure durchgeführt.
Bevorzugterweise umfasst der Schritt des Bedeckens der Seitenwände der unteren Oxidschicht und der oberen Oxidschicht mit elektrisch isolierenden Elementen das thermische Oxidieren der Seitenwände der unteren Oxidschicht und der oberen Oxidschicht. Thermische Oxidation hat den Vorteil, dass sie zu Oxiden mit guten elektrischen Isolierungseigenschaften führt.
Bevorzugterweise wird die thermische Oxidation bei einer Temperatur zwischen 850°C und 1150°C durchgeführt.
Bevorzugterweise umfasst der Schritt des thermischen Oxidierens der Seitenwände das Aufwachsen einer ersten Oxidschicht auf die untere Fläche der oberen Oxidschicht und das Aufwachsen einer zweiten Oxidschicht auf die obere Fläche der unteren Oxidschicht, bis die erste Oxidschicht auf die zweite Oxidschicht trifft und die Ausnehmung mit der ersten Oxidschicht und mit der zweiten Oxidschicht gefüllt wird. Auf diese Weise werden die Seitenwände der Nitridschicht vollständig mit Oxid bedeckt, ohne dass man die Nitridschicht oxidieren muss.
Alternativ umfasst der Schritt des Bildens elektrisch isolierender Elemente auf mindestens den Seitenwänden der unteren Oxidschicht und der oberen Oxidschicht zunächst das Aufbringen eines Oxids durch chemische Aufdampfung mit Niederdruck (LPCVD) auf den Seitenwänden des Gate-Stapels und der ladungsspeichernden Schicht, wobei das aufgebrachte Oxid die Ausnehmung ausfüllt, und danach das thermische Oxidieren der mindestens einen Gateelektrodenschicht, um ein thermisches Oxid zu bilden. Durch das Ausfüllen der Ausnehmung wird die Nitridschicht wiederum elektrisch von dem Nitrid-Abstandhalter isoliert.
Bevorzugterweise wird zwischen dem Schritt des Aufbringens eines Oxids durch chemische Aufdampfung mit Niederdruck (LPCVD) und dem Schritt des thermischen Oxidierens der mindestens einen Gateelektrodenschicht das Oxid, das durch chemische Aufdampfung mit Niederdruck aufgebracht wurde, von den Seitenwänden des Gate-Stapels entfernt, während das Oxid in den Ausnehmungen des Ladungsspeicherelements belassen wird. Die Entfernung des Oxids erlaubt die Anwendung alternativer Ätzverfahren zum Ätzen der selbstausgerichteten Kontakte der Drain- und Source-Gebiete.
Alternativ umfasst der Schritt des Bildens elektrisch isolierender Elemente auf mindestens den Seitenwänden der unteren Oxidschicht und der oberen Oxidschicht zuerst das thermische Oxidieren der Seitenwände der mindestens einen Gateelektrodenschicht, um ein Oxid zu bilden, und dann das Aufbringen eines Oxids auf die Seitenwände des Gate-Stapels und der ladungsspeichernden Schicht durch chemische Aufdampfung mit Niederdruck (LPCVD), wobei das aufgebrachte Oxid die Ausnehmung füllt.
Bevorzugterweise wird nach dem Schritt des Aufbringens eines Oxides durch chemische Aufdampfung mit Niederdruck das aufgebrachte Oxid von der Deckschicht entfernt, während das aufgebrachte Oxid in den Ausnehmungen des Ladungsspeicherelements belassen wird.
Bevorzugterweise wird das Oxid vom Gate-Stapel unter Anwendung von Nass-Ätzen oder Plasmaätzen (RIE) entfernt.
Es wird des Weiteren ein Verfahren gemäß Anspruch 29 zum Herstellen eines nichtflüchtigen Halbleiterspeichers bereitgestellt, umfassend die Schritte des Bereitstellens eines Halbleitersubstrats, des Aufbringens einer unteren Oxidschicht auf das Halbleitersubstrat, des Aufbringens einer Nitridschicht auf die untere Oxidschicht, des Aufbringens einer oberen Oxidschicht auf die Nitridschicht, des Aufbringens mindestens einer Gateelektrodenschicht auf die Nitridschicht, des Aufbringens einer Deckschicht auf die mindestens eine Gateelektrodenschicht, des Bildens von Gate-Stapeln durch Gestalten der Deckschicht und der mindestens einen Gateelektrodenschicht in einem ersten Ätzschritt, des Formens eines Ladungsspeicherelements in einem zweiten Ätzschritt durch Ätzen der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht, wodurch Seitenwände der oberen Oxidschicht, der Nitridschicht und der unteren Oxidschicht freigelegt werden, des Bildens innerer Abstandhalter an gegenüberliegenden Seitenwänden der ladungsspeichernden Schicht und des Gate-Stapels und des Bildens von Nitrid-Abstandhaltern an gegenüberliegenden Seitenwänden des Gate-Stapels und auf den inneren Abstandhaltern, wo die Nitrid-Abstandhalter die inneren Abstandhalter vollständig bedecken. Die inneren Abstandhalter sorgen wiederum für eine elektrische Isolierung der Nitridschicht von den Nitrid-Abstandhaltern.
In den obigen Verfahren wird die Gateelektrodenschicht vorzugsweise durch Aufbringen einer Polysiliciumschicht auf die obere Oxidschicht und weiteres Aufbringen einer Wolframsilicidschicht auf die Polysiliciumschicht gebildet.
Des Weiteren wird bevorzugt, dass der Schritt des Aufbringens einer Deckschicht das Aufbringen einer Nitrid-Deckschicht auf die Wolframsilicidschicht umfasst.
Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung beispielhaft sind und eine weitere Erläuterung der beanspruchten Erfindung geben sollen.
Die Erfindung wird nun anhand von nicht einschränkenden Beispielen mit Bezug auf die Figuren ausführlicher beschrieben:
1a stellt ein Substrat und einen Stapel von Schichten dar, aus denen die Ausführungsformen der Erfindung gebildet werden,
1b stellt einen Gate-Stapel dar, der nach Durchführung eines Ätzschrittes gebildet wurde,
1c stellt ein Ladungsspeicherelement dar, das nach Durchführung eines weiteren Ätzschrittes gebildet wurde,
1d stellt eine erste Ausführungsform der Erfindung mit inneren Abstandhaltern dar,
2 stellt ein denkbares, zur Erfindung alternatives Ladungsspeicherelement mit konformen Oxidschichten dar,
3a stellt eine Ausnehmung dar, die durch Ätzen des Ladungsspeicherelements gebildet wurde,
3b, 3c stellen das Aufwachsen von thermischen Oxids auf den Oberflächen der Ausnehmung dar,
3d stellt eine weitere Ausführungsform der Erfindung mit thermischer Seitenwandoxidation dar,
4a stellt eine Ausnehmung dar, die durch chemische Aufdampfung mit Niederdruck ausgefüllt ist,
4b stellt den Gate-Stapel nach der Entfernung von Oxid dar, das durch chemische Aufdampfung mit Niederdruck aufgebracht wurde,
4c stellt noch eine weitere Ausführungsform der Erfindung dar, in welcher eine chemische Aufdampfung mit Niederdruck von einer thermischer Seitenwandoxidation gefolgt wird,
5a stellt einen Gate-Stapel dar, mit thermisch oxidierten Teilen,
5b stellt eine Ausnehmung dar, die durch chemische Aufdampfung mit Niederdruck ausgefüllt ist,
6 stellt eine denkbare, zur Erfindung alternative Ausführung eines Ladungsspeicherelements dar, bei der die obere Oxidschicht als elektrisch isolierendes Element benutzt wird, und
7 stellt eine NROM-Zelle gemäß dem Stand der Technik dar.
Es wird nun Bezug auf die Figuren genommen, um die bevorzugten Ausführungsformen der Erfindung darzustellen. Das Drain-Gebiet 12, das Source-Gebiet 13, die Kontakte 14 und die flachen Grabenisolierungen (STI) 15 der Speicherzellen, die in 7 gezeigt werden, sind in den Figuren, die die bevorzugten Ausführungsformen der Erfindung darstellen, ausgelassen. Es ist jedoch offensichtlich, dass diese und weitere Elemente benötigt werden, um eine Speicherzelle und einen Halbleiterspeicher zu erzeugen. Standardverfahren wie die Schritte der Implantation, des Reinigens usw. werden auch nicht ausdrücklich beschrieben.
1a bis 1d zeigen Schritte, die zum Herstellen einer ersten Ausführungsform der Erfindung benötigt werden. 1a zeigt einen Stapel von Schichten, die auf einem Halbleitersubstrat 1 angeordnet sind. Ein Ladungsspeicherelement 5, welches aus einer unteren Oxid(SiO₂)-Schicht 2, einer Nitrid(Si₃N₄)-Schicht 3 und einer oberen Oxid(SiO₂)-Schicht 4 aufgebaut ist, wird auf dem Halbleitersubstrat 1 gebildet. Eine Polysiliciumschicht 6 wird auf das Ladungsspeicherelement 5 aufgebracht, und eine Wolframsilicid(WSi_x)-Schicht 7 wird auf der Polysiliciumschicht 6 gebildet. Die Gateelektrode der Speicherzelle wird aus der Polysiliciumschicht 6 und der Wolframsilicidschicht 7 gebildet und ist Teil einer Wortleitung des Halbleiterspeichers. Die Wolframsilicidschicht 7 wird verwendet, um die Leitfähigkeit der Wortleitung zu erhöhen. Die Erfindung kann jedoch auch auf Speicherzellen ohne eine Wolframsilicidschicht 7 angewendet werden. Die oberste Schicht des Stapels ist eine Nitrid-Deckschicht 8, die aus Nitrid (Si₃N₄) hergestellt ist.
1b stellt einen Gate-Stapel 20 dar, welcher durch Gestalten der Nitrid-Deckschicht 8, der Wolframsilicidschicht 7 und der Polysiliciumschicht 6 in einem ersten Ätzschritt gebildet wird. Der erste Ätzschritt hört in der oberen Oxidschicht 4 auf, welche als Ätzstopp fungiert.
1c stellt das Ladungsspeicherelement 5 nach dem Durchführen eines zweiten Ätzschrittes dar, in welchem die obere Oxidschicht 4, die Nitridschicht 3 und die untere Oxidschicht 2 gestaltet werden. Typischerweise beträgt die Dicke der auf dem Halbleitersubstrat 1 belassenen unteren Oxidschicht 2 zwischen 5 nm und 8 nm. Die minimale Dicke der unteren Oxidschicht 2 sollte nach dem Ätzen nicht weniger als 2 nm betragen. Der erste und der zweite Ätzschritt können in einem Schritt ausgeführt werden, wenn geeignete Anlagen zur Verfügung stehen.
Der in 1c gezeigte Aufbau bildet die Basis für alle folgenden Ausführungsformen der Erfindung. Die Ausführungsformen unterscheiden sich voneinander in der Weise, wie die Nitridschicht 3 von den Nitrid-Abstandhaltern 10 getrennt und elektrisch isoliert ist.
1d zeigt eine erste Ausführungsform gemäß der Erfindung. Beginnend mit dem in 1c gezeigten Aufbau werden elektrisch isolierende Elemente 21 in Form innerer Abstandhalter 18 auf den Seitenwänden des Gate-Stapels 20 und des Ladungsspeicherelements 5 gebildet. Sie bedecken mindestens die Seitenwände des Ladungsspeicherelements 5 und können sich auch, wie in der Figur gezeigt, in Kontakt mit den Seitenwänden der Polysiliciumschicht 6, der Wolframsilicidschicht 7 und der Nitrid-Deckschicht 8 befinden. Die inneren Abstandhalter 18 werden auf der unteren Oxidschicht 2 gebildet und können durch Anwendung eines Standard-Abscheidungsverfahrens, gefolgt von einem anisotropen Ätzschritt erzeugt werden. Die inneren Abstandhalter 18 sind aus elektrisch isolierendem Material wie z. B. Oxid oder Oxynitrid hergestellt und haben eine Dicke von typischerweise 10 nm bis 20 nm, wobei die minimale Dicke für eine ausreichende elektrische Isolation der Nitridschicht 3 von dem Nitrid-Abstandhalter 10 3 nm beträgt. Die Nitrid-Abstandhalter 10 werden auf den inneren Abstandhaltern 18 gebildet und bedecken diese. Die inneren Abstandhalter 18 können auch durch jede Kombination geeigneter Verfahren gebildet werden, wie zum Beispiel zunächst Oxidieren der Seitenwände unter Anwendung eines auf Radikalen basierenden oder Nass-Oxidationsverfahrens, gefolgt von einem Abscheideverfahren. Ein alternatives Verfahren zum elektrischen Isolieren der Nitridschicht 5 von den Nitrid-Abstandhaltern 10, das ohne zusätzliche innere Abstandhalter 18 auskommt, besteht darin dem Material der Nitrid-Abstandhalter 10 Oxid- oder Oxynitridelemente hinzuzufügen.
Das Verwenden innerer Abstandhalter 18 oder das Hinzufügen von Oxid- oder Oxynitridelementen zu dem Nitrid-Abstandhalter-Material, um die elektrischen Eigenschaften der Speicherzelle zu verbessern, weist einige Nachteile auf. Bei Verwendung von inneren Abstandhaltern 18, wird beim Ätzen der Kontaktbohrungen für die Kontakte der Drain- und Source-Gebiete die Ätzselektivität dieser Abstandhalter reduziert. Des Weiteren erhöht sich, verglichen mit dem eines Abstandhalters der nur aus Nitrid hergestellt ist, die Komplexität des Herstellungsverfahrens. Die erhöhte Komplexität führt zu größeren Variationen im Verfahren und in den elektrischen Parametern. Weitere Ausführungsformen der Erfindung, die diese Probleme überwinden, werden nun vorgestellt.
2 zeigt ein zur Erfindung alternatives, denkbares Ladungsspeicherelement. Zu seiner Herstellung würde man, wiederum beginnend mit dem in 1c gezeigten Aufbau, ein elektrisch isolierendes Element 21 in Form einer Oxidschicht 22 erzeugen. Die Oxidschicht 22 bedeckt mindestens die Seitenwände 24 des Ladungsspeicherelements 5, kann aber auch die Seitenwände 25 der Polysiliciumschicht 6, der Wolframsilicidschicht 7 und der Nitrid-Deckschicht 8 bedecken, ebenso wie den Teil der unteren Oxidschicht 2, der im zweiten Ätzschritt geätzt wurde. Da Siliciumnitrid mit Standard-Oxidationsverfahren extrem schwierig zu oxidieren ist, müsste ein spezielles Oxidationsverfahren angewandt werden, um das Nitrid der Seitenwände der Nitridschicht 3 in Oxynitrid umzuwandeln. Das spezielle Oxidationsverfahren kann ein auf einem radikalen Element basierendes Oxidationsverfahren sein, welches Sauerstoffradikale an Stelle von Sauerstoffmolekülen verwendet und Verfahren schneller thermischer Oxidation (Rapid Thermal Oxidization, RTO) wie z. B. In-Situ-Dampferzeugung („In Situ Steam Generation”, ISSG) umfasst. Nach der Oxidation der Seitenwände 24 des Ladungsspeicherelements 5, der Seitenwände 25 der Polysiliciumschicht 6, der Wolframsilicidschicht 7 und der Nitrid-Deckschicht 8, ebenso wie der unteren Oxidschicht 2, wird ein Nitrid-Abstandhalter 10 unter Verwendung der Nitrid-Deckschicht 8 als Hartmaske gebildet. Im Unterschied zu der Erfindung, siehe die erste Ausführungsform, wäre es nicht erforderlich, dass ein innerer Abstandhalter 18 gebildet wird oder Oxide oder Oxynitride dem Nitrid-Abstandhalter 10 hinzugefügt werden, um das Ladungsspeicherelement 5 von dem Nitrid-Abstandhalter 10 elektrisch zu isolieren, da diese Isolierung durch die Oxidschicht 22 erreicht wird. Jedoch entsteht dabei kein Halbleiterspeicher mit einem Ladungsspeicherelement, dessen elektrisch isolierenden Elemente durch die Nitrid-Abstandhalter vollständig bedeckt wären, wie es erfindungsgemäß vorgesehen ist.
3a bis 3d stellen eine weitere Ausführungsform der Erfindung dar und zeigen Schritte zur Herstellung dieser Ausführungsform.
Der Aufbau, der in 3a gezeigt wird, basiert wiederum auf dem Aufbau, der in 1c gezeigt wird. In einem dritten Ätzschritt werden die Seitenwände der Nitridschicht 3 auf beiden Seiten geätzt. Die Ausnehmungen 23, die gebildet werden, sind mindestens 1 nm, vorzugsweise 5 nm bis 20 nm, tief, gemessen von den Seitenwänden der unteren Oxidschicht 2 und der oberen Oxidschicht 4. Der dritte Ätzschritt kann die Verwendung heißer Phosphorsäure (H₃PO₄) oder in Ethylenglykol gelöster Fluorwasserstoffsäure (HF) beinhalten. Im dritten Ätzschritt können auch die Seitenwände der Nitrid-Deckschicht 8 geätzt werden, wie in 3a gezeigt ist.
Der Grund, warum die Seitenwände der Nitrid-Deckschicht 3 im dritten Ätzschritt geätzt werden, ist, dass thermische Standard-Oxidationsverfahren oder verfahren der chemischen Aufdampfung mit Niederdruck (LPCVD) angewendet werden können, um die Ausnehmungen 23 mit Oxiden zu füllen, welche das Ladungsspeicherelement 5 von den Nitrid-Abstandhaltern 10 elektrisch isolieren. Spezielle Oxidationsverfahren wie z. B. Oxidation, die auf einem radikalen Element basiert, sind nicht erforderlich.
Der in 3a gezeigte Aufbau bildet die Basis für die folgenden weiteren Ausführungsformen der Erfindung.
3b und 3c zeigen, wie die Ausnehmung 23, die im dritten Ätzschritt erzeugt wurde, zusammen mit einem thermischen Standard-Oxidationsverfahren benutzt wird, um die Nitridschicht 3 von den Nitrid-Abstandhaltern 10 elektrisch zu isolieren.
In 3b wird eine Vergrößerung der Ausnehmung 23 gezeigt, die auf der rechten Seite des Ladungsspeicherelements 5 in 3a gebildet wurde. Die Ausnehmung 23 wird definiert durch die obere Fläche der unteren Oxidschicht 2, die untere Fläche der oberen Oxidschicht 4 und die Seitenwände der Nitridschicht 3. Bei Anwendung eines thermischen Standard-Oxidationsverfahrens werden eine erste Oxidschicht 16 und eine zweite Oxidschicht 17 auf der unteren Fläche der oberen Oxidschicht 4 und entsprechend auf der oberen Fläche der unteren Oxidschicht 2 angewachsen. In der Ausnehmung 23 beträgt die Dicke der ersten Oxidschicht 16 t1, die Dicke der zweiten Oxidschicht 17 beträgt t2, und die Dicke der Nitridschicht 3 beträgt t3. Wenn die erste Oxidschicht 16 und die zweite Oxidschicht 17 immer weiter in der Dicke wachsen, werden sich die Oxidschichten 16, 17 schließlich berühren, wie in 3c dargestellt. Dies wird geschehen, wenn die Summe der Dicken der ersten 16 und der zweiten Oxidschicht 17 gleich der Dicke t3 der Nitridschicht ist, die typischerweise 7 nm beträgt. Wie man in 3c sehen kann, füllen die Oxidschichten 16, 17 die Ausnehmung 23 und sorgen für eine elektrische Isolierung der Nitridschicht 3.
3d zeigt, dass die erste Oxidschicht 16 nicht nur die Seitenwände des Ladungsspeicherelements 5 bedeckt, sondern auch die Seitenwände der Polysiliciumschicht 6 und der Wolframsilicidschicht 7 bedecken kann. Ähnlich kann die zweite Oxidschicht 17 auch die Seitenwände der unteren Oxidschicht 2 und den Teil der unteren Oxidschicht 2 bedecken, der im zweiten Ätzschritt geätzt wurde. Die erste 16 und zweite Oxidschicht 17 haben vorzugsweise Dicken von 3 nm bis 20 nm auf den Seitenwänden des Ladungsspeicherelements und des Gate-Stapels und werden durch thermische Oxidation bei einer Temperatur zwischen 850°C und 1150°C erzeugt. Auf die thermische Oxidation folgend werden die Nitrid-Abstandhalter 10 unter Verwendung von Standard-Abstandhaltertechniken gebildet. Im Unterschied zur ersten Ausführungsform sind keine inneren Abstandhalter 18 erforderlich, und es müssen keine Oxid- oder Oxynitridelemente dem Material der Nitrid-Abstandhalter 10 hinzugefügt werden. Die Nitrid-Abstandhalter 10 können aus Siliciumnitrid hergestellt sein, welches die Anzahl der Verfahrensschritte verringert, eine höhere Ätzselektivität beim Ätzen der Kontaktbohrungen für die Drain- und Source-Gebiete zulässt und Instabilitäten des Herstellungsverfahren und Abweichungen der elektrischen Parameter reduziert. Die Nitrid-Deckschicht 8 schützt den Gate-Stapel, wenn der Nitrid-Abstandhalter 10 gebildet wird. Die Speicherzellen 19 können NROM-Zellen sein und werden durch zwischen ihnen befindliche flache Grabenisolierungen (STI) voneinander isoliert. Die verbleibenden Schritte, die nötig sind, um einen vollständigen Halbleiterspeicher zu erzeugen, sind Standardverfahren, die dem Fachmann bekannt sind.
Eine weitere Ausführungsform der Erfindung beginnt auch mit dem in 3a gezeigten Aufbau, und ist in 4a bis 4c dargestellt. In dieser Ausführungsform werden die Seitenwände des Ladungsspeicherelements 5, der Polysiliciumschicht 6 und der Wolframsilicidschicht 7 in drei Schritten mit elektrisch isolierenden Elementen 21 bedeckt. Der erste Schritt ist in 4a dargestellt, in dem ein Verfahren chemischer Aufdampfung mit Niederdruck (LPCVD) angewendet wird, um eine Oxidschicht 11 auf die Seitenwände des Ladungsspeicherelements 5, der Polysiliciumschicht 6, der Wolframsilicidschicht 7 und der Nitrid-Deckschicht 8 aufzubringen, ebenso wie auf die Oberseite der Nitrid-Deckschicht 8 und auf den Teil der unteren Oxidschicht 2, der im zweiten Ätzschritt geätzt wurde. Die Ausnehmungen 23 werden mit dem aufgebrachten Oxid 11 gefüllt. Die aufgebrachte Oxidschicht 11 ist zwischen 5 nm und 20 nm dick.
In einem nächsten Schritt werden Teile der aufgebrachten Oxidschicht 11 durch Nass-Ätzen oder Plasmaätzen (Reactive Ion Etching, RIE) entfernt. 4b zeigt das Ergebnis, in dem nur noch die Ausnehmungen 23 des Ladungsspeicherelements 5 mit der aufgebrachten Oxidschicht 11 gefüllt bleiben. Da es schwierig ist, den Ätzschritt genau an diesem Punkt anzuhalten, wird normalerweise eine dünne Schicht der Oxidschicht 11 auf den anderen Strukturen belassen. Aus Gründen der Klarheit wird diese dünne Schicht in 4b und 4c nicht gezeigt.
Nach diesem Schritt werden die Seitenwände des Ladungsspeicherelements 5, der Polysiliciumschicht 6 und der Wolframsilicidschicht 7 thermisch oxidiert und dadurch eine thermische Oxidschicht 9 erzeugt, wie in 4c gezeigt ist. Im selben Schritt wird auch der Teil des unteren Oxids 2, der im zweiten Ätzschritt geätzt wurde, oxidiert. Während der thermischen Oxidation werden Defekte in der durch LPCVD aufgebrachten Oxidschicht 11, ausgeheilt. Die Dicke der thermisch erzeugten Oxidschicht 9 beträgt typischerweise 3 nm bis 20 nm. Die Nitrid-Abstandhalter 10 werden wie in den vorhergehenden Ausführungsformen beschrieben hinzugefügt.
Eine weitere Ausführungsform beginnt wiederum mit dem in 3a gezeigten Aufbau und ist in 5a und 5b dargestellt. Ähnlich wie bei der vorigen Ausführungsform werden die elektrisch isolierenden Elemente 21 in drei Schritten erzeugt. Im ersten Schritt werden die Seitenwände der Polysiliciumschicht 6 und der Wolframsilicidschicht 7 thermisch oxidiert, um eine thermische Oxidschicht 9 zu erzeugen, wie in 5a gezeigt ist. Im selben Schritt werden die Seitenwände der oberen Oxidschicht 4 und der unteren Oxidschicht 2, ebenso wie der Teil der unteren Oxidschicht 2, der im zweiten Ätzschritt geätzt wurde, auch oxidiert. In einem zweiten Schritt wird ein Oxid 11 unter Anwendung eines Verfahrens der chemischen Aufdampfung mit Niederdruck (LPCVD) aufgebracht, um alle Seitenwände einschließlich der thermischen Oxidschicht 9 zu bedecken. Dieser Schritt ist in 5b dargestellt. Die Dicken der Oxidschichten 9 und 11 sind dieselben wie in der vorigen Ausführungsform der Erfindung. Das aufgebrachte Oxid 11 füllt die Ausnehmungen 23 aus und isoliert so das Ladungsspeicherelement 5 von den umgebenden Nitrid-Abstandhaltern 10. Nach dem Aufbringen des Oxids 11 wird ein Teil dieses Oxids in einem dritten Schritt durch Nass-Ätzen oder Plasmaätzen (RIE) entfernt, so dass die Nitrid-Deckschicht 8 nicht von dem Oxid 11 bedeckt ist, wie bereits in 4c gezeigt war. Um die Ausführungsform zu vervollständigen, werden die Nitrid-Abstandhalter 10 erzeugt, und die nötigen Schritte zur Fertigstellung der Zelle und des Halbleiterspeichers durchgeführt. Abhängig von der Verfahrenstechnik, die zum Ätzen der selbsausgerichteten Kontakte angewendet wird, kann der Schritt des Entfernens des aufgebrachten Oxids 11 von der Nitrid-Deckschicht 8 entfallen.
Das Ätzen der Seitenwände der Nitridschicht 3, um eine Ausnehmung zwischen der unteren 2 und oberen Oxidschicht 4 zu bilden, hat nicht nur den Vorteil, dass thermische Standard-Oxidationsverfahren oder LPCVD-Verfahren angewendet werden können, um die elektrisch isolierenden Elemente 21 zu erzeugen, sondern auch der Abstand der Nitridschicht 3 von den umgebenden Nitrid-Abstandhaltern 10 vergrößert wird. Dies führt zu einer besseren elektrischen Isolierung der Nitridschicht 3 von den umgebenden Nitrid-Abstandhaltern 10, und zu besseren elektrischen Eigenschaften der Speicherzelle 19.
Eine denkbare, zur Erfindung alternative Variante eines Ladungsspeicherelements ist noch in 6 gezeigt, die auf dem in 1b gezeigten Aufbau basiert. Beim Ätzen des Gate-Stapel 20 fungiert die obere Oxidschicht 4 als Ätzstopp. Nach dem ersten Ätzschritt sind mindestens 3 nm und typischerweise 5 nm bis 8 nm der oberen Oxidschicht 4 übrig. Die Nitridschicht 3 und die untere Oxidschicht 2 werden überhaupt nicht geätzt. Die obere Oxidschicht 4 fungiert als elektrisch isolierendes Element und isoliert die Nitridschicht 3 elektrisch von den Nitrid-Abstandhaltern 10. Die Nitrid-Abstandhalter 10 werden auf dem stehen gelassenen Teil der oberen Oxidschicht 4 gebildet.
Bezugszeichenliste

1: Halbleitersubstrat
2: Untere Oxidschicht
3: Nitridschicht
4: Obere Oxidschicht
5: Ladungsspeicherelement
6: Polysiliciumschicht
7: Wolframsilicidschicht
8: Nitrid-Deckschicht
9: Thermische Oxidschicht
10: Nitrid-Abstandhalter
11: Aufgebrachte Oxidschicht
12: Drain-Gebiet
13: Source-Gebiet
14: Kontakte der Quell-/Drain-Gebiete
15: Flache Grabenisolierung
16: Erste Oxidschicht
17: Zweite Oxidschicht
18: Innerer Abstandhalter
19: Speicherzelle
20: Gate-Stapel
21: Elektrisch isolierendes Element
22: Konforme Oxidschicht
23: Ausnehmung
24: Seitenwände des Ladungsspeicherelementes
25: Seitenwände des Gate-Stapels
26: Gateelektrodenschicht
28: Deckschicht
30: Halbleiterspeicher
t1: Dicke der ersten Oxidschicht
t2: Dicke der zweiten Oxidschicht
t3: Dicke der Nitridschicht

Claims

Nichtflüchtiger Halbleiterspeicher (30), umfassend ein Halbleitersubstrat (1) und eine Vielzahl von Speicherzellen (19), wobei jede Speicherzelle (19) ein Ladungsspeicherelement (5), einen Gate-Stapel (20), Nitrid-Abstandhalter (10) und elektrisch isolierende Elemente (21) umfasst, wobei in jeder der Speicherzellen (19): – das Ladungsspeicherelement (5) auf dem Halbleitersubstrat (1) angeordnet ist und eine Nitridschicht (3) umfasst, die zwischen einer unteren Oxidschicht (2) und einer oberen Oxidschicht (4) eingebettet ist, wobei das Ladungsspeicherelement (5) zwei Seitenwände (24) aufweist, die einander gegenüberliegen, – der Gate-Stapel (20) auf dem Ladungsspeicherelement (5) angeordnet ist und zwei Seitenwände (25) aufweist, die einander gegenüberliegen, – die elektrisch isolierenden Elemente (21) an gegenüberliegenden Seitenwänden (24) des Ladungsspeicherelements (5) angeordnet sind und die Seitenwände (24) des Ladungsspeicherelements (5) bedecken, und – die Nitrid-Abstandhalter (10) die elektrisch isolierenden Elemente (21) vollständig bedecken, wobei die Nitrid-Abstandhalter (10) auf gegenüberliegenden Seitenwänden (25) des Gate-Stapels (20) und auf den elektrisch isolierenden Elementen (21) angeordnet sind.
Halbleiterspeicher nach Anspruch 1, wobei die elektrisch isolierenden Elemente (21) konforme Oxidschichten (22) sind.
Halbleiterspeicher nach Anspruch 1, wobei die elektrisch isolierenden Elemente (21) innere Abstandhalter (18) sind.
Halbleiterspeicher nach Anspruch 3, wobei die inneren Abstandhalter (18) entweder aus einem Oxid oder aus einem Oxynitrid hergestellt sind.
Nichtflüchtiger Halbleiterspeicher (30), umfassend ein Halbleitersubstrat (1) und eine Vielzahl von Speicherzellen (19), wobei jede Speicherzelle (19) ein Ladungsspeicherelement (5), einen Gate-Stapel (20), Nitrid-Abstandhalter (10) und elektrisch isolierende Elemente (21) umfasst, wobei in jeder der Speicherzellen (19): – das Ladungsspeicherelement (5) auf dem Halbleitersubstrat (1) angeordnet ist und eine Nitridschicht (3) umfasst, die zwischen einer unteren Oxidschicht (2) und einer oberen Oxidschicht (4) eingebettet ist, wobei das Ladungsspeicherelement (5) zwei Seitenwände (24) aufweist, die einander gegenüberliegen, – der Gate-Stapel (20) auf dem Ladungsspeicherelement (5) angeordnet ist und zwei Seitenwände (25) aufweist, die einander gegenüberliegen, – die Nitridschicht (3) jeder Speicherzelle (19) Seitenwände umfasst, die bezüglich der Seitenwände der unteren Oxidschicht (2) und der oberen Oxidschicht (3) ausgenommen sind, so dass eine Ausnehmung (23) durch die entsprechende Seitenwand der Nitridschicht (3) gebildet wird, wobei Teile der unteren Oxidschicht (2) und der oberen Oxidschicht (4) sich seitlich über die Nitridschicht (3) hinaus erstrecken, – die elektrisch isolierenden Elemente (21) in den Ausnehmungen (23) an den gegenüberliegenden Seitenwänden (24) des Ladungsspeicherelements (5) angeordnet sind und die Seitenwände der Nitridschicht (3) bedecken, und – die Nitrid-Abstandhalter (10) die elektrisch isolierenden Elemente (21) vollständig bedecken, wobei die Nitrid-Abstandhalter (10) auf gegenüberliegenden Seitenwänden (25) des Gate-Stapels (20) und auf den elektrisch isolierenden Elementen (21) angeordnet sind.
Halbleiterspeicher nach Anspruch 5, wobei auf jeder Seitenwand (24) des entsprechenden Ladungsspeicherelements (5) die elektrisch isolierenden Elemente (21) eine erste Oxidschicht (16) und eine zweite Oxidschicht (17) umfassen, wobei – die erste Oxidschicht (16) einen Teil einer unteren Fläche der oberen Oxidschicht (4) und eine Seitenwand der oberen Oxidschicht (4) bedeckt und – die zweite Oxidschicht (17) einen Teil einer oberen Fläche der unteren Oxidschicht (2) und eine Seitenwand der unteren Oxidschicht (2) bedeckt, wobei die erste Oxidschicht (16) und die zweite Oxidschicht (17) in der Ausnehmung (23) aneinandergrenzen.
Halbleiterspeicher nach Anspruch 6, wobei in der Ausnehmung (23) die erste Oxidschicht (16) eine erste Dicke und die zweite Oxidschicht (17) eine zweite Dicke aufweisen, und wobei die Summe der ersten Dicke und der zweiten Dicke gleich einer Dicke der Nitridschicht (3) in der Ausnehmung (23) ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 7, wobei der Gate-Stapel (20) eine Polysiliciumschicht (6) umfasst, eine Wolframsilicidschicht (7), die auf der Polysiliciumschicht (6) angeordnet ist, und eine Nitrid-Deckschicht (8), die auf der Wolframsilicidschicht (7) angeordnet ist.
Halbleiterspeicher nach Anspruch 8, wobei die Speicherzellen (19) Nitrid-Festwertspeicherzellen sind.
Halbleiterspeicher nach Anspruch 9, wobei der Halbleiterspeicher (30) flache Grabenisolierungen (15) umfasst, die die Speicherzellen (19) voneinander isolieren.
Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers (30), umfassend die Schritte: – Bereitstellen eines Halbleitersubstrates (1), – Aufbringen einer unteren Oxidschicht (2) auf das Halbleitersubstrat (1), – Aufbringen einer Nitridschicht (3) auf die untere Oxidschicht (2), – Aufbringen einer oberen Oxidschicht (4) auf die Nitridschicht (3), – Aufbringen mindestens einer Gateelektrodenschicht (26) auf die Nitridschicht (3), – Aufbringen einer Deckschicht (28) auf die mindestens eine Gateelektrodenschicht (26), – Bilden von Gate-Stapeln (20) durch Gestalten der Deckschicht (28) und der mindestens einen Gateelektrodenschicht (26) in einem ersten Ätzschritt, wodurch eine Vielzahl von Gateelektroden gebildet wird, – Gestalten eines Ladungsspeicherelementes (5) in einem zweiten Ätzschritt durch Ätzen der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2), wodurch Seitenwände der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2) freigelegt werden, – Umwandeln der Seitenwände der Nitridschicht (3) in ein elektrisch isolierendes Material, – Bilden von Nitrid-Abstandhaltern (10) an gegenüberliegenden Seitenwänden des Gate-Stapels (20) und des Ladungsspeicherelements (5).
Verfahren nach Anspruch 11, wobei der Schritt des Umwandelns der Seitenwände der Nitridschicht (3) die Oxidation unter Anwendung spezieller Oxidationsverfahren umfasst.
Verfahren nach einem der Ansprüche 11 oder 12, wobei die Gateelektrodenschicht (26) gebildet wird durch Aufbringen einer Polysiliciumschicht (6) auf der oberen Oxidschicht (4), und durch Aufbringen einer Wolframsilicidschicht (7) auf die Polysiliciumschicht (6).
Verfahren nach Anspruch 13, wobei die Deckschicht (28) durch Aufbringen einer Nitrid-Deckschicht (8) auf die Wolframsilicidschicht (7) gebildet wird.
Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers (30), umfassend die Schritte: – Bereitstellen eines Halbleitersubstrates (1), – Aufbringen einer unteren Oxidschicht (2) auf das Halbleitersubstrat (1), – Aufbringen einer Nitridschicht (3) auf die untere Oxidschicht (2), – Aufbringen einer oberen Oxidschicht (4) auf die Nitridschicht (3), – Aufbringen mindestens einer Gateelektrodenschicht (26) auf die Nitridschicht (3), – Aufbringen einer Deckschicht (28) auf die mindestens eine Gateelektrodenschicht (26), – Bilden von Gate-Stapeln (20) durch Gestalten der Deckschicht (28) und der mindestens einen Gateelektrodenschicht (26) in einem ersten Ätzschritt, – Gestalten eines Ladungsspeicherelementes (5) in einem zweiten Ätzschritt durch Ätzen der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2), wodurch Seitenwände der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2) freigelegt werden, – Durchführen eines dritten Ätzschrittes, wodurch Seitenwände der Nitridschicht (3) bezüglich der Seitenwände der unteren Oxidschicht (2) und der oberen Oxidschicht (4) seitlich ausgenommen werden, derart, dass Teile einer oberen Fläche der unteren Oxidschicht (2) und Teile einer unteren Fläche der oberen Oxidschicht (4) freigelegt werden und eine Ausnehmung (23) gebildet wird, – Auffüllen der Ausnehmung (23) durch Aufdampfen oder Anwachsen wenigstens einer Oxidschicht (11, 16, 17), wobei die wenigstens eine Oxidschicht (11, 16, 17) elektrisch isolierender Elemente (21) in den Aussparungen (23) bildet, und – Bilden von Nitrid-Abstandhaltern (10) an gegenüberliegenden Seitenwänden des Gate-Stapels (20) und auf den elektrisch isolierenden Elementen (21).
Verfahren nach Anspruch 15, wobei im dritten Ätzschritt eine Ausnehmung von 5 nm bis 20 nm in seitlicher Richtung parallel zur Oberfläche des Substrates (1) gebildet wird.
Verfahren nach Anspruch 15, wobei der dritte Ätzschritt unter Verwendung von Fluorwasserstoffsäure, die in Ethylenglykol gelöst ist, oder heißer Phosphorsäure durchgeführt wird.
Verfahren nach Anspruch 15, wobei der Schritt des Bedeckens der Seitenwände der unteren Oxidschicht (2) und der oberen Oxidschicht (4) mit elektrisch isolierenden Elementen (21) das thermische Oxidieren der Seitenwände der unteren Oxidschicht (2) und der oberen Oxidschicht (4) umfasst.
Verfahren nach Anspruch 18, wobei die thermische Oxidation bei einer Temperatur zwischen 850°C und 1150°C durchgeführt wird.
Verfahren nach einem der Ansprüche 18 oder 19, wobei der Schritt des thermischen Oxidierens der Seitenwände – das Aufwachsen einer ersten Oxidschicht (16) auf der unteren Fläche der oberen Oxidschicht (4) und – das Aufwachsen einer zweiten Oxidschicht (17) auf der oberen Fläche der unteren Oxidschicht (2) umfasst, bis die erste Oxidschicht (16) auf die zweite Oxidschicht (17) trifft und die Ausnehmung (23) mit der ersten Oxidschicht (16) und mit der zweiten Oxidschicht (17) gefüllt ist.
Verfahren nach Anspruch 15, wobei der Schritt des Bildens elektrisch isolierender Elemente (21) auf mindestens den Seitenwänden der unteren Oxidschicht (2) und der oberen Oxidschicht (4) – zunächst das Aufbringen eines Oxids (11) durch chemische Aufdampfung mit Niederdruck auf den Seitenwänden des Gate-Stapels (20) und der ladungsspeichernden Schicht (5) umfasst, wobei das aufgebrachte Oxid (11) die Ausnehmung (23) ausfüllt, und – danach das thermische Oxidieren der mindestens einen Gateelektrodenschicht (26), um ein thermisches Oxid (9) zu bilden.
Verfahren nach Anspruch 21, wobei zwischen dem Schritt des Aufbringens eines Oxids (11) durch chemische Aufdampfung mit Niederdruck und dem Schritt des thermischen Oxidierens der mindestens einen Gateelektrodenschicht (26) das Oxid (11), das durch chemische Aufdampfung mit Niederdruck aufgebacht wurde, von den Seitenwänden des Gate-Stapels (20) entfernt wird, während das Oxid (11) in den Ausnehmungen (23) des Ladungsspeicherelementes (5) belassen wird.
Verfahren nach Anspruch 22, wobei das Oxid (11) von dem Gate-Stapel (20) unter Anwendung entweder von Nass-Ätzen oder von Plasmaätzen entfernt wird.
Verfahren nach Anspruch 15, wobei der Schritt des Bildens elektrisch isolierender Elemente (21) auf mindestens den Seitenwänden der unteren Oxidschicht (2) und der oberen Oxidschicht (4) – zunächst das thermische Oxidieren der Seitenwände der mindestens einen Gateelektrodenschicht (26) umfasst, um ein Oxid (9) zu bilden, und – dann das Aufbringen eines Oxids (11) durch chemische Aufdampfung mit Niederdruck auf den Seitenwänden des Gate-Stapels (20) und der ladungsspeichernden Schicht (5), wobei das aufgebrachte Oxid (11) die Ausnehmung (23) füllt.
Verfahren nach Anspruch 24, wobei nach dem Schritt des Aufbringens eines Oxids (11) durch chemische Aufdampfung mit Niederdruck das aufgebrachte Oxid (11) von der Deckschicht (28) entfernt wird, während das aufgebrachte Oxid (11) in den Ausnehmungen (23) des Ladungsspeicherelementes (5) belassen wird.
Verfahren nach Anspruch 25, wobei das Oxid (11) von der Deckschicht (28) unter Anwendung entweder von Nass-Ätzen oder von Plasmaätzen entfernt wird.
Verfahren nach Anspruch 15, wobei die mindestens eine Gateelektrode (26) gebildet wird durch Aufbringen einer Polysiliciumschicht (6) auf der oberen Oxidschicht (4), und durch weiteres Aufbringen einer Wolframsilicidschicht (7) auf die Polysiliciumschicht (6).
Verfahren nach Anspruch 27, wobei der Schritt des Aufbringens einer Deckschicht (28) das Aufbringen einer Nitrid-Deckschicht (8) auf der Wolframsilicidschicht (7) umfasst.
Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers (30), umfassend die Schritte: – Bereitstellen eines Halbleitersubstrates (1), – Aufbringen einer unteren Oxidschicht (2) auf das Halbleitersubstrat (1), – Aufbringen einer Nitridschicht (3) auf die untere Oxidschicht (2), – Aufbringen einer oberen Oxidschicht (4) auf die Nitridschicht (3), – Aufbringen mindestens einer Gateelektrodenschicht (26) auf die Nitridschicht (3), – Aufbringen einer Deckschicht (28) auf die mindestens eine Gateelektrodenschicht (26), – Bilden von Gate-Stapeln (20) durch Gestalten der Deckschicht (28) und der mindestens einen Gateelektrodenschicht (26) in einem ersten Ätzschritt, – Gestalten eines Ladungsspeicherelementes (5) in einem zweiten Ätzschritt durch Ätzen der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2), wodurch Seitenwände der oberen Oxidschicht (4), der Nitridschicht (3) und der unteren Oxidschicht (2) freigelegt werden, – Bilden innerer Abstandhalter (18) an gegenüberliegenden Seitenwänden der ladungsspeichernden Schicht (5) und des Gate-Stapels (20), und – Bilden von Nitrid-Abstandhaltern (10) an gegenüberliegenden Seitenwänden des Gate-Stapels (20) und auf den inneren Abstandhaltern (18), wobei die Nitrid-Abstandhalter (10) die inneren Abstandhalter (18) vollständig bedecken.
Verfahren nach Anspruch 29, wobei die mindestens eine Gateelektrodenschicht (26) gebildet wird durch Aufbringen einer Polysiliciumschicht (6) auf der oberen Oxidschicht (4), und durch weiteres Aufbringen einer Wolframsilicidschicht (7) auf der Polysiliciumschicht (6).
Verfahren nach Anspruch 30, wobei der Schritt des Aufbringens einer Deckschicht (28) das Aufbringen einer Nitrid-Deckschicht (8) auf der Wolframsilicidschicht (7) umfasst.