CN105870005B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN105870005B CN105870005B CN201510026369.4A CN201510026369A CN105870005B CN 105870005 B CN105870005 B CN 105870005B CN 201510026369 A CN201510026369 A CN 201510026369A CN 105870005 B CN105870005 B CN 105870005B
- Authority
- CN
- China
- Prior art keywords
- layer
- cap
- semiconductor substrate
- gate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法,所述半导体结构的形成方法包括:提供半导体衬底,半导体衬底内形成有浅沟槽隔离结构;在半导体衬底上形成若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极;在半导体衬底上形成掩膜层,所述掩膜层暴露出浅沟槽隔离结构以及位于浅沟槽隔离结构表面的栅极结构的一侧侧壁;沿栅极结构暴露的一侧侧壁刻蚀位于浅沟槽隔离结构上的盖帽层,去除浅沟槽隔离结构上的部分盖帽层,形成凹槽;去除掩膜层,在栅极结构侧壁表面形成侧墙,侧墙填充满所述凹槽。上述方法能够提高形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的不断提高,技术节点的降低,传统的栅介质层不断变薄,晶体管漏电量随之增加,引起半导体器件功耗浪费等问题。为解决上述问题,现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中,“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
所述“后栅”工艺包括“先高K(high-K first)”和“后高K(high-K last)”两种方法。其中,“先高K(high-K first)”方法包括:包括:提供半导体衬底,所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的介质层,所述伪栅结构包括位于所述半导体衬底表面的高K栅介质层、位于所述高K栅介质层表面的盖帽层以及位于所述盖帽层表面的伪栅极,所述介质层的表面与伪栅极表面齐平;去除所述伪栅极后形成凹槽;在所述凹槽内依次形成功函数层和金属层,所述金属层填充满凹槽,作为晶体管的金属栅极。
在采用上述方法形成半导体器件,例如形成静态随机存储器的过程中,伪栅结构往往会横跨多个有源区,使得部分伪栅结构位于相邻有源区之间的浅沟槽隔离结构表面。
请参考图1至图4是现有技术的半导体结构的形成过程示意图。
请参考图1,提供半导体衬底10,所述半导体衬底10内具有浅沟槽隔离结构11,在一个实施例中,所述浅沟槽隔离结构11的表面略高于半导体衬底100表面。在所述半导体衬底10表面形成若干伪栅结构,所述伪栅结构包括高K栅介质层21、位于高K栅介质层21表面的盖帽层22以及位于盖帽层22表面的伪栅极23。其中部分栅极结构位于半导体衬底10表面,部分伪栅结构覆盖部分浅沟槽隔离结构11表面。
请参考图2,在所述伪栅结构侧壁表面形成侧墙24。
请参考图3,形成晶体管的过程中,通常需要进行多次清洗步骤,以去除半导体衬底表面的杂质,所述清洗步骤多采用氢氟酸溶液,而氢氟酸溶液对于氧化硅具有各向同性刻蚀能力,会对浅沟槽隔离结构11表面造成腐蚀形成凹陷25,暴露出位于浅沟槽隔离结构11表面的高K栅介质层21,并对所述高K栅介质层21进行进一步的刻蚀,暴露出所述高K栅介质层21表面的盖帽层22。
请参考图4,在伪栅结构两侧的半导体衬底11内形成源漏极31,以及位于源漏极31表面的金属硅化物层32。在形成所述金属硅化物层32的过程中,在源漏极31表面形成金属层,通过退火是金属层与源漏极31表面反应形成金属硅化物层32,然后通过湿法刻蚀工艺去除未与硅反应形成金属硅化物的金属层,而所述湿法刻蚀工艺同时会对浅沟槽隔离结构表面的盖帽层造成腐蚀,使得所述伪栅结构中的盖帽层受到损伤或被去除,导致后续工艺步骤中在去除伪栅极23的过程中,盖帽层不能起到足够的保护作用,使得高K栅介质层21以及半导体衬底10受到损伤,影响形成的晶体管的性能,从而影响形成的半导体器件的性能。
现有技术形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,提高形成的半导体结构的性能。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底内形成有浅沟槽隔离结构;在所述半导体衬底上形成若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极;在所述半导体衬底上形成掩膜层,所述掩膜层覆盖位于半导体衬底表面的栅极结构,暴露出浅沟槽隔离结构以及位于浅沟槽隔离结构表面的栅极结构的一侧侧壁;沿所述栅极结构暴露的一侧侧壁刻蚀位于浅沟槽隔离结构上的盖帽层,去除浅沟槽隔离结构上的部分盖帽层,形成凹槽;去除所述掩膜层,在所述栅极结构侧壁表面形成侧墙,所述侧墙填充满所述凹槽。
可选的,采用湿法刻蚀工艺刻蚀浅沟槽隔离结构上的盖帽层。
可选的,刻蚀所述盖帽层形成的凹槽深度为
可选的,所述盖帽层的材料为TiN。
可选的,采用氢氧化铵和双氧水的混合水溶液或者硫酸与双氧水的混合水溶液刻蚀浅沟槽隔离结构上的盖帽层,温度为0℃~70℃,时间为10s~600s。
可选的,所述侧墙的材料为氮化硅。
可选的,形成所述侧墙的方法包括:在所述半导体衬底表面、浅沟槽隔离结构表面以及栅极结构表面形成侧墙材料层,所述侧墙材料层填充满所述凹槽;刻蚀所述侧墙材料层,去除位于半导体衬底表面、浅沟槽隔离结构表面以及栅极结构顶部表面的侧墙材料层,形成侧墙。
可选的,所述掩膜层的材料为光刻胶、氧化硅、氮化硅或氮氧化硅。
可选的,采用湿法刻蚀工艺去除所述掩膜层。
可选的,所述栅极结构的形成方法包括:在所述半导体衬底表面以及浅沟槽隔离结构表面形成栅介质材料层、位于栅介质材料层表面的盖帽材料层以及位于所述盖帽材料层表面的伪栅极材料层;在所述伪栅极材料层表面形成图形化掩膜层,以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层、盖帽材料层和栅介质材料层,形成栅极结构;然后去除所述图形化掩膜层。
可选的,形成所述栅介质材料层之前,在所述半导体衬底表面形成界面层。
可选的,所述界面层的材料为氧化硅。
可选的,采用热氧化工艺形成所述界面层。
可选的,所述栅介质材料层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
可选的,所述伪栅极材料层的材料为多晶硅。
可选的,还包括:在所述栅极结构两侧的半导体衬底内形成源漏极;在所述源漏极表面形成金属硅化物层;在半导体衬底上和浅沟槽隔离结构上形成介质层,所述介质层的表面与伪栅极表面齐平;去除所述伪栅极,形成开口;在所述开口内形成覆盖所述开口内壁表面的金属栅极,所述金属栅极包括位于开口内壁表面的功函数层和位于功函数层表面填充满开口的金属层。
可选的,形成所述金属硅化物层的方法包括:在所述源漏极表面、浅沟槽隔离结构表面以及侧墙表面形成金属层;进行退火,使所述金属层与源漏极表面发生反应,形成金属硅化物层;去除未反应的金属层。
可选的,采用硫酸与双氧水的混合水溶液去除所述未反应的金属层。
可选的,所述金属层的材料还可以是包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属。
为解决上述问题,本发明的实施例还提供一种采用上述方法形成的半导体结构,包括:半导体衬底,所述半导体衬底内形成有浅沟槽隔离结构;位于所述半导体衬底上的若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极,其中覆盖部分浅沟槽隔离结构的栅极结构的伪栅极与栅介质层之间具有凹槽;位于所述栅极结构侧壁表面的侧墙,所述侧墙填充满所述凹槽。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案,在具有浅沟槽隔离结构的半导体衬底上形成若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极;然后在半导体衬底上形成掩膜层,所述掩膜层暴露出浅沟槽隔离结构以及位于浅沟槽隔离结构表面的栅极结构的一侧侧壁;沿所述暴露的一侧侧壁刻蚀位于浅沟槽隔离结构上的盖帽层,形成凹槽;然后在所述栅极结构侧壁表面形成侧墙,所述侧墙填充满所述凹槽。所述填充满凹槽的部分侧墙位于浅沟槽隔离结构上方,后续在形成的所述半导体结构进行氢氟酸清洗的过程中,虽然对浅沟槽隔离结构仍然会进行一定程度的腐蚀,使所述浅沟槽隔离结构表面出现凹陷,但是所述凹陷仅能暴露出位于凹槽内的侧墙,而不会暴露出盖帽层。后续在形成金属硅化物层的过程中,对金属层进行刻蚀过程中,采用的刻蚀溶液也不会对暴露出的凹槽内的侧墙进行刻蚀。所以,所述凹槽内的部分侧墙能够对盖帽层起到保护作用。后续在去除所述伪栅极的过程中,所述盖帽层和凹槽内的侧墙一起对下层的栅介质层以及沟道区域起到保护作用。
进一步,对所述盖帽层进行刻蚀的深度为使得形成的凹槽的深度为所述凹槽深度过小,使得后续填充凹槽的侧墙材料宽度过小,后续制程中还是容易暴露出剩余的盖帽层;所述凹槽的深度也不能过大,避免所述凹槽的深宽比过大,后续无法在所述凹槽内填充侧墙材料,或者影响在所述凹槽内填充的侧墙材料的填充质量,从而影响所述凹槽内填充的侧墙材料对下层的材料层的保护作用。
本发明的技术方案中的半导体结构,包括:形成有浅沟槽隔离结构的半导体衬底;位于所述半导体衬底上的若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极,其中覆盖部分浅沟槽隔离结构的栅极结构的伪栅极与栅介质层之间具有凹槽;位于所述栅极结构侧壁表面的侧墙,所述侧墙填充满所述凹槽。所述填充满凹槽的部分侧墙位于浅沟槽隔离结构上方,后续在对所述半导体结构进行氢氟酸清洗的过程中,虽然对浅沟槽隔离结构仍然会进行一定程度的腐蚀,使所述浅沟槽隔离结构表面出现凹陷,但是所述凹陷仅能暴露出位于凹槽内的侧墙,而不会暴露出盖帽层。后续在形成源漏极表面的金属硅化物层的过程中,对金属层进行刻蚀过程中,采用的刻蚀溶液也不会对暴露出的凹槽内的侧墙进行刻蚀。所以,所述凹槽内的部分侧墙能够对盖帽层起到保护作用。后续在去除所述伪栅极的过程中,所述盖帽层和凹槽内的侧墙一起对下层的栅介质层以及沟道区域起到保护作用。
附图说明
图1至图4是本发明的现有技术的半导体结构的形成过程的结构示意图;
图5至图11是本发明的实施例的半导体结构的形成过程的示意图。
具体实施方式
如背景技术中,半导体结构的性能有待进一步提高。
本发明的实施例中,在形成栅极结构之后,首先沿所述栅极结构暴露的一侧侧壁刻蚀位于浅沟槽隔离结构上的盖帽层,去除浅沟槽隔离结构上的部分盖帽层,形成凹槽,然后再在栅极结构侧壁表面形成侧墙,所述侧墙填充满所述凹槽。后续再进行清洗等工艺时,仅能暴露出浅沟槽隔离结构上的侧墙,而不会暴露出盖帽层,从而后续工艺中不会对盖帽层造成损伤,所述盖帽层以及填充满凹槽的侧墙能够对栅介质层以及栅介质层下方的半导体衬底表面起到较好的保护作用,从而可以提高形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图5,提供半导体衬底100,所述半导体衬底100内形成有浅沟槽隔离结构101。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,可以是体材料,也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型,因此所述半导体衬底的类型不应限制本发明的保护范围。本发明的实施例中,所述半导体衬底100为硅衬底。
所述半导体衬底100内具有浅沟槽隔离结构101,本实施例中,所述浅沟槽隔离结构101的表面略高于半导体衬底100的表面,在本发明的其他实施例中,所述浅沟槽隔离结构101的表面也可以与半导体衬底100的表面齐平。形成所述浅沟槽隔离结构101的方法包括:在半导体衬底100内形成沟槽,在所述沟槽内填充绝缘介质材料,形成浅沟槽隔离结构101。所述绝缘介质材料为氧化硅。
所述浅沟槽隔离结构101作为半导体衬底100内的有源区之间的隔离结构。
请参考图6,在所述半导体衬底100表面以及浅沟槽隔离结构101表面形成栅介质材料层201、位于栅介质材料层201表面的盖帽材料层202以及位于所述盖帽材料层202表面的伪栅极材料层203。
可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成所述栅介质材料层201。所述栅介质材料层201用于形成晶体管的栅介质层,所述栅介质材料层201的材料可以为高K介质材料,例如氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。本实施例中,所述栅介质材料层201的材料为氧化铪。
所述盖帽材料层202可以采用化学气相沉积工艺、原子层沉积工艺或溅射工艺形成,所述盖帽材料层202用于形成位于栅介质层表面的盖帽层,所述盖帽层用于保护所述栅介质层。
本实施例中,所述盖帽材料层202的材料为TiN,采用原子层沉积工艺形成所述盖帽材料层202,所述原子层沉积工艺的温度为200℃~400℃,采用反应气体包括:含钛的第一前驱气体,所述含钛的前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种;第二前驱气体,所述第二前驱气体包括NH3、CO或H2O中的一种或几种。
所述伪栅材料层203可以采用化学气相沉积工艺形成,所述伪栅材料层203用于形成伪栅极,本实施例中,所述伪栅材料层203的材料为多晶硅。
本发明的其他实施例中,在形成所述栅介质材料层201之前,在所述半导体衬底100表面形成界面层,所述界面层的材料为氧化硅。
所述界面层用于避免栅介质材料层201与半导体衬底100表面直接接触产生晶格失配问题,栅介质材料层201在界面层上生长的质量更好,同时可以减少漏电流。可以采用热氧化工艺形成所述界面层。
请参考图7,刻蚀所述伪栅极材料层203(请参考图6)、盖帽材料层202(请参考图6)和栅介质材料层201(请参考图6),在所述半导体衬底100上形成若干栅极结构,部分栅极结构位于半导体衬底100表面,部分栅极结构覆盖部分浅沟槽隔离结构101表面,所述栅极结构包括栅介质层201a、位于栅介质层201a表面的盖帽层202a和位于盖帽层202a表面的伪栅极203a。
具体的,在所述伪栅极材料层203表面形成图形化掩膜层,所述图形化掩膜层定义待形成的栅极结构的位置和尺寸,以所述图形化掩膜层为掩膜,刻蚀所述伪栅极材料层203、盖帽材料层202和栅介质材料层201,在所述半导体衬底100上形成若干栅极结构;然后去除所述图形化掩膜层。
其中,刻蚀所述伪栅极材料层203形成伪栅极203a,刻蚀所述盖帽材料层202形成盖帽层202a,刻蚀栅介质材料层201形成栅介质层201a。所述盖帽层202a用于保护所述栅介质层201a。
所述若干栅极结构中,部分栅极结构位于浅沟槽隔离结构101之间的半导体衬底100表面,部分栅极结构覆盖部分浅沟槽隔离结构101的表面。
请参考图8,在所述半导体衬底100上形成掩膜层300,所述掩膜层300覆盖位于半导体衬底100表面的栅极结构,暴露出浅沟槽隔离结构101以及位于浅沟槽隔离结构101表面的栅极结构的一侧侧壁。
所述掩膜层300的材料为光刻胶、氧化硅、氮化硅或氮氧化硅等掩膜材料。本实施例中,所述掩膜层300的材料为光刻胶,形成所述掩膜层300的方法包括:采用旋涂工艺在所述半导体衬底100上形成覆盖半导体衬底100、浅沟槽隔离结构101以及栅极结构的光刻胶层;然后对所述光刻胶层进行曝光显影,形成掩膜层300,所述掩膜层300覆盖位于半导体衬底100表面的栅极结构以及半导体衬底表面。
所述掩膜层300覆盖位于半导体衬底100表面的栅极结构,暴露出浅沟槽隔离结构101以及位于浅沟槽隔离结构101表面的栅极结构的一侧侧壁,从而暴露出位于浅沟槽隔离结构101上的盖帽层202a的侧壁,后续可以沿所述暴露的盖帽层202a的侧壁刻蚀所述位于浅沟槽隔离结构101上的盖帽层202a。
请参考图9,沿所述栅极结构暴露的一侧侧壁刻蚀位于浅沟槽隔离结构101上的盖帽层202a,去除浅沟槽隔离结构101上的部分盖帽层202a,形成凹槽301。
采用湿法刻蚀工艺刻蚀浅沟槽隔离结构101上的盖帽层202a,由于所述掩膜层300暴露出位于浅沟槽隔离结构101上的盖帽层202a的侧壁,所述湿法刻蚀沿所述暴露的盖帽层202a的侧壁刻蚀所述盖帽层202a,在所述浅沟槽隔离结构101上的栅极结构内形成凹槽301。
本实施例中,所述盖帽层202a的材料为TiN,可以采用氢氧化铵和双氧水的混合水溶液或硫酸与双氧水的混合水溶液刻蚀浅沟槽隔离结构101上的盖帽层202a。所述刻蚀溶液的温度为0℃~70℃,时间为10s~600s。所述刻蚀溶液对于盖帽层202a具有较高的刻蚀选择性,并且不会对浅沟槽隔离结构101以及伪栅极203a、栅介质层201a造成损伤。
位于半导体衬底100表面栅极结构被掩膜层300覆盖,所述半导体衬底100表面栅极结构内的盖帽层202a不会受到刻蚀。
本实施例中,对所述盖帽层202a进行刻蚀的深度为使得形成的凹槽301的深度为
可以根据后续工艺中进行氢氟酸溶液清洗的量来决定对所述盖帽层202a进行横向刻蚀的深度,所述氢氟酸溶液清洗的量越多,对所述盖帽层202a进行横向刻蚀的深度越大,使得后续在进行氢氟酸溶液清洗的过程中,越不会暴露出所述浅沟槽隔离结构101上剩余的盖帽层202a。
所述凹槽301的深度也不能过大,避免所述凹槽301的深宽比过大,后续无法在所述凹槽301内填充侧墙材料,或者影响在所述凹槽301内填充的侧墙材料的填充质量,从而影响所述凹槽301内填充的侧墙材料对下层的材料层的保护作用。
请参考图10,去除所述掩膜层300(请参考图9),在所述半导体衬底100表面、浅沟槽隔离结构101表面以及栅极结构表面形成侧墙材料层204,所述侧墙材料层204填充满所述凹槽301(请参考图9)。
可以采用湿法刻蚀工艺去除所述掩膜层300,本实施例中,由于所述掩膜层300的材料为光刻胶,可以采用灰化工艺去除所述掩膜层300。去除所述栅极结构300之后,暴露出半导体衬底100表面以及栅极结构的表面。
所述侧墙材料层204可以采用化学气相沉积工艺、原子层沉积工艺或等离子体增强化学气相沉积工艺等方法形成。本实施例中,所述侧墙材料层204的材料为氮化硅。所述侧墙材料层204的材料在后续受到氢氟酸清洗处理的过程中不会受到损伤。
所述侧墙材料层204覆盖所述浅沟槽隔离结构101、半导体衬底100、栅极结构表面,并且填充满所述凹槽301。所以所述侧墙材料层204用于形成位于栅极结构侧壁表面的侧墙,以保护所述栅极结构。
请参考图11,刻蚀所述侧墙材料层204(请参考图10),去除位于半导体衬底100表面、浅沟槽隔离结构101表面以及栅极结构顶部表面的侧墙材料层204,形成侧墙204a,所述侧墙204a覆盖栅极结构侧壁并填充满凹槽301(请参考图9)。
采用无掩膜刻蚀工艺,对所述侧墙材料层204进行干法刻蚀,所述干法刻蚀的刻蚀方向垂直于半导体衬底100表面,从而可以去除位于半导体衬底100表面、浅沟槽隔离结构101表面以及伪栅极203a顶部表面的侧墙材料层204,在所述栅极结构的侧壁表面形成侧墙204a,同时由于所述侧墙材料层204还填充满凹槽301(请参考图9),在进行上述干法刻蚀过程中,不会对凹槽301内的侧墙材料层进行刻蚀,所述形成的位于浅沟槽隔离结构101上的栅极结构侧壁表面的侧墙204a还填充满所述凹槽301。
所述填充满凹槽301的部分侧墙204a位于浅沟槽隔离结构101上方,后续在形成的所述半导体结构进行氢氟酸清洗的过程中,虽然对浅沟槽隔离结构101仍然会进行一定程度的腐蚀,使所述浅沟槽隔离结构101表面出现凹陷,但是所述凹陷仅能暴露出位于凹槽301内的侧墙204a,而不会暴露出盖帽层202a。
后续在形成金属硅化物层的过程中,对金属层进行刻蚀过程中,采用的刻蚀溶液也不会对暴露出的凹槽301内的侧墙204a进行刻蚀。所以,所述凹槽301内的部分侧墙204a能够对盖帽层202a起到保护作用。后续在去除所述伪栅极203a的过程中,所述盖帽层202a和凹槽301内的侧墙204a一起对下层的栅介质层201a以及沟道区域起到保护作用。
在本发明的其他实施例中,在形成上述半导体结构之后,还可以在所述栅极结构两侧的半导体衬底100内形成源漏极;在所述源漏极表面形成金属硅化物层;然后在半导体衬底100上和浅沟槽隔离结构101上形成介质层,所述介质层的表面与伪栅极203a表面齐平;去除所述伪栅极203a,形成开口;在所述开口内形成覆盖所述开口内壁表面的金属栅极,所述金属栅极包括位于开口内壁表面的功函数层和位于功函数层表面填充满开口的金属层。
其中,所述源漏极可以通过离子注入方式形成,根据待形成的晶体管的类型,对伪栅结构两侧的半导体衬底100内进行N型或P型离子注入,形成源漏极。在本发明的一个实施例中,可以在相邻栅极结构之间的半导体衬底内形成共享的源漏极。
形成所述金属硅化物层的方法包括:在所述源漏极表面、浅沟槽隔离结构表面以及侧墙表面形成金属层;进行退火,使所述金属层与源漏极表面发生反应,形成金属硅化物层;去除未反应的金属层。在形成所述金属硅化物层之前,可以先对半导体结构采用氢氟酸溶液进行清洗,去除杂质,以提高后续形成的金属硅化物层的质量。所述氢氟酸溶液的清洗过程不会暴露出浅沟槽隔离结构101上的盖帽层202a。
所述金属层的材料还可以是包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属。本实施例中,所述金属层的材料为NiPt,在源漏极表面形成的金属硅化物材料为NiSi。在本发明的其他实施例中,在形成所述金属层之后,还可以在所述金属层表面形成保护层,避免所述金属层在退火过程中被氧化,所述保护层的材料可以是TiN。
形成所述金属硅化物层之后,可以采用硫酸与双氧水的混合水溶液去除所述未反应的金属层以及位于金属层表面的保护层。由于所述浅沟槽隔离结构101上的盖帽层202a未在氢氟酸溶液的清洗过程中暴露出来,所以,在去除所述未反应的金属层的过程中,不会损伤到所述盖帽层202a。本发明的实施例还提供一种采用上述方法形成的半导体结构。
请参考图11,所述半导体结构包括:半导体衬底100,所述半导体衬底100内形成有浅沟槽隔离结构101;位于所述半导体衬底100上的若干栅极结构,部分栅极结构位于半导体衬底100表面,部分栅极结构覆盖部分浅沟槽隔离结构101表面,所述栅极结构包括栅介质层201a、位于栅介质层201a表面的盖帽层202a和位于盖帽层202a表面的伪栅极203a,其中覆盖部分浅沟槽隔离结构101的栅极结构的伪栅极203a与栅介质层201a之间具有凹槽;位于所述栅极结构侧壁表面的侧墙204a,所述侧墙204a填充满所述凹槽。
栅介质层201a的材料可以为高K介质材料,例如氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。本实施例中,所述栅介质层201a的材料为氧化铪。盖帽层202a的材料为TiN。所述伪栅极203a的材料为多晶硅。
所述侧墙204a的材料为氮化硅。
所述凹槽的深度为使得后续在进行氢氟酸溶液清洗的过程中,不会暴露出所述浅沟槽隔离结构101上剩余的盖帽层202a。
所述半导体结构还可以包括位于栅极结构两侧的半导体衬底100内的源漏极,以及位于所述源漏极表面的金属硅化物层。
上述半导体结构中,所述填充满凹槽的部分侧墙204a位于浅沟槽隔离结构101上方,后续在对所述半导体结构进行氢氟酸清洗的过程中,虽然对浅沟槽隔离结构101仍然会进行一定程度的腐蚀,使所述浅沟槽隔离结构101表面出现凹陷,但是所述凹陷仅能暴露出位于凹槽301内的侧墙204a,而不会暴露出盖帽层202a。后续在形成源漏极表面的金属硅化物层的过程中,对金属层进行刻蚀过程中,采用的刻蚀溶液也不会对暴露出的凹槽301内的侧墙204a进行刻蚀。所以,所述凹槽301内的部分侧墙204a能够对盖帽层202a起到保护作用。后续在去除所述伪栅极203a的过程中,所述盖帽层202a和凹槽301内的侧墙204a一起对下层的栅介质层201a以及沟道区域起到保护作用。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底内形成有浅沟槽隔离结构;
在所述半导体衬底上形成若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极;
在所述半导体衬底上形成掩膜层,所述掩膜层覆盖位于半导体衬底表面的栅极结构,暴露出浅沟槽隔离结构以及位于浅沟槽隔离结构表面的栅极结构的一侧侧壁;
沿所述栅极结构暴露的一侧侧壁刻蚀位于浅沟槽隔离结构上的盖帽层,去除浅沟槽隔离结构上的部分盖帽层,形成凹槽;
去除所述掩膜层,在所述栅极结构侧壁表面形成侧墙,所述侧墙填充满所述凹槽;
在后续氢氟酸清洗处理的过程中,由于侧墙的保护,栅介质层和盖帽层不会受到氢氟酸清洗液的损伤,侧墙的材料不会受到氢氟酸清洗液的损伤。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺刻蚀浅沟槽隔离结构上的盖帽层。
3.根据权利要求1所述的半导体结构的形成方法,其特征在于,刻蚀所述盖帽层形成的凹槽深度为
4.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述盖帽层的材料为TiN。
5.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用氢氧化铵和双氧水的混合水溶液或者硫酸与双氧水的混合水溶液刻蚀浅沟槽隔离结构上的盖帽层,温度为0℃~70℃,时间为10s~600s。
6.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述侧墙的材料为氮化硅。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成所述侧墙的方法包括:在所述半导体衬底表面、浅沟槽隔离结构表面以及栅极结构表面形成侧墙材料层,所述侧墙材料层填充满所述凹槽;刻蚀所述侧墙材料层,去除位于半导体衬底表面、浅沟槽隔离结构表面以及栅极结构顶部表面的侧墙材料层,形成侧墙。
8.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述掩膜层的材料为光刻胶、氧化硅、氮化硅或氮氧化硅。
9.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺去除所述掩膜层。
10.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述栅极结构的形成方法包括:在所述半导体衬底表面以及浅沟槽隔离结构表面形成栅介质材料层、位于栅介质材料层表面的盖帽材料层以及位于所述盖帽材料层表面的伪栅极材料层;在所述伪栅极材料层表面形成图形化掩膜层,以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层、盖帽材料层和栅介质材料层,形成栅极结构;然后去除所述图形化掩膜层。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,形成所述栅介质材料层之前,在所述半导体衬底表面形成界面层。
12.根据权利要求11所述的半导体结构的形成方法,其特征在于,所述界面层的材料为氧化硅。
13.根据权利要求12所述的半导体结构的形成方法,其特征在于,采用热氧化工艺形成所述界面层。
14.根据权利要求10所述的半导体结构的形成方法,其特征在于,所述栅介质材料层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
15.根据权利要求10所述的半导体结构的形成方法,其特征在于,所述伪栅极材料层的材料为多晶硅。
16.根据权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述栅极结构两侧的半导体衬底内形成源漏极;在所述源漏极表面形成金属硅化物层;在半导体衬底上和浅沟槽隔离结构上形成介质层,所述介质层的表面与伪栅极表面齐平;去除所述伪栅极,形成开口;在所述开口内形成覆盖所述开口内壁表面的金属栅极,所述金属栅极包括位于开口内壁表面的功函数层和位于功函数层表面填充满开口的金属层。
17.根据权利要求16所述的半导体结构的形成方法,其特征在于,形成所述金属硅化物层的方法包括:在所述源漏极表面、浅沟槽隔离结构表面以及侧墙表面形成金属层;进行退火,使所述金属层与源漏极表面发生反应,形成金属硅化物层;去除未反应的金属层。
18.根据权利要求17所述的半导体结构的形成方法,其特征在于,采用硫酸与双氧水的混合水溶液去除所述未反应的金属层。
19.根据权利要求17所述的半导体结构的形成方法,其特征在于,所述金属层的材料是包括Ni、Ta、Ti、W、Co、Pt或Pd中的至少一种的金属。
20.一种半导体结构,根据权利要求1至19中任一权利要求所述的方法形成所述半导体结构,其特征在于,所述半导体结构包括:
半导体衬底,所述半导体衬底内形成有浅沟槽隔离结构;
位于所述半导体衬底上的若干栅极结构,部分栅极结构位于半导体衬底表面,部分栅极结构覆盖部分浅沟槽隔离结构表面,所述栅极结构包括栅介质层、位于栅介质层表面的盖帽层和位于盖帽层表面的伪栅极,其中覆盖部分浅沟槽隔离结构的栅极结构的伪栅极与栅介质层之间具有凹槽;
位于所述栅极结构侧壁表面的侧墙,所述侧墙填充满所述凹槽;
在后续氢氟酸清洗处理的过程中,由于侧墙的保护,栅介质层和盖帽层不会受到氢氟酸清洗液的损伤,侧墙的材料不会受到氢氟酸清洗液的损伤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510026369.4A CN105870005B (zh) | 2015-01-19 | 2015-01-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510026369.4A CN105870005B (zh) | 2015-01-19 | 2015-01-19 | 半导体结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105870005A CN105870005A (zh) | 2016-08-17 |
CN105870005B true CN105870005B (zh) | 2019-03-29 |
Family
ID=56622755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510026369.4A Active CN105870005B (zh) | 2015-01-19 | 2015-01-19 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105870005B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111048412B (zh) * | 2019-12-23 | 2022-12-16 | 上海华力微电子有限公司 | 冗余结构及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501141B1 (en) * | 2001-08-13 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Self-aligned contact with improved isolation and method for forming |
CN1848458A (zh) * | 2005-03-11 | 2006-10-18 | 英飞凌科技股份公司 | 半导体存储器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090020847A (ko) * | 2007-08-24 | 2009-02-27 | 삼성전자주식회사 | 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터 |
-
2015
- 2015-01-19 CN CN201510026369.4A patent/CN105870005B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501141B1 (en) * | 2001-08-13 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Self-aligned contact with improved isolation and method for forming |
CN1848458A (zh) * | 2005-03-11 | 2006-10-18 | 英飞凌科技股份公司 | 半导体存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN105870005A (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107887272B (zh) | 半导体结构及其形成方法 | |
KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
CN104810368B (zh) | Cmos晶体管及其形成方法 | |
CN105470132A (zh) | 鳍式场效应管的形成方法 | |
CN107919327A (zh) | 半导体结构及其形成方法 | |
CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
CN106158747A (zh) | 半导体结构及其形成方法 | |
CN105448730B (zh) | 半导体结构及其形成方法 | |
CN105097533A (zh) | 半导体结构的形成方法 | |
US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
CN104517901B (zh) | Cmos晶体管的形成方法 | |
CN107346783A (zh) | 半导体结构及其制造方法 | |
CN106952818A (zh) | 半导体结构的形成方法 | |
CN106486365B (zh) | 半导体器件的形成方法 | |
CN104979173B (zh) | 半导体结构及其形成方法 | |
US20150228546A1 (en) | Semiconductor device and method of removing spacers on semiconductor device | |
CN106856208B (zh) | 纳米线半导体器件及其形成方法 | |
CN105870005B (zh) | 半导体结构及其形成方法 | |
CN105990341B (zh) | 半导体结构及其形成方法 | |
CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
CN108281477A (zh) | 鳍式场效应管及其形成方法 | |
CN106952819A (zh) | 鳍式场效应晶体管的形成方法 | |
CN105590861A (zh) | 晶体管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |