CN111048412B - 冗余结构及其形成方法 - Google Patents
冗余结构及其形成方法 Download PDFInfo
- Publication number
- CN111048412B CN111048412B CN201911334713.0A CN201911334713A CN111048412B CN 111048412 B CN111048412 B CN 111048412B CN 201911334713 A CN201911334713 A CN 201911334713A CN 111048412 B CN111048412 B CN 111048412B
- Authority
- CN
- China
- Prior art keywords
- layer
- constant film
- dielectric constant
- semiconductor substrate
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002955 isolation Methods 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- 229910004129 HfSiO Inorganic materials 0.000 claims 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种冗余结构及其形成方法，通过形成覆盖介电常数膜层的多晶硅层。执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在隔离层上，以暴露出所述隔离层的部分。由于所述刻蚀工艺停止在所述隔离层上，能够避免刻蚀有源区的所述多晶硅层，从而避免所述有源区的所述半导体衬底上产生刻蚀残留的多晶硅层。进一步的，由于所述多晶硅层覆盖所述高介电常数膜层，从而避免所述高介电常数膜层暴露，进而避免对所述半导体衬底造成污染。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种冗余结构及其形成方法。
背景技术
在现有技术中，在形成冗余结构的过程中，需要在所述半导体衬底上形成膜层，在对膜层进行刻蚀时，刻蚀工艺包含一定的过刻蚀，由此会在半导体衬底中形成沟槽，在后续形成膜层以及刻蚀工艺中，会导致半导体衬底中的沟槽的侧壁上有残留物，残留物会在后续的工艺流程中剥落，由此会对半导体衬底造成污染，从而造成半导体衬底的缺陷。
发明内容
本发明的目的在于提供一种冗余结构及其形成方法，以解决所述冗余结构在形成过程中造成的污染以及缺陷问题。
为解决上述技术问题，本发明提供一种冗余结构的形成方法，包括：
提供半导体衬底，所述半导体衬底包括有源区和隔离区；所述有源区的所述半导体衬底上形成有介质层，所述隔离区的所述半导体衬底上形成有隔离层；
去除所述介质层，暴露出所述半导体衬底的部分；
在暴露的所述半导体衬底上形成栅氧化层；
形成介电常数膜层，所述介电常数膜层覆盖所述栅氧化层和所述隔离层；
形成多晶硅层，所述多晶硅层覆盖所述介电常数膜层；以及，
执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在所述隔离层上，以暴露出所述隔离层的部分。
可选的，在所述的冗余结构的形成方法中，所述介质层包括依次形成的氧化层、硅材料层、垫氧化硅层和垫氮化硅层，所述氧化层覆盖所述有源区的所述半导体衬底。
可选的，在所述的冗余结构的形成方法中，通过干法刻蚀和湿法刻蚀去除所述介质层。
可选的，在所述的冗余结构的形成方法中，去除所述介质层的方法包括：
通过湿法刻蚀去除所述垫氮化硅层，暴露出所述垫氧化硅层；
通过干法刻蚀去除所述垫氧化层和所述硅材料层，暴露出所述氧化层；
通过干法刻蚀或者湿法刻蚀去除所述氧化层。
可选的，在所述的冗余结构的形成方法中，通过沉积或者溅射的方法形成所述介电常数膜层。
可选的，在所述的冗余结构的形成方法中，所述介电常数膜层为高介电常数膜层。
可选的，在所述的冗余结构的形成方法中，在形成所述多晶硅层后，所述冗余结构的形成方法还包括，去除部分所述多晶硅层和部分所述介电常数膜层，暴露出所述隔离层的部分。
可选的，在所述的冗余结构的形成方法中，通过干法刻蚀去除部分所述多晶硅层和部分所述介电常数膜层。
可选的，在所述的冗余结构的形成方法中，所述隔离层的材质为氧化硅。
基于同一发明构思，本发明还提供一种冗余结构，所述冗余结构包括：
半导体衬底，所述半导体衬底包括有源区和隔离区；
所述有源区的所述半导体衬底上形成有栅氧化层；所述隔离区的所述半导体衬底上形成有隔离层；
所述栅氧化层以及部分所述隔离层上形成有介电常数膜层；
所述介电常数膜层上形成有多晶硅层。
可选的，在所述的冗余结构中，所述介电常数膜层的材料选自于HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZO、Al2O3、La2O3、ZrO2和LaAlO中的任一种或多种。
在本发明提供的冗余结构及其形成方法中，通过在所述半导体衬底上形成栅氧化层；形成覆盖所述栅氧化层和隔离层的高介电常数膜层；以及形成覆盖所述介电常数膜层的多晶硅层。执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在所述隔离层上，以暴露出所述隔离层的部分。即所述刻蚀工艺停止在所述隔离层上，由此能够避免刻蚀所述有源区的所述多晶硅层，从而避免所述有源区的所述半导体衬底上产生刻蚀残留的多晶硅层。进一步的，由于所述多晶硅层覆盖所述高介电常数膜层，从而避免所述高介电常数膜层暴露，进而避免对所述半导体衬底造成污染以及缺陷。
附图说明
图1是本发明具体实施例的冗余结构的形成方法的流程示意图；
图2-图10是本发明具体实施例的冗余结构的形成方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；101-有源区；102-隔离区；110-介质层；111-氧化层；112-硅材料层；113-垫氧化硅层；114-垫氮化硅层；115-隔离材料层；120-隔离层；130-栅氧化层；140-介电常数膜层；150-多晶硅层。
具体实施方式
以下结合附图和具体实施例对本发明提出的冗余结构及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
接下去，本申请将结合具体实施例做进一步描述。
请参考图1，图1是本发明具体实施例的冗余结构的形成方法的流程示意图。如图1所示，本发明一实施例提供一种冗余结构的形成方法，包括以下步骤：
步骤S1：提供半导体衬底，所述半导体衬底包括有源区和隔离区；所述有源区的所述半导体衬底上形成有介质层，所述隔离区的所述半导体衬底上形成有隔离层；
步骤S2：去除所述介质层，暴露出所述有源区的所述半导体衬底；
步骤S3：在暴露出的所述半导体衬底上形成栅氧化层；
步骤S4：形成介电常数膜层，所述介电常数膜层覆盖所述栅氧化层和所述隔离层；
步骤S5：形成多晶硅层，所述多晶硅层覆盖所述介电常数膜层；
步骤S6：执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在所述隔离层上，以暴露出所述隔离层的部分。
请参考图2和图3，图2和图3是本发明具体实施例的冗余结构的形成方法中各步骤中形成的结构示意图；在步骤S1中，所述半导体衬底100包括有源区101和隔离区102；所述有源区101的所述半导体衬底100上形成有介质层110；所述介质层110包括依次形成的氧化层111、硅材料层112、垫氧化硅层113和垫氮化硅层114，所述氧化层111位于所述有源区110的所述半导体衬底100的表面。所述隔离区102的所述半导体衬底100上形成有隔离层120。所述隔离层120的形成方法可以为，在所述隔离区102的所述半导体衬底100中形成浅沟槽，在所述浅沟槽中填充隔离材料，形成隔离材料层115，如图2所示，所述隔离材料层115延伸到所述介质层110上。如图3所示，去除所述介质层110上的隔离材料层115，以形成所述隔离层120。在去除所述隔离材料层115的过程中，会去除部分所述介质层110。其中，可以通过研磨的方法去除所述介质层110上的所述隔离材料层115。优选的，所述隔离层120的材质可以为氧化硅。
请参考图4-图6，图4-图6是本发明具体实施例的冗余结构的形成方法中在步骤S2中所形成的结构的示意图。在步骤S2中，可以通过干法刻蚀和湿法刻蚀的方法去除所述介质层110，具体的包括：
通过湿法刻蚀去除所述垫氮化硅层114，暴露出所述垫氧化硅层113；通过干法刻蚀去除所述垫氧化层113和所述硅材料层112，暴露出所述氧化层111；通过干法刻蚀或者湿法刻蚀去除所述氧化层111。所述湿法刻蚀所采用的溶液可以为磷酸，其具有较高的选择比以及易于控制。如图6所示，在去除所述介质层110的过程中，会因所述干法刻蚀和所述湿法刻蚀的过刻蚀在所述有源区的所述半导体衬底100中形成沟槽；以及会去除部分所示隔离层120。
请参考图7，在步骤S3中，形成栅氧化层130，所述栅氧化层130覆盖暴露的所述半导体衬底100，即所述栅氧化层130覆盖所述半导体衬底100中的沟槽的表面。可以采用现有工艺形成所述栅氧化层130，不再做赘述。
请参考图8，在步骤S4中，可以通过沉积或者溅射的方法，形成介电常数膜层140，但不限于此，也可以通过本领域人员所知的其他方法形成所述介电常数膜层140，比如热氧化的方法等。所述介电常数膜层140覆盖所述栅氧化层130和所述隔离层120。所述介电常数膜层140可以为高介电常数膜层。比如，可以是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZO、Al2O3、La2O3、ZrO2和LaAlO中的任一种或多种。
请参考图9，在步骤S5中，可以通过多晶硅生长工艺形成多晶硅层150，所述多晶硅层覆盖所述介电常数膜层140。并且所述多晶硅层150能够填充所述半导体衬底100中的沟槽，或者所述多晶硅层150能够覆盖所述半导体衬底100中的沟槽。
请参考图10，在步骤S6中，执行刻蚀工艺，选择性刻蚀所述多晶硅层150和所述介电常数膜层140，并停止在所述隔离层102上，暴露出所述隔离层102的部分。即去除部分所述隔离区102的部分所述多晶硅层150和部分所述介电常数膜层。所述刻蚀工艺停止在所述隔离层102上，由此避免刻蚀所述有源区1的所述多晶硅层150，从而避免所述有源区101的所述半导体衬底100上产生刻蚀残留的多晶硅层150，进而避免在后续的工艺中所述多晶硅层50的剥落。进一步的，由于所述多晶硅层150覆盖所述高介电常数膜层，由此避免所述高介电常数膜层150暴露，从而避免对所述半导体衬底100造成污染以及缺陷。可以在后续的工艺中在暴露出的所述隔离层120上形成结构。优选的，可以通过干法刻蚀去除部分所述多晶硅层150和部分所述介电常数膜层140。保留所述有源区101和部分所述隔离层120上的所述高介电常数膜层140和所述多晶硅层150。以避免所述多晶硅层150在后续的工艺中脱落，从而避免造成缺陷。采用所述干法刻蚀的好处是，能够对所述隔离区102的所述多晶硅层150和所述介电常数膜层140垂直刻蚀，具有良好的刻蚀选择性。在对所述多晶硅层150和所述介电常数膜层140的刻蚀过程中带有一定的物理轰击，能够仅去除需去除的所述多晶硅层150和所述高介电常数膜层140。避免对所述有源区101的所述多晶硅层150造成损伤。
请继续参考图10，基于同一发明构思，本发明一实施例提供一种冗余结构，所述冗余结构包括：
半导体衬底100，所述半导体衬底100包括有源区101和隔离区102；
所述有源区101的所述半导体衬底100上形成有栅氧化层130；所述隔离区102的所述半导体衬底100上形成有隔离层120；
所述栅氧化层130以及部分所述隔离层120上形成有介电常数膜层140；
所述介电常数膜层上形成有多晶硅层150。
在本申请的实施例中，所述多晶硅层150覆盖所述介电常数膜层140，由此避免所述高介电常数膜层140的暴露，从而避免对所述半导体衬底100造成污染。所述介电常数膜层140的材料可以是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZO、Al2O3、La2O3、ZrO2和LaAlO中的任一种或多种。
综上所述，在本申请提供的冗余结构及其形成方法中，通过在所述半导体衬底上形成栅氧化层；形成覆盖所述栅氧化层和隔离层的高介电常数膜层；以及形成覆盖所述介电常数膜层的多晶硅层。执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在所述隔离层上，以暴露出所述隔离层的部分。其中，所述刻蚀工艺停止在所述隔离层上，由此避免刻蚀所述有源区的所述多晶硅层，从而避免所述有源区的所述半导体衬底上产生刻蚀残留的多晶硅层。进一步的，由于所述多晶硅层覆盖所述高介电常数膜层，从而避免所述高介电常数膜层暴露，进而避免对所述半导体衬底造成污染。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种冗余结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括有源区和隔离区；所述有源区的所述半导体衬底上形成有介质层，所述隔离区的所述半导体衬底上形成有隔离层；
去除所述介质层，暴露出所述有源区的所述半导体衬底；
在暴露出的所述半导体衬底上形成栅氧化层；
形成介电常数膜层，所述介电常数膜层覆盖所述栅氧化层和所述隔离层；
形成多晶硅层，所述多晶硅层覆盖所述介电常数膜层；以及，
执行刻蚀工艺，选择性刻蚀所述多晶硅层和所述介电常数膜层，并停止在所述隔离层上，暴露出所述隔离层的部分，剩余的所述多晶硅层覆盖剩余的所述介电常数膜层，剩余的所述介电常数膜层覆盖部分所述隔离层。
2.如权利要求1所述的冗余结构的形成方法，其特征在于，所述介质层包括依次形成的氧化层、硅材料层、垫氧化硅层和垫氮化硅层，所述氧化层覆盖所述有源区的所述半导体衬底。
3.如权利要求1所述的冗余结构的形成方法，其特征在于，通过干法刻蚀和湿法刻蚀去除所述介质层。
4.如权利要求2所述的冗余结构的形成方法，其特征在于，去除所述介质层的方法包括：
通过湿法刻蚀去除所述垫氮化硅层，暴露出所述垫氧化硅层；
通过干法刻蚀去除所述垫氧化硅 层和所述硅材料层，暴露出所述氧化层；
通过干法刻蚀或湿法刻蚀去除所述氧化层。
5.如权利要求1所述的冗余结构的形成方法，其特征在于，通过沉积或者溅射的方法形成所述介电常数膜层。
6.如权利要求5所述的冗余结构的形成方法，其特征在于，所述介电常数膜层为高介电常数膜层。
7.如权利要求6所述的冗余结构的形成方法，其特征在于，通过干法刻蚀去除部分所述多晶硅层和部分所述介电常数膜层。
8.如权利要求1所述的冗余结构的形成方法，其特征在于，所述隔离层的材质为氧化硅。
9.一种冗余结构，其特征在于，所述冗余结构包括：
半导体衬底，所述半导体衬底包括有源区和隔离区；
所述有源区的所述半导体衬底上形成有栅氧化层；所述隔离区的所述半导体衬底上形成有隔离层；
所述栅氧化层以及部分所述隔离层上形成有介电常数膜层；
所述介电常数膜层上形成有多晶硅层，所述多晶硅层覆盖所述介电常数膜层。
10.如权利要求9所述的冗余结构，其特征在于，所述介电常数膜层的材料选自于HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZO、Al2O3、La2O3、ZrO2和LaAlO中的任一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911334713.0A CN111048412B (zh) | 2019-12-23 | 2019-12-23 | 冗余结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911334713.0A CN111048412B (zh) | 2019-12-23 | 2019-12-23 | 冗余结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048412A CN111048412A (zh) | 2020-04-21 |
| CN111048412B true CN111048412B (zh) | 2022-12-16 |
Family
ID=70238333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911334713.0A Active CN111048412B (zh) | 2019-12-23 | 2019-12-23 | 冗余结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048412B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870005A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5114844B2 (ja) * | 2005-02-14 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2010003812A (ja) * | 2008-06-19 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置およびその製造方法 |
-
2019
- 2019-12-23 CN CN201911334713.0A patent/CN111048412B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870005A (zh) * | 2015-01-19 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048412A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8766363B2 (en) | Method and structure for forming a localized SOI finFET | |
| US7297598B2 (en) | Process for erase improvement in a non-volatile memory device | |
| US8426277B2 (en) | Semiconductor process | |
| US20150035084A1 (en) | Mos transistors and fabrication method thereof | |
| KR20040096365A (ko) | 반도체소자의 제조방법 | |
| US8895396B1 (en) | Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures | |
| CN1649171A (zh) | 在soi上形成平面多栅极晶体管结构和其方法 | |
| US20150279684A1 (en) | Method of forming semiconductor fins | |
| US6673635B1 (en) | Method for alignment mark formation for a shallow trench isolation process | |
| US8753968B2 (en) | Metal gate process | |
| CN111048412B (zh) | 冗余结构及其形成方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
| US10103034B2 (en) | Method of planarizing substrate surface | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| CN108257860A (zh) | 一种栅极氧化层的制作方法 | |
| CN111613570B (zh) | 半导体器件及其形成方法 | |
| CN115084030A (zh) | 一种高压器件的形成方法及高压器件 | |
| US7560389B2 (en) | Method for fabricating semiconductor element | |
| KR100417461B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103177955B (zh) | 一种实现可剥离侧壁的制程方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| US10211107B1 (en) | Method of fabricating fins including removing dummy fins after fluorocarbon flush step and oxygen clean step | |
| CN114864479A (zh) | 半导体器件及其制作方法 | |
| CN109786337B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |