CN106952819A - 鳍式场效应晶体管的形成方法 - Google Patents
鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN106952819A CN106952819A CN201610006672.2A CN201610006672A CN106952819A CN 106952819 A CN106952819 A CN 106952819A CN 201610006672 A CN201610006672 A CN 201610006672A CN 106952819 A CN106952819 A CN 106952819A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- groove
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000005669 field effect Effects 0.000 title claims abstract description 46
- 238000000926 separation method Methods 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 26
- 230000000873 masking effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009413 insulation Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 74
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000009969 flowable effect Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 229940094989 trimethylsilane Drugs 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- -1 silicon Alkane Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底上具有若干鳍部和位于鳍部顶部的掩膜层，相邻鳍部之间有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽；形成隔离层，隔离层表面与掩膜层表面齐平；对隔离层进行第一回刻蚀；对掩膜层进行刻蚀，暴露出鳍部两端的部分表面；形成第一图形化掩膜层，暴露出鳍部两端表面；刻蚀鳍部，在所述鳍部两端形成圆角；去除第一图形化掩膜层，形成第二图形化掩膜层，覆盖第二凹槽内的隔离层；对隔离层进行第二回刻蚀；去除掩膜层，形成横跨鳍部的栅极以及位于隔离层表面的伪栅极，伪栅极与栅极平行；在栅极和伪栅极的侧壁表面形成侧墙。所述方法可以提高形成的鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
为了进一步提高鳍式场效应晶体管的性能，应力工程被引入晶体管的制程中，在鳍部两端刻蚀形成源漏凹槽后，在所述源漏凹槽内外延形成SiGe或SiP等应力材料作为源漏材料，对晶体管的沟道区域施加应力，从而提高沟道区域内的载流子迁移率，进而提高形成的鳍式场效应晶体管的性能。
现有技术在形成鳍式场效应晶体管的过程中，为了提高多晶硅栅极的图形均匀性，在形成横跨鳍部的栅极同时，还会在浅沟槽隔离结构上形成与栅极平行的伪栅极，然后再在鳍部两端形成源漏凹槽。由于现有技术中，鳍部之间的浅沟槽隔离结构的高度低于鳍部高度，导致在鳍部两端形成的源漏凹槽的一侧没有侧壁，在所述源漏凹槽内外延形成应力材料时，所述应力材料容易发生坍塌等问题，导致应力材料的应力释放，从而对晶体管沟道区域施加的应力效果变差。且源漏凹槽内的应力层，容易与浅沟槽隔离结构表面的伪栅极之间发生桥连，影响形成的鳍式场效应晶体管的性能。
现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，提高形成的鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干鳍部和位于所述鳍部顶部的掩膜层，相邻鳍部之间具有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽，所述第一凹槽和第二凹槽相交；在第一凹槽和第二凹槽内形成隔离层，隔离层表面与掩膜层表面齐平；对所述隔离层进行第一回刻蚀，使所述隔离层的表面低于鳍部顶部表面；对所述掩膜层进行刻蚀，暴露出鳍部两端的部分表面；形成第一图形化掩膜层，所述第一图形化掩膜层暴露出所述鳍部未被掩膜层覆盖的两端表面；以第一图形化掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部两端形成圆角；去除所述第一图形化掩膜层之后，形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第二凹槽内的隔离层；以所述第二图形化掩膜层为掩膜，对所述隔离层进行第二回刻蚀，使第二凹槽内的隔离层高于其他区域内的隔离层表面；去除所述掩膜层，形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的伪栅极，所述伪栅极与栅极平行；在所述栅极和伪栅极的侧壁表面形成侧墙。
可选的，对所述掩膜层进行刻蚀，暴露出的鳍部两端的表面宽度为1nm～3nm。
可选的，采用各向同性刻蚀工艺刻蚀所述掩膜层。
可选的，所述各向同性刻蚀工艺为湿法刻蚀工艺。
可选的，所述掩膜层的材料为氮化硅。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
可选的，对所述隔离层进行第一回刻蚀后，所述隔离层的表面与鳍部顶部表面之间的距离为2nm～6nm。
可选的，采用干法刻蚀工艺刻蚀所述鳍部，在所述鳍部两端形成圆角。
可选的，所述圆角的深度为1nm～6nm。
可选的，所述栅极和伪栅极表面还具有硬掩膜层。
可选的，所述栅极和伪栅极的形成方法包括：在所述半导体衬底上形成栅极材料层，所述栅极材料层覆盖隔离层和鳍部；在所述栅极材料层表面形成硬掩膜层；以所述硬掩膜层对所述栅极材料层进行图形化，形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的与所述栅极平行的伪栅极。
可选的，还包括：在形成所述栅极材料层之前，在所述半导体衬底上形成覆盖隔离层和鳍部的栅介质层。
可选的，所述侧墙填充满鳍部与伪栅极之间的间隙。
可选的，所述侧墙的厚度大于鳍部与伪栅极之间的间隙宽度。
可选的，所述侧墙的形成方法包括：形成覆盖所述硬掩膜层、栅极和伪栅极的侧墙材料层；采用无掩膜刻蚀工艺，对所述侧墙材料层进行刻蚀，形成所述侧墙。
可选的，还包括：刻蚀栅极两侧的鳍部，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极。
可选的，所述应力层的材料为SiGe或SiP。
可选的，所述在第一凹槽和第二凹槽内形成隔离层的方法包括：形成填充满第一凹槽、第二凹槽且覆盖掩膜层的隔离材料层；以所述掩膜层作为停止层，对所述隔离材料层进行平坦化，使所述隔离材料层的表面与掩膜层表面齐平，形成隔离层。
可选的，采用可流动性化学气相沉积工艺形成所述隔离材料层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在半导体衬底上形成隔离层，所述隔离层填充满第一凹槽、第二凹槽且表面与鳍部表面的掩膜层齐平；然后对隔离层进行第一回刻蚀，使隔离层表面低于鳍部顶部表面；再对掩膜层进行刻蚀，暴露出鳍部两端的部分表面；然后对鳍部两端表面进行刻蚀，形成圆角；然后对第二凹槽内的隔离层进行第二回刻蚀，暴露出鳍部的部分侧壁；再形成横跨鳍部的栅极，以及位于隔离层表面与栅极平行排列的伪栅极；然后在所述伪栅极和栅极侧壁表面形成侧墙。由于所述伪栅极下方的隔离层未进行第二回刻蚀，所以，所述伪栅极的底面位置与鳍部顶部之间的距离较小，所以，所述鳍部与伪栅极之间的间隙也较小，所述侧墙可以填充满所述间隙；并且，由于鳍部两端通过刻蚀形成有圆角，使得所述鳍部与伪栅极之间的间隙的底部宽度增大，有利于提高所述侧墙在所述间隙内的填充质量。
进一步的，刻蚀所述栅极两侧的鳍部，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极。由于所述鳍部两端与伪栅极之间形成有侧墙，且伪栅极侧壁表面的侧墙位于部分鳍部上方，作为刻蚀鳍部形成源漏凹槽的掩膜，从而使得形成源漏凹槽之后，在所述源漏凹槽内形成应力层时，应力层能够在源漏凹槽两端侧壁同时外延生长，能保持较好的形貌，从而避免发生应力释放问题，从而可以提高形成的鳍式场效应晶体管的性能。
所述源漏凹槽四面均有侧壁，在形成源漏极时，应力层在外延过程中，受到四周侧壁的限制，不会发生坍塌等问题，能保持较好的形貌，从而避免发生应力释放问题，从而可以提高形成的鳍式场效应晶体管的性能。
附图说明
图1是本发明的一个实施例的鳍式场效应晶体管的结构示意图；
图2至图19是本发明的另一实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
请参考图1，为本发明的一个实施例的鳍式场效应晶体管的结构示意图。所述鳍式场效应晶体管的结构中，沿鳍部10长度方向上排列的相邻的鳍部10两端之间通过浅沟槽隔离结构20进行隔离，为了获得一定的鳍部高度，浅沟槽隔离结构20的表面低于鳍部10的表面。在形成横跨鳍部10的多晶硅栅极21过程中，为了提高多晶硅栅极21的图形均匀性，通常会在沿鳍部10长度方向上排列的相邻鳍部10之间的浅沟槽隔离结构20表面形成伪多晶硅栅极22，由于浅沟槽隔离结构20的表面低于鳍部10的顶部表面，导致伪多晶硅栅极22的底部也低于鳍部10顶部表面。在位于多晶硅栅极21两侧的鳍部10内形成源漏凹槽的过程中，在鳍部两端形成的源漏凹槽在远离栅极的一侧没有侧壁，在所述源漏凹槽内外延形成应力材料时，所述应力材料沿晶格生长，使得靠近栅极一侧的应力材料外延生长的较快，形成表面倾斜的应力层，所述应力层11对晶体管沟道区域施加的应力效果下降，且所述应力层11也容易与伪多晶硅栅极22之间发生桥连，影响形成的鳍式场效应晶体管的性能。
本发明的实施例中，在未回刻蚀的浅沟槽隔离结构表面形成伪栅极，避免后续在形成源漏凹槽的过程中，对源漏凹槽的形貌造成影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2和图3，提供半导体衬底100，所述半导体衬底100上具有若干鳍部101和位于所述鳍部101顶部的掩膜层200，相邻鳍部101之间具有与鳍部101平行排列的第一凹槽102和与鳍部101垂直排列的第二凹槽103，所述第一凹槽102和第二凹槽103相交。图3为俯视示意图，图2为沿图3中割线AA’的剖面示意图。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
本实施例中，所述鳍部101的形成方法包括：采用自对准双图形工艺刻蚀半导体衬底100，以所述掩膜层200为掩膜，刻蚀所述半导体衬底100形成平行排列的连续的长条状鳍部图形，以及相邻鳍部图形之间的第一凹槽102；然后再刻蚀所述鳍部图形，将所述长条状的鳍部图形沿垂直鳍部图形的方向断开，形成鳍部101以及第二凹槽103。采用自对准双图形工艺可以形成宽度较小的鳍部101，以提高所述半导体结构的集成度。在本发明的其他实施例中，也可以直接刻蚀所述半导体衬底100，形成所述鳍部101。
本实施例中，所述掩膜层200的材料为氮化硅。本发明的其他实施例中，所述掩膜层200与鳍部101顶部表面之间还可以形成有氧化硅层，所述氧化硅层可以提高掩膜层200与鳍部101顶部之间的粘附性。
在形成所述鳍部101之后，还可以在所述第一凹槽102、第二凹槽103内壁表面形成垫氧化层，以提高后续在第一凹槽102、第二凹槽103内形成的隔离层的质量。所述垫氧化层的材料为氧化硅，可以采用原位水汽生成工艺形成所述垫氧化层，还可以采用干氧氧化或湿氧氧化工艺对所述第一凹槽102、第二凹槽103的内壁表面进行氧化，形成垫氧化层。
请参考图4，在第一凹槽102和第二凹槽103(请参考图3)内形成隔离层104，隔离层104表面与掩膜层200表面齐平。图4为沿垂直鳍部101长度方向的剖面示意图。
所述在第一凹槽102和第二凹槽103内形成隔离层104的方法包括：形成填充满第一凹槽102、第二凹槽103且覆盖掩膜层200的隔离材料层；以所述掩膜层200作为停止层，对所述隔离材料层进行平坦化，使所述隔离材料层的表面与掩膜层200表面齐平，形成隔离层104。
可以采用化学气相沉积工艺、高密度等离子体沉积工艺、可流动性化学气相沉积工艺、等离子体增强化学气相沉积工艺或高深宽比沉积工艺等形成所述隔离材料层。本实施例中，采用可流动性化学气相沉积工艺(FCVD)形成所述隔离材料层。所述可流动性化学沉积工艺的反应物包括介质材料前驱物和工艺前驱物。所述介质材料前驱物具有可流动性和一定的粘度，包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷等。本实施例中采用的介质材料前驱物为三甲基硅烷。所述工艺前驱物包括含氮的前驱物，例如H2和N2混合气体、N2、NH3、NH4OH、NO、N2O等，还可以包括含氢的化合物、含氧的化合物，例如H2、H2和N2混合气体、O3、O2、H2O2、H2O中的一种或多种气体。所述工艺前驱物可以被等离子体化。本实施例中采用的工艺前驱物为NH3。所述介质材料前驱物和工艺前驱物反应形成氮硅化物，然后在含氧气体内退火，形成固化的氧化硅层，作为隔离材料层。
本实施例中，半导体衬底100的温度在进行FCVD过程中被保持在预定的温度范围内，以确保反应物的流动性。在本实施例中，所述半导体衬底100温度小于100℃，可以是30℃或80℃。
在形成所述隔离材料层之前，还可以在所述第一凹槽102、第二凹槽103内壁表面形成垫氧化层。所述垫氧化层可以避免隔离材料层与第一凹槽102、第二凹槽103内壁的材料晶格不匹配而造成较大应力，同时可以修复在刻蚀形成第一凹槽102、第二凹槽103的过程中，对第一凹槽102、第二凹槽103内壁表面造成的损伤。
采用化学机械研磨工艺，以所述掩膜层200作为停止层，对所述隔离材料层进行平坦化处理，去除位于掩膜层200表面的隔离材料层，使所述隔离材料层的表面与掩膜层200表面齐平。
请参考图5至图7，对所述隔离层104进行第一回刻蚀，使所述隔离层104的表面低于鳍部101顶部表面。图7为对所述隔离层104进行第一回刻蚀之后的俯视示意图；图5为图7中沿割线AA’的剖面示意图；图7为图6中虚线框中区域沿割线BB’的剖面示意图。
采用干法刻蚀工艺，对所述隔离层104进行第一回刻蚀。所述干法刻蚀工艺采用的刻蚀气体可以是CF4、C3H8、CFH3等含氟气体。所干法刻蚀工艺对隔离层104具有较高的刻蚀选择性。在本发明的其他实施例中，还可以采用湿法刻蚀工艺，对所述隔离层104进行刻蚀，所述湿法刻蚀工艺采用的刻蚀溶液可以是HF溶液。
对所述隔离层104进行第一回刻蚀之后，所述隔离层104的表面与鳍部101顶部表面之间的距离为2nm～6nm，暴露出鳍部101的部分侧壁，便于后续对鳍部101的两端表面进行刻蚀，形成圆角。
请参考图8，对所述掩膜层200(请参考图6)进行刻蚀，暴露出鳍部101长度方向上的两端的部分表面。
本实施例中，对所述掩膜层200(请参考图6)进行各向同性刻蚀，使掩膜层200的各个方向上均受到刻蚀，形成刻蚀后的掩膜层200a，使得刻蚀后的掩膜层200a的高度、宽度和长度尺寸与刻蚀前相比均有所下降。在沿鳍部101的长度方向上，使得掩膜层200a的宽度缩小，暴露出鳍部101的两端表面。所述各向同性刻蚀工艺可以为湿法刻蚀工艺，具体的，所述湿法刻蚀工艺选择对掩膜层200具有较高选择性的刻蚀溶液，本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，对掩膜层200具有较高的刻蚀速率，而不会对隔离层104以及鳍部101造成损伤。在本发明的其他实施例中，所述各向同性刻蚀工艺还可以是气相刻蚀工艺，采用对掩膜层200具有较高刻蚀速率的气体，通过热运动，与掩膜层200的材料发生反应，产生挥发性物质，以实现对所述掩膜层200的各向同性刻蚀，所述刻蚀气体可以是含氟气体，例如SF6。
暴露出的鳍部101长度方向上的两端的表面宽度为1nm～3nm，便于后续对鳍部101的两端进行刻蚀，形成圆角。本实施例中，暴露出的鳍部101长度方向上的两端的表面宽度为2nm。如果鳍部101两端暴露的表面宽度不能过大，会导致后续对鳍部101进行刻蚀之后，鳍部101的长度过小，有源区面积过小，影响形成的鳍式场效应晶体管的性能。
请参考图9和图10，形成第一图形化掩膜层，所述第一图形化掩膜层暴露出鳍部101长度方向上的未被掩膜层200a覆盖的鳍部101两端表面。图10为形成所述第一图形化掩膜层后的俯视示意图，图9为图10中虚线框区域沿割线BB’方向的剖面示意图。
本实施例中，所述第一图形化掩膜层包括：有机介质层201和光刻胶层202。所述第一图形化掩膜层的形成方法包括：在所述隔离层104、掩膜层200和鳍部101表面形成表面平坦的有机介质材料层，然后在所述有机介质材料层表面形成光刻胶，对所述光刻胶进行曝光显影，形成具有第一图形的光刻胶层202，然后以所述光刻胶层为掩膜，刻蚀所述有机介质材料层，将第一图形传递至有机介质材料层内，形成有机介质层201。在本发明的其他实施例中，所述第一图形化掩膜层也可以是单层的光刻胶层。
所述第一图形化掩膜层横跨鳍部101，暴露出鳍部101的两端。本实施例中，所述第一图形化掩膜层的宽度与掩膜层200a的宽度一致。
由于本实施例中，对掩膜层200采用各向同性刻蚀工艺，不仅暴露出鳍部101长度方向上的两端表面，还暴露出鳍部101宽度方向上的部分表面，所述图形化掩膜层横跨鳍部101，使得仅有鳍部101长度方向上的两端表面暴露。
请参考图11，以所述第一图形化掩膜层为掩膜，刻蚀所述鳍部101，在所述鳍部101两端形成圆角。
具体的采用干法刻蚀工艺，以所述第一图形化掩膜层为掩膜，对所述鳍部101进行刻蚀，使得鳍部101两端未被覆盖部分的高度下降至隔离层104表面，形成圆角，所述鳍部101被刻蚀位置表面呈圆弧状。
本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。
所述圆角的深度为1nm～6nm。
请参考图12，去除所述第一图形化掩膜层。
本实施例中，采用湿法刻蚀工艺去除所述光刻胶层202和有机介质层201。在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述第一图形化掩膜层，例如灰化工艺。
去除所述第一图形化掩膜层之后，暴露出掩膜层200a的表面，以及相邻鳍部101之前的隔离层104的表面。
请参考图13和图14，形成第二图形化掩膜层300，所述第二图形化掩膜层300覆盖第二凹槽103(请参考图3)内的隔离层104；以所述第二图形化掩膜层300为掩膜，对所述隔离层104进行第二回刻蚀，使第二凹槽内的隔离层104表面高于其他区域内的隔离层104表面。图13为图14虚线框区域沿割线BB’的剖面示意图。
所述第二图形化掩膜层300覆盖第二凹槽内的隔离层104，暴露出沿垂直鳍部101长度方向排列的相邻鳍部101之间的隔离层104表面。在对所述隔离层104进行刻蚀的过程中，所述第二图形化掩膜层300覆盖的隔离层104不被刻蚀，而位于沿垂直鳍部101长度方向排列的相邻鳍部101之间的隔离层104则受到刻蚀，高度下降，暴露出鳍部101的部分侧壁，便于后续形成横跨鳍部101的栅极，使得栅极覆盖鳍部101的部分侧壁。
采用干法刻蚀工艺，对所述隔离层104进行第二回刻蚀。所述干法刻蚀工艺采用的刻蚀气体可以是CF4、C3H8、CFH3等含氟气体。所干法刻蚀工艺对隔离层104具有较高的刻蚀选择性。在本发明的其他实施例中，还可以采用湿法刻蚀工艺，对所述隔离层104进行刻蚀，所述湿法刻蚀工艺采用的刻蚀溶液可以是HF溶液。
由于所述第二图形化掩膜层300覆盖第二凹槽内的隔离层104，使得与鳍部101平行排列的第二凹槽内的隔离层104未被刻蚀，所述第二凹槽内的隔离层104的表面高于其他区域的隔离层104表面。
请参考图15和图16，去除所述掩膜层200a，形成横跨鳍部101的栅极302a以及位于第二凹槽内的隔离层表面的伪栅极302b，所述伪栅极302b与栅极302a平行。图15为图16虚线框区域沿割线BB’的剖面示意图。
采用湿法刻蚀工艺去除所述掩膜层200a，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。去除所述掩膜层200a之后，暴露出鳍部101的表面。
本实施例中，所述栅极302a和伪栅极302b表面还具有硬掩膜层，所述硬掩膜层包括：有机介质层303、位于有机介质层303表面的氧化硅层304、位于氧化硅层304表面的氮化硅层305。
所述栅极302a和伪栅极302b的形成方法包括：在所述半导体衬底100上形成栅极材料层，所述栅极材料层覆盖隔离层104和鳍部101；在所述栅极材料层表面形成硬掩膜层；以所述硬掩膜层为掩膜，对所述栅极材料层进行图形化，形成横跨鳍部101的栅极302a以及位于第二凹槽内的隔离层104表面的与所述栅极302a平行的伪栅极302b。本实施例中，在形成所述栅极材料层之后，还包括对所述栅极材料层进行平坦化，使得所述栅极材料层的表面平坦。
本实施例中，在形成所述栅极302a和伪栅极302b之前，还包括在所述鳍部101、隔离层104表面形成栅介质层301，所述栅介质层301的材料为氧化硅，可以采用原子层沉积工艺或化学气相沉积工艺等方法形成。
所述伪栅极302b的宽度略小于隔离层104的顶部宽度，所以所述鳍部101与伪栅极302b之间具有间隙。由于所述伪栅极302b下方的隔离层104未进行第二回刻蚀，所以，所述伪栅极202b的底面位置与鳍部101顶部之间的距离较小，所以，所述鳍部101与伪栅极302b之间的间隙也较小，后续可以通过侧墙填充满所述间隙。
请参考图17，形成覆盖所述硬掩膜层、栅极302a和伪栅极302b的侧墙材料层306。
所述侧墙材料层306的材料为氮化硅，可以采用化学气相沉积工艺形成所述侧墙材料层306。
所述侧墙材料层306的厚度大于鳍部101与伪栅极302b之间的间隙宽度，从而所述侧墙材料层306填充满鳍部101与伪栅极302b之间的间隙。由于所述鳍部101两端具有圆角，使得所述鳍部101与伪栅极302b之间的间隙的底部宽度增大，有利于提高所述侧墙材料层306在所述间隙内的填充质量。
请参考图18，对所述侧墙材料层306(请参考图17)进行刻蚀，形成所述侧墙307。
采用无掩膜刻蚀工艺对所述侧墙材料层306进行刻蚀，去除位于硬掩膜层顶部、隔离层表面以及鳍部表面的侧墙材料层，形成覆盖硬掩膜层侧壁、栅极302a侧壁以及伪栅极302b侧壁的侧墙307。所述侧墙307在后续工艺中保护所述栅极302a和伪栅极302b的侧壁。
所述侧墙307填充满鳍部101与伪栅极302b之间的间隙。
请参考图19，刻蚀所述栅极302a两侧的鳍部101，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极308。
根据待形成的鳍式场效应晶体管的类型不同，可以采用具有不同类型应力的应力层。当待形成鳍式场效应晶体管为P型晶体管时，所述应力层的材料为P型掺杂的SiGe，可以对晶体管的沟道区域提供压应力，提高空穴载流子的迁移率；当待形成的鳍式场效应晶体管为N型晶体管时，所述应力层的材料为N型掺杂的SiP，可以对所述晶体管的沟道区域提供张应力，提高电子载流子的迁移率。可以采用选择性外延工艺形成所述源漏极。
由于所述鳍部101两端与伪栅极302b之间形成有侧墙307，且伪栅极302b侧壁表面的侧墙位于部分鳍部101上方，作为刻蚀鳍部101形成源漏凹槽的掩膜，从而使得形成源漏凹槽，并且在所述源漏凹槽内形成应力层时，应力层能够在源漏凹槽两端侧壁同时外延生长，能保持较好的形貌，从而避免发生应力释放问题，从而可以提高形成的鳍式场效应晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有若干鳍部和位于所述鳍部顶部的掩膜层，相邻鳍部之间具有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽，所述第一凹槽和第二凹槽相交；
在第一凹槽和第二凹槽内形成隔离层，隔离层表面与掩膜层表面齐平；
对所述隔离层进行第一回刻蚀，使所述隔离层的表面低于鳍部顶部表面；
对所述掩膜层进行刻蚀，暴露出鳍部两端的部分表面；
形成第一图形化掩膜层，所述第一图形化掩膜层暴露出所述鳍部未被掩膜层覆盖的两端表面；
以第一图形化掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部两端形成圆角；
去除所述第一图形化掩膜层之后，形成第二图形化掩膜层，所述第二图形化掩膜层覆盖第二凹槽内的隔离层；
以所述第二图形化掩膜层为掩膜，对所述隔离层进行第二回刻蚀，使第二凹槽内的隔离层高于其他区域内的隔离层表面；
去除所述掩膜层，形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的伪栅极，所述伪栅极与栅极平行；
在所述栅极和伪栅极的侧壁表面形成侧墙。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，对所述掩膜层进行刻蚀，暴露出的鳍部两端的表面宽度为1nm～3nm。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用各向同性刻蚀工艺刻蚀所述掩膜层。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述各向同性刻蚀工艺为湿法刻蚀工艺。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述掩膜层的材料为氮化硅。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，对所述隔离层进行第一回刻蚀后，所述隔离层的表面与鳍部顶部表面之间的距离为2nm～6nm。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述鳍部，在所述鳍部两端形成圆角。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述圆角的深度为1nm～6nm。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极和伪栅极表面还具有硬掩膜层。
11.根据权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极和伪栅极的形成方法包括：在所述半导体衬底上形成栅极材料层，所述栅极材料层覆盖隔离层和鳍部；在所述栅极材料层表面形成硬掩膜层；以所述硬掩膜层对所述栅极材料层进行图形化，形成横跨鳍部的栅极以及位于第二凹槽内的隔离层表面的与所述栅极平行的伪栅极。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述栅极材料层之前，在所述半导体衬底上形成覆盖隔离层和鳍部的栅介质层。
13.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙填充满鳍部与伪栅极之间的间隙。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的厚度大于鳍部与伪栅极之间的间隙宽度。
15.根据权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的形成方法包括：形成覆盖所述硬掩膜层、栅极和伪栅极的侧墙材料层；采用无掩膜刻蚀工艺，对所述侧墙材料层进行刻蚀，形成所述侧墙。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：刻蚀栅极两侧的鳍部，形成源漏凹槽；在所述源漏凹槽内形成应力层，作为源漏极。
17.根据权利要求16所述的鳍式场效应晶体管的形成方法，其特征在于，所述应力层的材料为SiGe或SiP。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述在第一凹槽和第二凹槽内形成隔离层的方法包括：形成填充满第一凹槽、第二凹槽且覆盖掩膜层的隔离材料层；以所述掩膜层作为停止层，对所述隔离材料层进行平坦化，使所述隔离材料层的表面与掩膜层表面齐平，形成隔离层。
19.根据权利要求18所述的鳍式场效应晶体管的形成方法，其特征在于，采用可流动性化学气相沉积工艺形成所述隔离材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006672.2A CN106952819B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006672.2A CN106952819B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952819A true CN106952819A (zh) | 2017-07-14 |
| CN106952819B CN106952819B (zh) | 2019-12-03 |
Family
ID=59465911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006672.2A Active CN106952819B (zh) | 2016-01-06 | 2016-01-06 | 鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952819B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978525A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109830438A (zh) * | 2017-11-23 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109980003A (zh) * | 2017-12-27 | 2019-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130307088A1 (en) * | 2012-05-18 | 2013-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Metal gate finfet device and method of fabricating thereof |
| CN103474397A (zh) * | 2012-06-06 | 2013-12-25 | 台湾积体电路制造股份有限公司 | 制造finfet器件的方法 |
| CN104701171A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
-
2016
- 2016-01-06 CN CN201610006672.2A patent/CN106952819B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130307088A1 (en) * | 2012-05-18 | 2013-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Metal gate finfet device and method of fabricating thereof |
| CN103474397A (zh) * | 2012-06-06 | 2013-12-25 | 台湾积体电路制造股份有限公司 | 制造finfet器件的方法 |
| CN104701171A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978525A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107978525B (zh) * | 2016-10-21 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109830438A (zh) * | 2017-11-23 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109830438B (zh) * | 2017-11-23 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109980003A (zh) * | 2017-12-27 | 2019-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952819B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510853B2 (en) | FinFET with two fins on STI | |
| US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| US10714613B2 (en) | Semiconductor device | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| CN104900521A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN106952818B (zh) | 半导体结构的形成方法 | |
| CN106952819A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN104425275B (zh) | 半导体结构的形成方法 | |
| CN107045979B (zh) | 半导体结构的形成方法 | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN106558493A (zh) | 鳍式场效应管的形成方法 | |
| CN105097522B (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN103367432B (zh) | 多栅极场效应晶体管及其制造方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN106571302A (zh) | 鳍式场效应管的形成方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN105870005B (zh) | 半导体结构及其形成方法 | |
| CN112151596B (zh) | 半导体结构及其形成方法 | |
| CN109962036B (zh) | 半导体结构及其形成方法 | |
| CN111383917B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |