CN107978525A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107978525A CN107978525A CN201610920078.4A CN201610920078A CN107978525A CN 107978525 A CN107978525 A CN 107978525A CN 201610920078 A CN201610920078 A CN 201610920078A CN 107978525 A CN107978525 A CN 107978525A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- initial
- separation layer
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000926 separation method Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 54
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 23
- 239000011368 organic material Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000012530 fluid Substances 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 6
- 229910052753 mercury Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底上具有鳍部；在鳍部内形成初始沟槽，初始沟槽在垂直于所述鳍部的延伸方向上贯穿所述鳍部；在初始沟槽内形成隔离层以及位于隔离层上的隔离沟槽，所述隔离层的顶部表面低于所述鳍部的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成隔离沟槽；对所述隔离沟槽的鳍部侧壁进行扩大处理，使所述隔离沟槽在沿鳍部的延伸方向上尺寸增大；在所述扩大处理之后，在所述隔离层上形成替代栅极结构。隔离沟槽的侧壁与鳍部顶部垂直，防止替代栅极结构底部与隔离沟槽侧壁接触，从而有效避免相邻源漏掺杂区之间因发生桥接而漏电，所述形成方法能够改善所形成的半导体结构性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。
为了满足半导体器件集成度进一步提高的要求，相邻的鳍式场效应晶体管之间的距离更近，导致相邻的鳍式场效应晶体管的源漏掺杂区之间距离更近。为了避免鳍部内相邻的源漏掺杂区之间发生桥接，一种方法是在相邻源漏掺杂区之间的鳍部内形成隔离结构，用于在相邻的源漏掺杂区之间进行电隔离。
然而，现有的相邻鳍式场效应晶体管的源漏掺杂区之间依旧容易发生漏电。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部；在所述鳍部内形成初始沟槽，所述初始沟槽在垂直于所述鳍部的延伸方向上贯穿所述鳍部；在所述初始沟槽内形成隔离层以及位于隔离层上的隔离沟槽，所述隔离层的顶部表面低于所述鳍部的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成隔离沟槽；对所述隔离沟槽的鳍部侧壁进行扩大处理，使所述隔离沟槽在沿鳍部的延伸方向上尺寸增大；在所述扩大处理之后，在所述隔离层上形成替代栅极结构。
可选的，所述扩大处理的步骤包括：在鳍部上形成掩膜结构，掩膜结构包括位于隔离层上的掩膜开口，掩膜开口在垂直于所述鳍部的延伸方向上贯穿所述鳍部；以所述掩膜结构为掩膜，刻蚀所述鳍部。
可选的，所述掩膜结构包括：位于鳍部和隔离层上的旋涂有机材料层、位于旋涂有机材料层上的抗反射层、以及位于抗反射层上的光刻胶层，所述光刻胶层内具有暴露出所述抗反射层的所述掩膜开口。
可选的，所述抗反射层材料包括：含硅的抗反射层材料或含氧化硅的抗反射层材料。所述抗反射层的厚度为100埃～500埃。所述含氧化硅的抗反射层材料的形成工艺为气相沉积工艺；所述气相沉积工艺的参数包括：温度低于200摄氏度。
可选的，所述光刻胶厚度为：1000埃～3000埃。
可选的，所述旋涂的有机材料的厚度为：500埃～2000埃。
可选的，所述初始沟槽的形成步骤包括：在鳍部上形成初级掩膜层，所述初级掩膜层暴露出部分鳍部；以所述初级掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成所述初始沟槽。
可选的，在所述初始沟槽内形成隔离层的步骤包括：在初始沟槽内和所述鳍部顶部形成初始隔离材料层，所述初始隔离材料层填充满所述初始沟槽；对所述初始隔离材料层进行平坦化工艺，直至暴露出鳍部顶部为止；在平坦化工艺之后，对所述初始隔离材料层进行刻蚀，去除部分初始隔离材料，形成所述隔离层和所述隔离沟槽。
可选的，在所述鳍部内形成初始沟槽前，还包括：在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部的顶部，且所述隔离结构覆盖鳍部的部分侧壁。
可选的，形成所述隔离结构的工艺包括：流体化学气相沉积工艺。
可选的，在所述扩大处理之后，在所述鳍部上形成伪栅极结构，所述伪栅极结构横跨所述鳍部且覆盖部分鳍部的顶部和侧壁表面。相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底上具有鳍部；位于所述鳍部内的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，所述隔离层在沿所述鳍部的延伸方向上贯穿所述鳍部；位于所述鳍部内的隔离沟槽，所述隔离沟槽位于隔离层上，所述隔离沟槽在沿所述鳍部的延伸方向上贯穿所述鳍部，且在沿所述鳍部的延伸方向上，所述隔离沟槽的底部尺寸大于隔离层的顶部尺寸；位于所述隔离层上的替代栅极结构。
可选的，在沿鳍部的延伸方向上，所述隔离沟槽的底部尺寸比隔离层的顶部尺寸大2纳米～10纳米。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
对位于隔离层上的初始隔离沟槽进行扩大处理，使所述初始隔离沟槽在沿鳍部的延伸方向上尺寸增大形成隔离沟槽，隔离沟槽的底部宽度大于后续形成的替代栅极结构的宽度，从而防止了隔离沟槽的侧壁与替代栅极结构底部接触，进而避免位于隔离层两侧的源漏掺杂区之间在替代栅极结构的底部发生电连接而漏电。
进一步，所述抗反射层包括：含硅的抗反射层或含氧化硅的抗反射层。所述含硅的抗反射层或含氧化硅的抗反射层的定形性好，这主要是由于硅或氧化硅都能够提高抗反射层的硬度和密度，从而使后续形成的隔离沟槽尺寸与光刻胶上的图形保持一致。后续形成的隔离沟槽的形状更加规整，从而避免替代栅极结构的底部与隔离沟槽的侧壁接触，进而更加有效地避免相邻源漏掺杂区之间因发生桥接而漏电。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图9是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：相邻鳍式场效应晶体管的源漏掺杂区之间依旧容易发生漏电。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底，所述衬底100上具有鳍部110。
继续参考图1，在所述鳍部110内形成所述初始沟槽120，所述初始沟槽120在垂直于所述鳍部110的延伸方向X上贯穿所述鳍部110。其中，所述鳍部110投影到衬底100上呈长条状，所述延伸方向指的是：平行于所述长条状的长边的方向。
请参考图2，在所述初始沟槽120内形成隔离层130，所述隔离层130的顶部表面低于所述鳍部110的顶部表面，在所述隔离层130上方形成隔离沟槽140。
请参考图3，在所述隔离层130上形成替代栅极结构150；在所述鳍部上形成横跨所述鳍部110的伪栅极结构160。
后续的形成步骤还包括：在所述伪栅极结构160的两侧的鳍部110中形成源漏掺杂区；在所述源漏掺杂区上、替代栅结构150的侧壁和所述伪栅极结构的侧壁形成介质层，所述介质层暴露出所述伪栅极结构160；去除所述伪栅极结构160，在所述介质层内形成第一开口；在所述第一开口内形成金属栅极结构。
其中，所述源漏掺杂区的形成步骤包括：采用刻蚀工艺在所述伪栅极结构160两侧的鳍部110内形成第二开口；采用选择性外延沉积工艺在所述第二开口内形成外延层；在所述外延层内掺杂P型离子或N型离子，形成所述源漏掺杂区。
所述隔离层130用于隔离不同类型晶体管的源漏掺杂区。其中，位于所述隔离层两侧的源漏掺杂区通过所述隔离层实现电隔离。而且，所述源漏掺杂区能够采用外延工艺形成于伪栅极结构160两侧的鳍部110上。为了避免位于隔离层130上的源漏掺杂区因外延工艺而发生桥接，因此，需要通过隔离层130上的所述替代栅极结构150限制所述源漏掺杂区的生长，进而避免相邻源漏掺杂区之间因发生桥接而漏电。
然而，所述初始沟槽120的深宽比大，对初始沟槽120进行干法刻蚀时，随着刻蚀深度的增加，刻蚀气体难以深入初始沟槽底部120，使刻蚀气体对初始沟槽120的底部刻蚀不够，使得所形成的初始沟槽120的底部尺寸小于顶部尺寸，所述初始沟槽120的侧壁倾斜；继而，在初始沟槽120内形成隔离层130后，所形成的隔离沟槽140的顶部尺寸大于底部尺寸。
另一方面，为了满足半导体行业高元件密度，高器件集成度的发展需要，替代栅极结构150的尺寸与所述隔离沟槽140的顶部尺寸相近。因此替代栅极结构150的底部易与隔离沟槽140的侧壁接触，从而造成相邻源漏掺杂区之间通过所述替代栅结构150的底部而发生漏电。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部；在所述鳍部内形成初始沟槽，所述初始沟槽在垂直于所述鳍部的延伸方向上贯穿所述鳍部；在所述初始沟槽内形成隔离层以及位于隔离层上的隔离沟槽，所述隔离层的顶部表面低于所述鳍部的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成隔离沟槽；对所述隔离沟槽的鳍部侧壁进行扩大处理，使所述隔离沟槽在沿鳍部的延伸方向上尺寸增大；在所述扩大处理之后，在所述隔离层上形成替代栅极结构。
其中，对位于隔离层上的隔离沟槽进行扩大处理，使所述隔离沟槽在沿鳍部的延伸方向上尺寸增大，从而使隔离沟槽的底部尺寸大于后续形成的替代栅极结构的尺寸，从而防止了隔离沟槽的侧壁与替代栅极结构底部接触，从而避免位于隔离层两侧的源漏掺杂区之间在替代栅极结构的底部发生电连接而漏电。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200上具有鳍部210。
所述鳍部210和衬底200为后续工艺提供工作平台。
在本实施例中，所述鳍部210的材料为硅。采用硅作为鳍部210，可以降低形成鳍式场效应晶体管的成本，并且与现有的平面晶体管的制作工艺兼容。在其他实施例中，所述鳍部的材料还可以为锗、硅锗、Ⅲ-Ⅴ族元素化合物、碳化硅或金刚石。
所述鳍部210的形成步骤包括：提供初始衬底；在所述初始衬底表面形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀所述初始衬底，形成所述衬底200和位于所述衬底200上的鳍部210。
本实施例中，所述初始衬底为硅衬底。在其他实施例中，所述初始衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
其他实施例中，还可以通过外延工艺形成鳍部。
本实施例中，还包括：在所述衬底200上形成第一隔离结构211，所述第一隔离结构211的顶部低于所述鳍部210的顶部，且所述第一隔离结构211覆盖鳍部210的部分侧壁。
所述第一隔离结构211的形成步骤包括：在衬底200和鳍部210上形成隔离材料层；采用化学机械磨平工艺对所述隔离材料层进行平坦化；刻蚀去除部分所述隔离材料层，形成第一隔离结构211，所述第一隔离结构211的顶部低于所述鳍部210的顶部表面。
所述第一隔离结构211的材料包括：氧化硅。在其他实施例中，所述第一隔离结构211的材料还可以为氮氧化硅、氮化硅。
请继续参考图4，在所述鳍部210内形成初始沟槽212，所述初始沟槽212在垂直于所述鳍部210的延伸方向a上贯穿所述鳍部210。
所述初始沟槽212用于后续形成隔离层和隔离沟槽。
在本实施例中，所述鳍部210投影到衬底200上呈长条状，所述鳍部的延伸方向指的是：所述长条状的长边方向。
本实施例中，所述初始沟槽212形成步骤包括：在鳍部210上形成初级掩膜层213，所述初级掩膜层213暴露出部分鳍部210；以所述初级掩膜层213为掩膜，刻蚀所述鳍部210，在所述鳍部内形成所述初始沟槽212。
刻蚀所述鳍部210的工艺为各向异性的干法刻蚀工艺，所述各向异性的干法刻蚀工艺的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50标准毫升/分～1000标准毫升/分，Cl2的流量为50标准毫升/分～1000标准毫升/分，O2的流量为5标准毫升/分～20标准毫升/分，压强为5毫米汞柱压强～50毫米汞柱压强，功率为400瓦～750瓦，O2的气体流量为5标准毫升/分～20标准毫升/分，温度为40℃～80℃，偏置电压为100伏特～250伏特。
所述各向异性的干法刻蚀过程中，随着刻蚀过程中刻蚀沟槽深度的加深，刻蚀气体难以深入初始沟槽212底部，导致对初始沟槽212底部的刻蚀量不够，使得形成的初始沟槽212的顶部尺寸大于底部尺寸，所形成的初始沟槽212的侧壁相对于鳍部210的顶部表面倾斜。
所述初始沟槽212宽度为42纳米～50纳米。本实施例中，所述初始沟槽212的宽度为46纳米。所述初始沟槽212的宽度不宜过大，否则容易对元件的密度、以及器件的集成度造成影响。
所述初级掩膜层213的作用为：为后续刻蚀鳍部210，形成初始沟槽212做掩膜。所述初级掩膜层213的材料包括氮化硅或氮氧化硅；
所述初级掩膜层213的形成步骤包括：在所述鳍部210上形成初始掩膜材料层(图中未标出)；在所述初始掩膜材料层上形成图形化的光刻胶(图中未标出)；以所述图形化的光刻胶为掩膜，刻蚀所述初始掩膜材料层形成初级掩膜层；去除图形化的光刻胶。
后续在所述初始沟槽212内形成隔离层以及位于隔离层上的初始隔离沟槽，所述隔离层的顶部表面低于所述鳍部210的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成初始隔离沟槽。在本实施例中，所述隔离层和初始隔离沟槽的形成步骤如图5图6所示。
请参考图5，在初始沟槽212内和所述鳍部210顶部形成初始隔离材料层220，所述初始隔离材料层220填充满所述初始沟槽212。
所述初始隔离材料层220用于后续形成隔离层230。
本实施例中，所述初始隔离材料层220的材料包括氧化硅。在其他实施例中，所述初始隔离材料层还可以为氮氧化硅。
本实施例中，采用流体化学气相沉积工艺形成所述初始隔离材料层220。流体化学气相沉积工艺形成的初始隔离材料层220对鳍部210之间的填充能力较强，形成的隔离结构的隔离效果好。
采用流体化学气相沉积工艺形成初始隔离材料层220的步骤包括：在所述隔离结构211上、初级掩膜层213上和初始沟槽212内形成前驱体；对所述前驱体进行水汽退火处理，从而激活所述前驱体，形成初始隔离材料层220。
所述流体化学气相沉积工艺的原理为：所述前驱体为由硅、氢、氧、氮等原子组成的聚合物，在水汽退火过程中，所述聚合物中的氢和氮原子被氧原子替换形成氧化硅。然而，在水汽退火过程中，所述聚合物中的氢和氮原子很难充分被氧原子替换，因此，形成的初始隔离材料层220中氧化硅摩尔含量较低，形成的初始隔离材料层220的致密性较低，容易被刻蚀。
请继续参考图5，对所述初始隔离材料层220进行平坦化工艺，直至暴露出鳍部顶部为止。
所述平坦化工艺为化学机械抛光工艺(Chemical Mechanical Polishing，简称CMP)。化学机械抛光工艺能够精确并均匀地把鳍部210顶部的初始隔离材料层220抛光为需要的厚度和平坦度。
在本实施例中，在形成所述初始隔离材料层220之前，所述鳍部210的顶部表面还具有初级掩膜层213(如图4所示)；所述化学机械抛光还用于去除所述初级掩膜层213。
请参考图6，在平坦化工艺之后，对所述初始隔离材料层220进行刻蚀，去除部分初始隔离材料层220，使所述初始隔离材料层220的表面低于鳍部210的顶部表面，形成所述隔离层230，位于隔离层230上的部分初始沟槽212为初始隔离沟槽231。
所述隔离层230的作用是后续工艺中，在隔离层230上形成替代栅极结构。
采用干法刻蚀或湿法刻蚀去除部分初始隔离材料层220，形成隔离层230和位于初始隔离层230上的初始隔离沟槽231。本实施例中，通过干法刻蚀对所述初始隔离材料层220进行刻蚀。所述干法刻蚀工艺能够为各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气压为10毫米汞柱压强～1000毫米汞柱压强，射频功率为1000瓦～3000瓦，刻蚀气体为C4F6、C10F8中的一种或两种，载气为氩气和氧气。其中，刻蚀气体的流量为10标准毫升/分～50标准毫升/分，氩气的流量为200标准毫升/分～1500标准毫升/分，氧气的流量为10标准毫升/分～50标准毫升/分。
在另一实施例中，采用的湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为HF溶液。其他实施例中，湿法腐蚀剂是以下三种气体中的一种：第一种为汽化的HF气体，第二种为NF3和NH3的混合气体，第三种为HF和NH3混合气体。其他实施例中，湿法腐蚀剂还能够为上述三种气体中的两种或三种混合气体。
后续对所述初始隔离沟槽231的侧壁进行扩大处理，使所述初始隔离沟槽231在沿鳍部210的延伸方向a上(如图4所示)尺寸增大。在本实施例中，所述扩大处理的步骤如图7至图8所示。
请参考图7，在鳍部上形成掩膜结构240，掩膜结构240包括位于隔离层上的掩膜开口241，掩膜开口241在垂直于所述鳍部210的延伸方向上贯穿所述鳍部210。
在本实施例中，所述掩膜结构240包括：位于鳍部210和隔离层230上的旋涂有机材料层242、位于旋涂有机材料层上的抗反射层243、以及位于抗反射层上的光刻胶层244，所述光刻胶层内具有暴露出所述抗反射层的所述掩膜开口241。
采用掩膜结构240时，在光刻胶层244受到损耗后，抗反射层243作为掩膜，用于维持刻蚀图形的稳定；在抗反射层243受到损耗后，以旋涂的有机材料层242做掩膜，刻蚀暴露出的鳍部，用于形成沿鳍部延伸方向上尺寸放大的隔离沟槽，从而，可以确保相邻源漏掺杂区之间不会发生桥接导致漏电。
在其他实施例中，所述的旋涂有机材料层还可以为旋涂碳层。具体的，所述旋涂碳层的材料为含有苯环和烷基集团的聚合物。旋涂有机材料层242中碳原子的质量百分比值为85％～90％。
本实例中，所述旋涂有机材料层242厚度为：500埃～2000埃。如果旋涂有机材料层厚度过小，后续对鳍部210和初始隔离层240的保护作用较小；如果所述旋涂有机材料层242的厚度过大，容易增加后续对旋涂有机材料层242的刻蚀难度。
本实例中，所述抗反射层243的材料包括：有机绝缘材料或无机绝缘材料；
所述抗反射层243包括：含硅的抗反射层或含氧化硅的抗反射层；所述含氧化硅的抗反射层的形成工艺为气相沉积工艺；所述气相沉积工艺的参数包括：温度低于200摄氏度。温度低于200摄氏度的所述含氧化硅的抗反射层具有定形性好的特点，这主要是由于温度低于200摄氏度的氧化硅能够提高抗反射层的硬度和密度，从而使后续形成的隔离沟槽的图形与光刻胶上的图形保持一致。后续形成的隔离沟槽的形状更加规整，从而避免替代栅极结构的底部与隔离沟槽的侧壁接触，进而更加有效地避免相邻源漏掺杂区之间发生漏电。
本实例中，所述抗反射层243用于在形成光刻胶层244的曝光过程中，减少光线的漫反射。
本实例中，所述抗反射层243为含硅的抗反射层或含氧化硅的抗反射层，所述含硅的抗反射层或含氧化硅的抗反射层都具有定形性好的特点，这主要是由于硅能够提高抗反射层的硬度和密度，从而使后续形成的隔离沟槽的图形与光刻胶上的图形保持一致，进而使后续形成的隔离沟槽的形状更加规整，从而避免替代栅极结构的底部与隔离沟槽的侧壁接触，故可以更加有效地避免相邻源漏掺杂区之间发生漏电。
本实例中，所述光刻胶244为正性光刻胶或负性光刻胶；所述光刻胶244是烃基材料；所述光刻胶层273的厚度为：100埃～3000埃。
在另一实施例中，所述掩膜结构包括：位于鳍部和初始隔离层上的抗反射层、以及位于抗反射层上的光刻胶层，所述光刻胶层内具有暴露出所述抗反射层的所述掩膜开口。
请参考图8，以所述掩膜结构240为掩膜，刻蚀所述鳍部210，形成隔离沟槽250。
本实施例中，在刻蚀所述鳍部210之前，还包括：以光刻胶层244为掩膜，刻蚀所述旋涂有机材料层242和所述抗反射层243；刻蚀所述旋涂有机材料层242和所述抗反射层243的工艺是各向异性的干法刻蚀。
所述刻蚀旋涂有机材料层242和所述抗反射层243采用的是各向异性的干法刻蚀。所述干法刻蚀工艺的参数包括：刻蚀气压为10毫米汞柱压强～1000毫米汞柱压强，射频功率为1000瓦～3000瓦，刻蚀气体为C4F6、C10F8中的一种或两种，载气为氩气和氧气。其中，刻蚀气体的流量为10标准毫升/分～50标准毫升/分，氩气的流量为200标准毫升/分～1500标准毫升/分，氧气的流量为10标准毫升/分～50标准毫升/分。
本实例中，所述隔离沟槽250沿鳍部210延伸方向a上(如图4所示)的尺寸增大，且所述隔离沟槽250侧壁与鳍部210顶部垂直，从而避免后续形成的替代栅极结构的底部与隔离沟槽的侧壁接触，进而更加有效地避免相邻源漏掺杂区之间因发生桥接而漏电。
本实例中，所述隔离沟槽250的底部尺寸大于后续形成的替代栅极结构尺寸。
请参考图9，在所述扩大处理之后，在所述隔离层230上形成替代栅极结构260。
在本实施例中，还包括：在所述扩大处理之后，在所述鳍部上形成伪栅极结构261，所述伪栅极结构261横跨所述鳍部且覆盖部分鳍部的顶部和侧壁表面。
在本实施例中，所述替代栅结构260在形成所述伪栅极结构261的步骤中形成。
所述伪栅极结构包括：伪栅介质层和伪栅极，所述伪栅极位于伪栅介质层的上方。
所述伪栅极结构261横跨鳍部210，并覆盖鳍部210的侧壁与顶部。并且伪栅极结构261的两侧分别露出部分鳍部210，用于形成源区和漏区。
所述源漏掺杂区的形成步骤包括：采用刻蚀工艺在所述伪栅极结构261两侧的鳍部210内形成开口；采用选择性外延沉积工艺在所述开口内形成外延层；在所述外延层内掺杂P型离子或N型离子，形成所述源漏掺杂区。
综上，在本实施例中，对初始隔离沟槽沿鳍部的延伸方向上进行尺寸增大工艺形成隔离沟槽，从而使隔离沟槽的尺寸大于替代栅极结构的尺寸，从而防止了隔离沟槽与替代栅极结构接触，进而所述替代栅极结构可以限制所述源漏掺杂区的生长，从而避免相邻源漏掺杂区之间因发生桥接而漏电。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图9，包括：
衬底200，所述衬底上具有鳍部210；
位于所述鳍部210内的隔离层230，所述隔离层230的顶部表面低于所述鳍部210的顶部表面，所述隔离层230在沿所述鳍部210的延伸方向上贯穿所述鳍部210；
位于所述鳍部210内的隔离沟槽250，所述隔离沟槽250位于隔离层230上，所述隔离沟槽250在沿所述鳍部210的延伸方向上贯穿所述鳍部210，且在沿所述鳍部210的延伸方向上，所述隔离沟槽250的底部尺寸大于隔离层230的顶部尺寸；
位于衬底200上形成隔离结构211；
位于所述隔离层230上的替代栅极结构260；
位于所述鳍部210上的伪栅极结构261。
以下将结合附图进行详细说明。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
本实施例中，所述鳍部210为硅。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗等半导体衬底。
所述隔离沟槽250的侧壁沿鳍部210延伸方向上尺寸被放大，且所述隔离沟槽250的侧壁与所述鳍部210的顶部表面垂直，从而防止位于所述隔离层230上的替代栅极结构260接触隔离沟槽250的侧壁。
其中，所述鳍部210投影到衬底200上呈长条状，所述延伸方向指的是：所述长条状的长边方向。
在沿鳍部的延伸方向上，所述隔离沟槽250尺寸比隔离层的顶部尺寸增大2纳米～10纳米。
所述伪栅极结构261横跨所述鳍部210。
综上，在本实施例中，位于隔离层顶部的隔离沟槽的底部尺寸大于替代栅极结构的尺寸，从而防止了隔离沟槽与替代栅极结构接触，进而所述替代栅极结构可以限制所述源漏掺杂区的空间位置，从而避免相邻源漏掺杂区之间因发生桥接而漏电。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有鳍部；
在所述鳍部内形成初始沟槽，所述初始沟槽在垂直于所述鳍部的延伸方向上贯穿所述鳍部；
在所述初始沟槽内形成隔离层以及位于隔离层上的初始隔离沟槽，所述隔离层的顶部表面低于所述鳍部的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成隔离沟槽；
对所述初始隔离沟槽的鳍部侧壁进行扩大处理，使所述初始隔离沟槽在沿鳍部的延伸方向上尺寸增大；
在所述扩大处理之后，在所述隔离层上形成替代栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述扩大处理的步骤包括：在鳍部上形成掩膜结构，掩膜结构包括位于隔离层上的掩膜开口，掩膜开口在垂直于所述鳍部的延伸方向上贯穿所述鳍部；以所述掩膜结构为掩膜，刻蚀所述鳍部。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述掩膜结构包括：位于鳍部和隔离层上的抗反射层、以及位于抗反射层上的光刻胶层，所述光刻胶层内具有暴露出所述抗反射层的所述掩膜开口。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述掩膜结构包括：位于鳍部和隔离层上的旋涂有机材料层、位于旋涂有机材料层上的抗反射层、以及位于抗反射层上的光刻胶层，所述光刻胶层内具有暴露出所述抗反射层的所述掩膜开口。
5.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述抗反射层材料包括：有机绝缘材料或无机绝缘材料。
6.如权利要求3或4或所述的半导体结构的形成方法，其特征在于，所述抗反射层包括：含硅的抗反射层或含氧化硅的抗反射层。
7.如权利要求6或所述的半导体结构的形成方法，其特征在于，所述含氧化硅的抗反射层的形成工艺为气相沉积工艺；所述气相沉积工艺的参数包括：温度低于200摄氏度。
8.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述抗反射层的厚度为100埃～500埃。
9.如权利要求3或4所述的半导体结构的形成方法，其特征在于，所述光刻胶厚度为：1000埃～3000埃。
10.如权利要求4所述的半导体结构的形成方法，其特征在于，所述旋涂的有机材料的厚度为：500埃～2000埃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始沟槽的形成步骤包括：在鳍部上形成初级掩膜层，所述初级掩膜层暴露出部分鳍部；以所述初级掩膜层为掩膜，刻蚀所述鳍部，在所述鳍部内形成所述初始沟槽。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述初始沟槽内形成隔离层的步骤包括：在初始沟槽内和所述鳍部顶部形成初始隔离材料层，所述初始隔离材料层填充满所述初始沟槽；对所述初始隔离材料层进行平坦化工艺，直至暴露出鳍部顶部为止；在平坦化工艺之后，对所述初始隔离材料层进行刻蚀，去除部分初始隔离材料，形成所述隔离层和所述隔离沟槽。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述鳍部内形成初始沟槽前，还包括：在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部的顶部，且所述隔离结构覆盖鳍部的部分侧壁。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述隔离结构的工艺包括：流体化学气相沉积工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述扩大处理之后，在所述鳍部上形成伪栅极结构，所述伪栅极结构横跨所述鳍部且覆盖部分鳍部的顶部和侧壁表面。
16.一种半导体结构，其特征于，包括：
衬底，所述衬底上具有鳍部；
位于所述鳍部内的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，所述隔离层在沿所述鳍部的延伸方向上贯穿所述鳍部；
位于所述鳍部内的隔离沟槽，所述隔离沟槽位于隔离层上，所述隔离沟槽在沿所述鳍部的延伸方向上贯穿所述鳍部，且在沿所述鳍部的延伸方向上，所述隔离沟槽的底部尺寸大于隔离层的顶部尺寸；
位于所述隔离层上的替代栅极结构。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，在沿鳍部的延伸方向上，所述隔离沟槽的底部尺寸比隔离层的顶部尺寸大2纳米～10纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610920078.4A CN107978525B (zh) | 2016-10-21 | 2016-10-21 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610920078.4A CN107978525B (zh) | 2016-10-21 | 2016-10-21 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978525A true CN107978525A (zh) | 2018-05-01 |
| CN107978525B CN107978525B (zh) | 2021-04-02 |
Family
ID=62004640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610920078.4A Active CN107978525B (zh) | 2016-10-21 | 2016-10-21 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978525B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261517A (zh) * | 2018-12-03 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070272971A1 (en) * | 2003-05-28 | 2007-11-29 | Chang-Hyun Lee | Non-Volatile Memory Device and Method of Fabricating the Same |
| CN102299100A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作方法 |
| CN103515282A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其形成方法 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN106952819A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107026088A (zh) * | 2016-02-02 | 2017-08-08 | 三星电子株式会社 | 半导体器件的制造方法 |
-
2016
- 2016-10-21 CN CN201610920078.4A patent/CN107978525B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070272971A1 (en) * | 2003-05-28 | 2007-11-29 | Chang-Hyun Lee | Non-Volatile Memory Device and Method of Fabricating the Same |
| CN102299100A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作方法 |
| CN103515282A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其形成方法 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN106952819A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107026088A (zh) * | 2016-02-02 | 2017-08-08 | 三星电子株式会社 | 半导体器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261517A (zh) * | 2018-12-03 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111261517B (zh) * | 2018-12-03 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978525B (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865708B2 (en) | Semiconductor strips with undercuts and methods for forming the same | |
| CN105097521B (zh) | 半导体器件的形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN104733314B (zh) | 半导体结构及其形成方法 | |
| CN105448914B (zh) | 半导体结构及其形成方法 | |
| CN105655284B (zh) | 沟槽隔离结构的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN106558614A (zh) | 半导体结构及其形成方法 | |
| CN106373924A (zh) | 半导体结构的形成方法 | |
| CN105514041A (zh) | 晶体管的形成方法 | |
| CN105448736A (zh) | 晶体管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106449404B (zh) | 半导体结构及其形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN104425263A (zh) | 半导体结构的形成方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN108630611A (zh) | 半导体结构及其形成方法 | |
| CN109950311A (zh) | 半导体结构及其形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN108573862A (zh) | 半导体结构及其形成方法 | |
| CN105097536A (zh) | 半导体结构的形成方法 | |
| CN107978525A (zh) | 半导体结构及其形成方法 | |
| CN106847697A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106952815A (zh) | 鳍式晶体管的形成方法 | |
| CN105097519A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |