CN101055893A - 非易失性半导体存储器件及其制造方法 - Google Patents

非易失性半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN101055893A
CN101055893A CNA2007100863468A CN200710086346A CN101055893A CN 101055893 A CN101055893 A CN 101055893A CN A2007100863468 A CNA2007100863468 A CN A2007100863468A CN 200710086346 A CN200710086346 A CN 200710086346A CN 101055893 A CN101055893 A CN 101055893A
Authority
CN
China
Prior art keywords
electrode
dielectric film
film
metal
rare earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100863468A
Other languages
English (en)
Other versions
CN100565931C (zh
Inventor
西川幸江
高岛章
清水达雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101055893A publication Critical patent/CN101055893A/zh
Application granted granted Critical
Publication of CN100565931C publication Critical patent/CN100565931C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种非易失性半导体存储器件中的存储单元，其包括隧穿绝缘膜、由包含Si的导电材料制成的浮动栅电极、由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜、控制栅电极、以及在浮动栅电极和电极间绝缘膜之间形成的金属硅化膜。

Description

非易失性半导体存储器件及其制造方法
交叉引用
本申请基于2006年3月13日提交的在先日本专利申请No.2006-067640并要求其优先权；通过引用将其全部内容包括在此。
技术领域
本发明涉及一种非易失性半导体存储器件及其制造方法，能够通过在具有浮动栅电极的叠层栅结构中对电极间绝缘膜使用高介电材料来改进存储单元性能并减小漏电流。
背景技术
以下将通过实例的方式描述NAND闪存(一种非易失性半导体存储器件)。
NAND非易失性半导体存储器件的存储单元具有叠层结构，其中，在半导体衬底上形成隧穿绝缘膜和浮动栅电极，并且通过电极间绝缘膜在浮动栅电极上形成控制栅电极。在这种存储单元中，通过施加强电场到隧穿绝缘膜而从硅衬底将电子注入到浮动栅电极中所产生的阈值电压的偏移用来存储信息。所希望的是，电极间绝缘膜具有高耦合率和高电容、以及小的漏电流。
以下将参考图6A到8A描述制造传统的NAND非易失性半导体存储器件的存储单元的方法。图6A到8A的每幅图的左侧和右侧的图显示的是互相垂直的横截面。
首先，在掺杂了预定杂质的硅衬底101上通过热氧化形成大约7～8nm厚的硅氧化膜102作为隧穿绝缘膜，然后，通过化学汽相沉积(CVD)方法将作为浮动栅电极的60nm厚的掺杂磷的多晶硅层103以及用于器件隔离的掩模材料104相继沉积在硅氧化膜102上。其后，使用抗蚀剂掩模(未示出)通过活性离子蚀刻(RIE)方法相继蚀刻掩模材料104、多晶硅层103以及隧穿绝缘膜102，并且蚀刻硅衬底101的暴露区以形成具有100nm深度的槽106(图6A)。
接下来，用于器件隔离的硅氧化膜107沉积在整个表面上以填充槽106，然后，通过化学机械抛光(CMP)方法从表面去除硅氧化膜107以使表面平坦，从而暴露掩模材料104(图6B)。
在将暴露的掩模材料104选择性地蚀刻掉之后，以稀释的氢氟酸溶液蚀刻掉硅氧化膜107的暴露表面，并且暴露多晶硅层103的侧壁108。然后，在整个表面上沉积具有硅氧化物和硅氮化物的叠层结构的SiO2/SiN/SiO2膜(以下简称为ONO膜)109作为电极间绝缘膜。ONO膜的等效SiO2厚度是15nm左右。此时，在多晶硅层103的表面和侧壁108上三维地形成电极间绝缘膜109(图7A)。由于ONO膜109的平均介电常数低达5左右，所以必须通过三维地形成电极间绝缘膜109以增加电极间绝缘膜109和多晶硅层103之间的接触面积来增加有效电容。
随后，通过CVD方法沉积由多晶硅层制成的100nm厚的导电层110作为控制栅电极，并且然后通过CVD方法沉积用于RIE的掩模材料111。其后，使用抗蚀剂掩模(未示出)通过RIE相继蚀刻掩模材料111、导电层110、电极间绝缘膜109、多晶硅层103、以及隧穿绝缘膜102，以在字线方向形成狭缝区112(图7B)。这样就确定了作为浮动栅电极的多晶硅层103和作为控制栅电极的导电层110的形状。
最后，通过热氧化在暴露的表面和电极侧壁上形成硅氧化膜113，并且通过离子注入方法形成源极和漏极区114，然后，通过CVD方法形成层间绝缘膜115以覆盖整个表面(图8A)。其后，通过现有技术中已知的方法形成配线层等以完成存储单元。
在上述构造的NAND非易失性半导体存储器件的存储单元中，当在写入和擦除操作期间施加强电场到电极间绝缘膜109时，漏电流在电极间绝缘膜109中流向控制栅电极。因为漏电流阻碍浮动栅电极中通过隧穿绝缘膜进行的电荷存储和擦除，所以有必要使漏电流保持低于器件规范级别。
根据广泛调查研究，证明了漏电流在写入操作完成之前必须小于流入隧穿绝缘膜的电流的1/10。例如，假设隧穿绝缘膜的厚度是7.5nm，隧穿绝缘膜和电极间绝缘膜的耦合率是0.6，并且电极间绝缘膜具有三维结构，则施加到电极间绝缘膜的有效电场(由“表面电荷密度/SiO2介电常数”定义)估计为12～18MV/cm左右。
在该情况下，在电极间绝缘膜中可接受的漏电流密度大约是1×10-2A/cm2。
为了获得NAND非易失性半导体存储器件的更高存储容量，需要存储器件应包含更多存储单元，每个存储单元具有小型化的栅极长度和栅极宽度。为了使存储单元小型化，已经提出了将更高介电常数的材料(高k材料)用于电极间绝缘膜，来取代常规使用的ONO膜(例如，参见JP-A-11-297867)，其原因如下。
原因之一是存储单元之间的距离变得比50nm工艺节点小得多，电极间绝缘膜不能在浮动栅电极108的侧壁上三维地形成，如图7A所示。
小型化的存储单元应具有号称更简单的单元结构，其中电极间绝缘膜仅在浮动栅电极的表面而不在侧壁上形成。更简单的单元结构需要具有高于传统ONO膜的介电常数的材料。这是因为即使没有三维地形成电极间绝缘膜，具有高介电常数的材料也可以提供高电容。
另一个原因是该更简单的单元结构可能会施加大约30MV/cm的有效电场到电极间绝缘膜，这个强度高达三维单元结构的有效电场的两倍。根据器件规范，即使是这样强的电场，也必须保持电极间绝缘膜中的漏电流密度低于1×10-2A/cm2。传统的ONO膜在更简单的单元结构中不能用作电极间绝缘膜，因为漏电流在强电场中突然增加。从这个观点出发，应该使用介电常数高于ONO膜的高k材料作为电极间膜。即使在强电场下，它们也可以通过增加物理厚度抑制漏电流，而由于其高介电常数，等效SiO2厚度并未增加太多。
包括稀土元素的稀土氧化物、稀土氮化物和稀土氧氮化物等，是高k材料的潜在候选者。因为这些材料一般具有高电子势垒和高介电常数(高k)，所以强烈希望它们可以实际用作更简单的单元结构中的电极间绝缘膜。但是，这些材料在如下所述的传统制造方法中有它们的固有问题。
如图7A和8A所示，在形成电极间绝缘膜之后，需要热处理以形成控制栅电极和电极侧壁氧化膜。另外，需要热处理激活由离子注入形成的源极和漏极扩散区中的杂质。例如，在900～1000℃的温度范围中执行30秒的快速热处理以激活源极和漏极扩散区中的杂质。
图9示出在氮保护气氛下在900℃的温度下执行30秒快速热处理之后沉积在硅衬底上的LaAlO3(稀土氧化物)膜结构的改变。此条件相应于用于源极和漏极扩散区的杂质激活的热处理。如可从图9的右图所见的，很明显通过热处理Si从硅衬底扩散入LaAlO3中，LaAlO3变为包含Al的La硅酸盐，并且该膜的物理厚度迅速增加。这是因为包括比如La的稀土元素的金属氧氮化物与Si起了强烈的反应。
因此，由于通过器件制造工艺中所需的上述快速热处理而使得大量Si扩散，在由比如多晶硅的包含Si的导电材料制成的浮动栅电极上形成的电极间绝缘膜的介电常数随着物理厚度的增加而降低，导致电极间绝缘膜的电容大大降低。
电极间绝缘膜的这种劣化使得出现存储单元的写入、擦除、读取、以及数据保持的性能不好的问题。另外，随着介电常数降低，当漏电流密度增加到1×10-2A/cm2时击穿电压降低到20MV/cm左右，这不满足器件规范。
如图10中所示，为了抑制这种Si扩散，可以考虑在浮动栅电极和电极间绝缘膜之间形成由SiN或Al2O3构成的势垒层。由于SiN或Al2O3具有低于包括稀土元素的金属氧氮化物的介电常数，所以降低了电极间绝缘膜的有效电容，导致存储单元的性能劣化。
如上所述，存在一个严重的问题，即在硅衬底中或与电极间绝缘膜相邻的多晶硅中的Si通过热处理大量扩散到由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜中。具体地，该问题是大量的Si扩散及其难以控制性。
由于使用具有高介电常数的包括稀土元素的稀土氧化物、稀土氮化物或稀土氧氮化物作为具有浮动栅电极的存储单元中的电极间绝缘膜，在沉积电极间绝缘膜之后进行的热处理导致电极间绝缘膜的质量劣化。因此，介电常数降低，导致漏电流特性的劣化。因此，这种存储器件不能在存储单元的写入、擦除、读取、以及数据保留方面实现高性能。
发明内容
考虑到以上情况而作出本发明，并且提供一种非易失性半导体存储器件及其制造方法。根据本发明的一个方面，非易失性半导体存储器件具有良好的单元操作特性并且可以防止存储单元的电极间绝缘膜的劣化，而不降低有效电容。
根据第一方面，非易失性半导体存储器件包括存储单元。每个存储单元包括：具有第一导电类型的半导体区；具有第二导电类型的源极和漏极区；在源极和漏极区之间形成的沟道区；在半导体区中形成的隔离区；在沟道区上形成的隧穿绝缘膜；在隧穿绝缘膜上形成的并且由包含Si的导电材料制成的浮动栅电极；在浮动栅电极上形成的金属硅化膜；在金属硅化膜上形成的电极间绝缘膜，其由稀土氧化物、稀土氮化物或稀土氧氮化物制成；以及在电极间绝缘膜上形成的控制栅电极。
根据第二方面，提供了一种制造非易失性半导体存储器件的方法，包括：在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；在浮动栅电极层的表面上形成金属膜；通过热处理使金属膜硅化；在硅化金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；在电极间绝缘膜上形成控制栅电极；以及在半导体区上形成源极和漏极区。
根据本发明的第三方面，提供了一种制造非易失性半导体存储器件的方法，包括：在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；在浮动栅电极层的表面上形成金属膜；在金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；在电极间绝缘膜上形成控制栅电极；在半导体区上形成源极和漏极区；以及在形成电极间绝缘膜之后通过热处理硅化金属膜。
根据第四方面，提供了一种制造非易失性半导体存储器件的方法，包括：在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；在半导体区上形成隔离区；在浮动栅电极层和隔离区的表面上同时形成金属膜；通过热处理在浮动栅电极层上硅化该金属膜并且同时在隔离区绝缘该金属膜；在硅化金属膜和绝缘金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；在电极间绝缘膜上形成控制栅电极；以及在半导体区上形成源极和漏极区。
根据第五方面，提供了一种制造非易失性半导体存储器件的方法，包括：在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；在半导体区上形成隔离区；在浮动栅电极层和隔离区的表面上同时形成金属膜；在金属膜上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；在电极间绝缘膜上形成控制栅电极；在半导体区中形成源极和漏极区；在形成电极间绝缘层之后通过热处理硅化浮动栅电极层上的金属膜并且绝缘隔离区上的金属膜。
附图说明
在附图中：
图1是示出根据本发明第一实施例的NAND非易失性存储单元的结构的示例横截面图；
图2A和2B是示出制造根据第一实施例的NAND非易失性存储单元的过程的示例横截面图；
图3A和3B是示出制造根据第一实施例的NAND非易失性存储单元的过程的示例横截面图；
图4A和4B是示出制造根据第一实施例的NAND非易失性存储单元的过程的示例横截面图；
图5是示出制造根据本发明的第二实施例的NAND非易失性存储单元的过程的示例横截面图；
图6A和6B是示出制造现有技术的NAND非易失性存储单元的过程的横截面图；
图7A和7B是示出制造现有技术的NAND非易失性存储单元的过程的横截面图；
图8A是示出制造现有技术的NAND非易失性存储单元的过程的示例横截面图；
图9是示出通过热处理改变LaAlO3膜结构的示例横截面图；以及
图10是示出使用现有技术的方法制造的NAND非易失性存储单元的结构的示例横截面图。
具体实施方式
(第一实施例)
以下，将参考图1描述根据本发明的第一实施例的NAND非易失性半导体存储器件的存储单元结构。
NAND非易失性半导体存储器件包括位线、通过位线与存储单元互连的选择栅晶体管、位于位线下面由位线串连连接的存储单元。图1示出存储单元的横截面结构。图1的左图是字线方向的横截面图。图1的右图是垂直于字线方向的横截面图。图1的左图和右图互相垂直。
如图1所示，在硅衬底1上形成掺杂了预定杂质的源极和漏极区17。在硅衬底1上的源极和漏极区17之间形成大约6～7nm厚的硅氧化膜2作为隧穿绝缘膜。在硅氧化膜2上按顺序堆叠由包含Si的导电材料制成的40nm厚的磷掺杂多晶硅层3作为浮动栅电极、SrSi2层10作为金属硅化层、LaAlO3层12作为电极间绝缘膜、导电层13作为具有W硅化层和多晶Si层双层结构的控制栅电极、以及掩模材料14。(可免除掩模材料14。)由于作为金属硅化层的SrSi2层是导电的，所以其操作与浮动栅电极相同。
以硅氧化膜16覆盖上述叠层结构的上表面和侧壁。形成层间绝缘膜18以覆盖整个表面。沟道区，隧穿绝缘膜(硅氧化膜2)和浮动栅电极(多晶硅层3)通过硅氧化膜的隔离区7与相邻的存储单元的那些相隔离。电极间绝缘膜(LaAlO3层12)和控制栅电极(导电层13)对位线方向排列的存储单元是公共的并且在隔离区7上延伸。在此实施例中，在电极间绝缘膜12和隔离区7之间的区域中，形成金属硅酸盐层(在此例子中是Sr的硅酸盐层11)作为包括与金属硅化层相同的金属的绝缘膜。电极间绝缘膜12和隔离区7之间的区域必须绝缘。此区域可以由硅氧化物制成，其是与隧穿绝缘膜和隔离区相同的材料。
接下来，将参考图1和图2A-2B描述根据第一实施例的如图1所示的NAND非易失性存储器件的存储单元的制造方法。
首先，通过热氧化在掺杂了预定杂质的硅衬底1上形成大约6～7nm厚的硅氧化膜2作为隧穿绝缘膜，然后，通过CVD方法在硅氧化膜2上相继沉积40nm厚的磷掺杂多晶硅(包含Si的导电材料)层3作为浮动栅电极、以及用于器件隔离的掩模材料4。其后，使用抗蚀剂掩模(未示出)通过RIE方法相继蚀刻掩模材料4、多晶硅层3和硅氧化膜2，并且蚀刻硅衬底1的暴露区以形成具有60nm深度的槽6(图2A)。
然后，在整个表面上沉积硅氧化膜7作为隔离区以填充槽6，然后，通过CMP方法从表面去除硅氧化膜7以暴露掩模材料4而使表面平坦。用于隔离区的材料不限于硅氧化膜。包含硅和氧的绝缘材料，例如硅氧氮化膜，可以用于隔离区。
然后，以稀释的氢氟酸溶液选择性地蚀刻掉暴露的掩模材料4，蚀刻掉硅氧化膜7的暴露的表面，并且使硅氧化膜7和多晶硅层3的表面平坦。
尽管在图7A中所示的传统的制造方法中，在多晶硅层103的侧壁上形成电极间绝缘膜，但是在此实施例中，可以形成没有侧壁的平坦表面，因为这可以充分地增加电极间绝缘膜的介电常数。
在形成平坦表面之后，使用分子束外延(MBE)方法在300℃的衬底温度下以1.7×1015atoms/cm2的量(当形成SrSi2层时Sr的量等于五个原子层)在整个表面上沉积Sr层9(图3A)。
在此实施例中，对于Sr沉积，可以使用比如溅射方法、CVD方法、激光消融方法的其它方法代替MBE方法。但是，由于Sr容易被氧化，所以有必要在真空或惰性气体环境下沉积Sr层9。
然后，在沉积Sr层9作为金属层之后，在MBE装置中在500℃的衬底温度下执行热处理。通过此热处理，如图3B中所示，沉积在多晶硅层3的表面上的Sr与Si起反应以形成SrSi2层10作为金属硅化层，并且沉积在硅氧化膜7的表面上的Sr与SiO2起反应而以自动调准方式形成Sr硅酸盐层(具有绝缘性质)作为金属硅酸盐层。用于隔离区的材料不限于硅氧化膜。包含硅和氧的绝缘材料，例如，硅氧氮化膜，可以用于形成包含氮的Sr硅酸盐层(具有绝缘性质)。
由于Sr和Si的结合是高度热化学稳定的，所以以如下的化学反应在多晶硅层上形成SrSi2：
2Si+Sr→SrSi2                        (1)
另一方面，由于Sr具有强还原特性，所以Sr以如下的化学反应与SiO2起反应：
SiO2+Sr→SiO↑+SrO↑                 (2)
由于SiO和SrO具有高蒸汽压力，它们中的一些在500℃的衬底温度下蒸发了。同时，根据如下的化学反应形成Sr硅酸盐：
SiO2+Sr→Sr硅酸盐                    (3)
在Sr和SiO2的反应中化学反应(2)或(3)哪一个占支配地位取决于衬底温度。
已经证明化学反应(2)和(3)在500℃的衬底温度下速度几乎相同。当衬底温度大于500℃时，化学反应(2)是主要的。当衬底温度小于500℃时，化学反应(3)是主要的。Sr沉积之后热处理的温度在本实施例中是500℃，该温度也可以设置在400℃和800℃之间。
可以在400℃和800℃之间的任何温度进行热处理，并且在硅氧化膜7的表面上形成的膜包含Sr硅酸盐作为其主要成分。SiO由于其化学不稳定性通常不残留下来，而Sr硅酸盐中可能偶尔混有少量SrO。特别地，当Sr沉积的量小并且执行高温热处理时，化学反应(2)是主要的，并且因此，可能在SiO2上没有留下Sr硅酸盐。在没有形成Sr硅酸盐的情况下，在SrSi2层10的侧壁上会形成一个台阶。但是，此台阶对本发明的效果没有影响。
在此实施例中，在500℃温度下由热处理形成的SrSi2层10的厚度是五个原子层(物理厚度大约10nm)并且它呈金属(导电)性质。Sr硅酸盐层11的厚度大约为7nm并且它呈绝缘性质。
另一方面，由于多晶硅层3的上表面被硅化，其厚度降至35nm。因此，SrSi2层10和多晶硅层3都作为浮动栅电极，并且它们的总厚度是45nm。
然后，使用MBE方法形成LaAlO3层12作为厚度为35nm的电极间绝缘膜，如图4A中所示。由于LaAlO3层12的介电常数大约是25，所以电极间绝缘膜的等价SiO2厚度(EOT)是大约4nm。在此实施例中，对于LaAlO3层的形成，可以使用比如溅射方法、CVD方法、激光消融方法的其它方法代替MBE方法。由于SrSi2和Sr硅酸盐是热稳定的材料，即使当在氧化环境下沉积LaAlO3层12时，它们的膜厚度或它们的成分也不变形或改变。
随后，通过CVD方法沉积100nm厚的导电层13作为具有W硅化层/多晶硅层的双层结构的控制栅电极，然后，通过CVD方法沉积用于RIE的掩模材料14。W硅化层的厚度是10nm。其后，使用抗蚀剂掩模(未示出)通过RIE方法相继蚀刻掩模材料14、导电层13、LaAlO3层12、SrSi2层10、多晶硅层3、以及隧穿绝缘膜2，以在字线方向形成狭缝区15。这样，SrSi2层10、多晶硅层3和导电层13的区域就确定了(图4B)。
最后，如图1所示，通过热氧化在暴露的表面上形成硅氧化膜16，通过离子注入方法在硅衬底1中形成源极和漏极区17，并且然后通过CVD方法形成层间绝缘膜18以覆盖整个表面。其后，通过本领域中已知的方法形成配线层等以完成存储单元。
即使当形成电极间绝缘膜之后热处理通过上述方法制造的作为电极间绝缘膜的LaAlO3层12，也可以确定其25nm的物理厚度、25的介电常数、和4nm的等效SiO2厚度(EOT)保持不变。
可以相信这是因为SrSi2层10的存在抑制了Si从多晶硅层3扩散，其中SrSi2层10是化学稳定的金属硅化物并且形成在浮动栅电极的多晶硅层3和电极间绝缘膜的LaAlO3层12之间。
另外，W硅化物抑制Si从控制栅电极的多晶硅层13的扩散，其中W硅化物是化学稳定的金属硅化物并且与电极间绝缘膜相邻地形成。
在此实施例中，存储单元中的耦合率高达0.6或更高，从而实现存储单元的写入、擦除、读取和数据保持的良好性能。电极间绝缘膜的击穿电压高达35MV/m或更高，并且漏电流密度在30MV/cm时是1×10-3A/cm2，足够满足器件规范。
另一方面，如果如现有技术的方法，形成LaAlO3层12以接触多晶硅层3而不形成金属硅化物，则后热处理期间大量Si将从多晶硅层扩散，导致LaAlO3的成分变为La硅酸盐。在这种情况下，LaAlO3层的物理厚度增加到大于30nm，并且随着等价SiO2厚度增加到10nm，介电常数降低到12。另外，存储单元的耦合率由于电极间绝缘膜的有效电容的减小而大大降低，导致存储单元的写入、擦除、读取和数据保持的性能显著劣化。此外，击穿电压降至25MV/cm左右并且漏电流密度增加至5×10-2A/cm2，其不满足器件规范。
在此实施例中，作为浮动栅电极的Sr硅化物的厚度是五个原子层(大约10nm)并且形成控制栅电极一部分的W硅化物的厚度是10nm。如果金属硅化层的厚度低于一个原子层，则Si扩散不会受抑制。实验上确定了当金属硅化层的厚度大于两个原子层时Si的扩散会受抑制。优选地，金属硅化层的厚度大于三个原子层以便确定地抑制Si扩散。
理论上，金属硅化层的厚度无上限。从可靠性的角度来看，直接接触隧穿绝缘膜的浮动栅电极的材料需要是包含Si的导电材料。大部分浮动栅电极可以通过金属硅化物形成，而有必要以包含Si的导电材料形成接触隧穿绝缘膜的小区域。在这种情况下，存储单元操作中不出现问题并且单元特性也不劣化。在根据本实施例的制造方法中，形成金属硅酸盐的反应速度低于形成金属硅化物的反应速度。因此，为了在金属沉积之后适度地保持热预算，优选地，用于形成金属硅化层的金属层的厚度小于10个原子层。
在本实施例中已经说明了以自动调准的方式在多晶硅层和SiO2层上分别形成包含Sr的Sr硅化物和Sr硅酸盐。类似地，当使用II族碱土金属Mg、Ca、或Ba时可以获得与本实施例相同的效果。由于II族碱土金属与Si强烈化合，类似所形成的SrSi2的金属硅化物是热化学稳定的。
本发明是基于我们使用第一原理方法所进行的理论预测的。
另外，以下将描述选择除II族碱土金属之外可用于本实施例的金属(M)的方法。不仅在包含Si的导电材料上形成导电金属硅化物，而且还在包含Si的绝缘材料上形成绝缘金属硅化物。另外，如下所述，需要该金属硅化物和金属硅酸盐的性质或结构不改变，即使在氧化环境下在它们之上形成稀土氧氮化物。
<1>金属硅化物(M-Six)的结合强度应该大于金属氧化物(M-Ox)的结合强度。也就是，金属硅化物应该比金属氧化物更加热化学稳定。具体地，每个Si原子的金属硅化物的形成能量(ΔH)必须小于-20kcal/(金属原子)并且金属氧化物的形成能量(ΔG)必须大于-800kJmol-1。
在本实施例中，为了使得金属硅化物热化学稳定，需要ΔH应小于-20kcal/(金属原子)。至于ΔG，既然SiO2的形成能量大约是-800kJmol-1，金属氧化物的形成能量应该大于SiO2的形成能量。
<2>金属硅化物(M-Six)应该是导电材料(电阻率：ρ＜100μΩcm)并且金属氧化物(M-Ox)应该是绝缘材料(ρ＞100μΩcm)。
<3>金属(M)在Si和氧氮化物中应该具有小扩散常数。
发明人发现，满足上述要求的金属是Mo、W、Co、Ni、Pt和Pd。也就是，意味着当使用从Mg、Ca、Sr、Ba、Mo、W、Co、Ni、Pt和Pd中选择的金属时可以获得与本实施例相同的效果。
接着，将考虑金属硅化层的功函数(work function)在存储单元特性上的效果。发明人已经在理论上计算出，包括Mg、Ca、Sr和Ba(II族碱土金属)的金属硅化层的功函数是3.8～4.0eV，这基本上等于n+类型的多晶硅的功函数。
由于在这种金属硅化物和n+类型的包含Si的导电材料之间不形成肖特基势垒，所以存储单元的耦合率以及写入/擦除特性不受影响。在这个方面，II族碱土金属适于形成浮动栅电极。
Mo、W和Co的金属硅化物的功函数是4.5～4.6eV，接近Si的禁带间隙的中心并且几乎不影响耦合率。另一方面，由于Ni、Pd和Pt的金属硅化物的功函数达到4.7～5.0eV，金属硅化物和n+类型的包含Si的导电材料之间形成的肖特基势垒很可能使耦合率降低。为了使这种影响尽可能小，将n+类型的包含Si的导电材料的杂质浓度设置得足够高(大于5×1019cm-3)是有效的。
在本实施例中多晶硅(典型地，n+类型的多晶硅)用于浮动栅电极，其它包含Si的导电材料也可以用于浮动栅电极。这里，包含Si的导电材料指包含Si作为主要成分并且杂质作为掺杂物的半导体材料。包含Si和额外的Ge的SiGe材料可以用作包含Si的导电材料，并且在SiGe层上也形成稳定的金属硅化物。因为对与隧穿绝缘膜相邻的层使用包含Si的导电材料，所以可以实现隧穿绝缘膜的高度的可靠性。
另外，在本实施例中，隔离区由硅氧化物制成。不仅硅氧化物，而且其它包含Si的绝缘材料，比如SiON也可以用于隔离区。另外，如果金属氮化物具有绝缘性质，则Si氮化物可以用作绝缘材料。另外，除Si之外还包含Ge的绝缘材料(SiGeOx，SiGeON)可以用于隔离区。
在本实施例中，控制栅电极包括金属硅化物(W硅化物)和包含Si的导电材料(多晶硅)。当包含Si的导电材料用于部分的控制栅电极时，可以通过插入以与接触电极间绝缘膜的浮动栅硅化物相同的标准选择的化学稳定的金属硅化物来抑制Si扩散，如本实施例中所示。但是，不需要对控制栅电极使用包含Si的导电材料。可以使用任何其它材料，比如金属、金属硅化物、导电金属氮化物、导电金属氧化物、以及它们的任何叠层结构。
在本实施例中，LaAlO3用于电极间绝缘膜。此外，包含稀土元素的其它稀土氧化物、稀土氮化物或稀土氧氮化物可以用于电极间绝缘膜。(稀土元素指17种元素：La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Sc和Y。)为了使用这些包含稀土元素的材料用作电极间绝缘膜，优选地，这些材料具有大于或等于15并小于或等于30的介电常数。这是因为如果介电常数太小则不能减小漏电流。另一方面，如果介电常数太大则会出现存储单元间的干扰。另外，优选地，电极间绝缘膜的电子势垒高度足够高以降低漏电流。
满足上述要求的稀土氧化物的实例可包括Y2O3、La2O3、Pr2O3等。可以通过向稀土氧氮化物或稀土氧化物中添加从Al、Si、Ti、Zr、Hf和Ta中选择的至少一个元素来增加La2O3和Pr2O3的防潮性。
尽管增加不同元素使得稀土氧化物和氧氮化物的介电常数降低，但由于稀土氧化物和氧氮化物的介电常数高，通过调整增加物的量可以满足介电常数应在15-30的范围内这一要求。
另外，具有预先控制的量的稀土氧氮化物中的Si成分对膜特性没有影响。如果稀土氧氮化物中包含的Si在百分之几到百分之几十之内，则会抑制稀土氧氮化物的吸湿性质。
本实施例中，在金属膜形成工艺之后并且在电极间绝缘形成工艺之前执行将金属膜硅化的热处理工艺。即使在金属膜上形成电极间绝缘膜之后执行热处理工艺，也不防碍形成硅酸盐的过程。在这种情况下，可以获得与本实施例相同的效果。可以独立地或者在形成电极间绝缘之后与其它热处理结合来执行用于将金属膜硅化的热处理。
但是，优选地，在以高温条件，例如900～1000℃进行热处理工艺之前执行将金属膜硅化的热处理。
(第二实施例)
以下，将参考图5描述根据本发明的第二实施例的NAND非易失性半导体存储器件的存储单元结构及其制造方法。
图5是存储单元的垂直于字线方向的横截面图。
如图5中所示，在掺杂有预定杂质的硅衬底21上形成源极和漏极区(未示出)。在硅衬底21上的源极和漏极区之间形成大约6～7nm厚的硅氧化膜22作为隧穿绝缘膜。在硅氧化膜22上依次堆叠由包含Si的导电材料制成的40nm厚的多晶硅层23作为浮动栅电极、WSi2层24作为金属硅化层、LaHfON层25和HfAlOx层26作为电极间绝缘膜、以及导电层27作为具有WN层和W层双层结构的控制栅电极(在电极间绝缘膜上形成WN层)。由于作为金属硅化层的WSi2层24是导电的，所以其操作像多晶硅层23一样与浮动栅电极相同。
以类似第一实施例的硅氧化膜覆盖上述叠层结构的上表面和侧壁。形成层间绝缘膜以覆盖整个表面。通过由硅氧化膜28制成的隔离区将沟道区、隧穿绝缘膜(硅氧化膜22)和浮动栅电极(多晶硅层23)从相邻存储单元的那些隔离开。电极间绝缘膜(LaHfON层25和HfAlOx层26)和控制栅电极(导电层27)对位线方向排列的存储单元是公共的并且在隔离区28上延伸。根据稍后描述的方法，在电极间绝缘膜(LaHfON层25和HfAlOx层26)和隔离区28之间的区域中形成金属硅酸盐层的W硅酸盐层29。在电极间绝缘膜和隔离区28之间的区域必须形成绝缘材料，比如硅氧化物，与隔离区相同。
根据与第一实施例基本上相同的方法制造如上构造的存储单元。
首先，通过热氧氮化在p类型硅衬底21上形成隧穿绝缘膜22，然后，通过CVD方法在隧穿绝缘膜22上相继沉积作为浮动栅电极的30nm厚的磷掺杂多晶硅层23以及用于器件隔离的掩模材料。其后，使用抗蚀剂掩模通过RIE方法相继蚀刻掩模材料、多晶硅层23以及隧穿绝缘膜22，并且蚀刻硅衬底21的暴露区以形成具有60nm深度的槽。
然后，用于器件隔离的硅氧化膜28沉积在整个表面上以填充槽，然后，通过CMP方法从表面去除硅氧化膜28以使表面平坦。在选择性地蚀刻掉暴露的掩模材料之后，以稀释的氢氟酸溶液蚀刻掉硅氧化膜28的暴露的表面，并且使硅氧化膜28和多晶硅层23的表面平坦。
形成平坦表面之后，使用CVD方法在200℃的衬底温度下以1.7×1015atoms/cm2的量(当形成WSi2层时W的量等于五个原子层)在整个表面上沉积W作为金属层。在此实施例中，对于W沉积，可以使用比如溅射方法、MBE方法、激光消融方法的其它方法代替CVD方法。
然后，在沉积W作为金属层之后，在快速热处理装置中在1000℃的衬底温度下执行热处理。通过此热处理，沉积在硅氧化膜28的表面上的W与SiO2起反应以自动调准方式形成W硅酸盐层29。具有五个原子层(物理厚度大约10nm)的厚度的W硅化层24呈现金属性质(电阻率：ρ＝70μΩcm)。另一方面，具有大约5nm厚度的W硅酸盐层29呈绝缘性质。
然后，以15nm的物理厚度形成LaHfON层25作为电极间绝缘膜，然后，使用溅射方法形成物理厚度15nm的HfAlOx层26。尽管La2O3是具有吸湿性质的不稳定材料，但可以通过添加Hf和N到La2O3(LaHfON)而使它热化学稳定。添加到稀土氧氮化物的材料可以从Al、Si、Ti、Zr、Hf和Ta中选择。由于LaHfON和HfAlOx的介电常数分别是大约30和20，所以电极间绝缘膜的等价SiO2厚度(EOT)是大约5nm。在此实施例中，对于LaHfON和HfAlOx的形成，可以使用比如MBE方法、CVD方法、激光消融方法的其它方法代替溅射方法。
如本实施例中所示，电极间绝缘膜不需要具有稀土氧氮化膜、稀土氧化膜或稀土氮化膜的单层结构，而可以是具有其它高介电常数的膜，氧化膜或氮化膜的叠层结构。
为了使用包括稀土元素的材料的高电子势垒降低漏电流，有必要形成与浮动栅电极接触的稀土氧氮化物。在那时，在稀土氧氮化物和浮动栅电极的包含Si的导电材料之间必须形成金属硅化物。因此，即使当其它高介电常数材料堆叠在沉积的稀土氧氮化膜、稀土氧化膜或稀土氮化膜上时，本发明的效果仍不变。
随后，通过CVD方法沉积具有WN/W层的双层结构的100nm厚导电层27作为控制栅电极，然后，通过CVD方法沉积用于RIE的掩模材料。其后，使用抗蚀剂掩模通过RIE方法相继蚀刻掩模材料、导电层27、电极间绝缘膜25和26、金属硅化膜24、浮动栅电极23、以及隧穿绝缘膜22以在字线方向形成狭缝区。
最后，通过热氧化在暴露的表面上形成硅氧化膜，通过离子注入方法形成源极和漏极扩散区，然后，通过CVD方法形成层间绝缘膜以覆盖整个表面，从而完成如图5所示的存储单元。
即使当在形成电极间绝缘膜之后热处理以上述方法制造的作为电极间绝缘膜的LaHfON/HfAlOx层时，也可以肯定其30nm的物理厚度和5nm的等价SiO2厚度(EOT)保持不变。Si从浮动栅电极的多晶硅层的扩散被完全抑制，因为与浮动栅电极和电极间绝缘膜相邻地形成了化学稳定的金属硅化物(W硅化物)。存储单元的耦合率高达0.6或更高，从而实现了存储单元的写入、擦除、读取和数据保持的良好性能。电极间绝缘膜的击穿电压高达35MV/m或更高，并且在30MV/cm时的漏电流密度是2×10-3A/cm2，充分满足了器件规范。
另一方面，如果像传统方法中那样与多晶硅层相邻地形成LaHfON而不形成金属硅化物，则在后热处理期间大量Si从多晶硅层扩散，导致LaHfON变为LaHf硅酸盐。在这种情况中，LaHfON层的物理厚度增加至大于40nm，而介电常数随等价SiO2厚度增加到12nm而降至15。另外，由于电极间绝缘膜的有效电容降低，存储单元的耦合率大大降低，导致存储单元的写入、擦除、读取和数据保持这些器件特性显著劣化。另外，击穿电压降至20MV/cm左右并且漏电流密度增加至3×10-2A/cm2，不满足器件规范。
在本实施例中，控制栅电极由WN和W的双层形成。如果包含Si的导电材料不用于控制栅电极，则在控制栅电极和电极间绝缘膜之间的接触区域中可以不使用金属硅化物。为了降低漏电流，优选地，控制栅电极的功函数较高。功函数为4.8～4.9eV的WN适于用于控制栅电极。
已经在以上实施例中说明了作为非易失性存储器件代表的NAND闪存。此外，本发明可以应用于具有接触栅电极的绝缘膜的其它类型的非易失性存储单元，比如NOR、AND、DINOR、NANO存储单元等。
根据以上实施例，当在具有浮动栅电极的存储单元中使用包含稀土元素的电极间绝缘膜时，在电极间绝缘膜和浮动栅电极的包含Si的导电材料之间形成化学稳定的金属硅化膜。另外，化学稳定的金属硅化膜呈现与浮动栅电极相同的操作，并且同时，抑制Si从浮动栅电极扩散。因此，防止了电极间绝缘膜的质量劣化，实现了具有高介电常数和好的单元操作特性的非易失性半导体存储器件。
根据以上实施例，由于浮动栅电极上的导电金属硅化层和隔离区上的包含与金属硅化层中的金属同种金属的绝缘金属硅酸盐层可以以自动调准的方式形成，所以可以通过简单的过程制造涉及本发明的非易失性半导体存储器件。
根据以上实施例，在具有浮动栅电极的存储单元中使用由稀土氧化物、稀土氮化物、或稀土氧氮化物制成的电极间绝缘膜。由于在电极间绝缘膜和浮动栅电极的包含Si的导电材料之间形成了化学稳定的金属硅化膜，所以防止了电极间绝缘膜的质量劣化，从而实现了具有高介电常数和好的单元操作特性的非易失性半导体存储器件。

Claims (23)

1.一种具有存储单元的非易失性半导体存储器件，每个存储单元包括：
具有第一导电类型的半导体区；
具有第二导电类型的源极和漏极区；
在源极和漏极区之间形成的沟道区；
在半导体区中形成的隔离区；
在沟道区上形成的隧穿绝缘膜；
在隧穿绝缘膜上形成的并且由包含Si的导电材料制成的浮动栅电极；
在浮动栅电极上形成的金属硅化膜；
在金属硅化膜上形成的电极间绝缘膜，其由稀土氧化物、稀土氮化物或稀土氧氮化物制成；以及
在电极间绝缘膜上形成的控制栅电极。
2.如权利要求1所述的非易失性半导体存储器件，其中，该金属硅化膜包括从Mg、Ca、Sr、Ba、Mo、W、Ni、Co、Pt和Pd中选择的一种或多种元素。
3.如权利要求1所述的非易失性半导体存储器件，其中，该金属硅化膜的厚度等于或大于3个原子层，并且等于或小于10个原子层。
4.如权利要求1所述的非易失性半导体存储器件，其中，该电极间绝缘膜包括一种或多种稀土金属元素和从Al、Si、Ti、Zr、Hf和Ta中选择的一种或多种元素。
5.如权利要求1所述的非易失性半导体存储器件，其中，电极间绝缘膜的介电常数等于或大于15，并且等于或小于30。
6.如权利要求1所述的非易失性半导体存储器件，
其中，该电极间绝缘膜在隔离区上延伸，并且
其中，在电极间绝缘膜和隔离区之间形成一绝缘膜，其包括与金属硅化膜中所包括的金属相同种类的金属。
7.如权利要求6所述的非易失性半导体存储器件，其中，该绝缘膜是硅酸盐膜，其包括与金属硅化膜中所包括的金属相同种类的金属。
8.一种制造非易失性半导体存储器件的方法，包括：
在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；
在浮动栅电极层的表面上形成金属膜；
通过热处理使金属膜硅化；
在硅化金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；
在电极间绝缘膜上形成控制栅电极；以及
在半导体区上形成源极和漏极区。
9.如权利要求8所述的方法，其中，在400℃和800℃之间的温度下硅化该金属膜。
10.如权利要求8所述的方法，其中，该金属膜包括从Mg、Ca、Sr、Ba、Mo、W、Co、Ni、Pt和Pd中选择的一种或多种元素。
11.如权利要求8所述的方法，其中，该电极间绝缘膜包括一种或多种稀土金属元素和从Al、Si、Ti、Zr、Hf和Ta中选择的一种或多种元素。
12.一种制造非易失性半导体存储器件的方法，包括：
在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；
在浮动栅电极层的表面上形成金属膜；
在金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；
在电极间绝缘膜上形成控制栅电极；
在半导体区上形成源极和漏极区；以及
在形成电极间绝缘膜之后通过热处理硅化金属膜。
13.如权利要求12所述的方法，其中，该金属膜包括从Mg、Ca、Sr、Ba、Mo、W、Co、Ni、Pt和Pd中选择的一种或多种元素。
14.如权利要求12所述的方法，其中，该电极间绝缘膜包括一种或多种稀土金属元素和从Al、Si、Ti、Zr、Hf和Ta中选择的一种或多种元素。
15.一种制造非易失性半导体存储器件的方法，包括：
在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；
在半导体区上形成隔离区；
在浮动栅电极层和隔离区的表面上同时形成金属膜；
通过热处理同时在浮动栅电极层上硅化该金属膜和在隔离区上绝缘该金属膜；
在硅化金属膜和绝缘金属膜的表面上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；
在电极间绝缘膜上形成控制栅电极；以及
在半导体区上形成源极和漏极区。
16.如权利要求15所述的方法，其中，在400℃和800℃之间的温度下硅化该金属膜。
17.如权利要求15所述的方法，其中，该金属膜包括从Mg、Ca、Sr、Ba、Mo、W、Co、Ni、Pt和Pd中选择的一种或多种元素。
18.如权利要求15所述的方法，其中，该电极间绝缘膜包括一种或多种稀土金属元素和从Al、Si、Ti、Zr、Hf和Ta中选择的一种或多种元素。
19.如权利要求15所述的方法，其中，该隔离区由硅氧化物或硅氧氮化物制成，并且
其中，通过热处理形成的绝缘金属膜是金属硅酸盐膜。
20.一种制造非易失性半导体存储器件的方法，包括：
在半导体区上堆叠隧穿绝缘膜和由包含Si的导电材料制成的浮动栅电极层；
在半导体区上形成隔离区；
在浮动栅电极层和隔离区的表面上同时形成金属膜；
在金属膜上形成由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜；
在电极间绝缘膜上形成控制栅电极；
在半导体区中形成源极和漏极区；
在形成电极间绝缘层之后通过热处理硅化浮动栅电极层上的金属膜；以及
通过热处理绝缘隔离区上的金属膜。
21.如权利要求20所述的方法，其中，该金属膜包括从Mg、Ca、Sr、Ba、Mo、W、Co、Ni、Pt和Pd中选择的一种或多种元素。
22.如权利要求20所述的方法，其中，该电极间绝缘膜包括一种或多种稀土金属元素和从Al、Si、Ti、Zr、Hf和Ta中选择的一种或多种元素。
23.如权利要求20所述的方法，其中，该隔离区由硅氧化物或硅氧氮化物制成，并且
其中，通过热处理形成的绝缘金属膜是金属硅酸盐膜。
CNB2007100863468A 2006-03-13 2007-03-13 非易失性半导体存储器件及其制造方法 Expired - Fee Related CN100565931C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006067640 2006-03-13
JP2006067640A JP4719035B2 (ja) 2006-03-13 2006-03-13 不揮発性半導体メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101055893A true CN101055893A (zh) 2007-10-17
CN100565931C CN100565931C (zh) 2009-12-02

Family

ID=38516892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100863468A Expired - Fee Related CN100565931C (zh) 2006-03-13 2007-03-13 非易失性半导体存储器件及其制造方法

Country Status (4)

Country Link
US (1) US7755136B2 (zh)
JP (1) JP4719035B2 (zh)
KR (1) KR100863366B1 (zh)
CN (1) CN100565931C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237367A (zh) * 2010-05-07 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法
CN103180952A (zh) * 2010-10-22 2013-06-26 美光科技公司 存储器电荷存储结构中的吸气剂
CN107134457A (zh) * 2016-02-29 2017-09-05 东芝存储器株式会社 半导体存储装置及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054942A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶装置
EP2068350A1 (en) * 2007-12-03 2009-06-10 Interuniversitair Microelektronica Centrum vzw Multiple layer floating gate non-volatile memory device
EP2068351A1 (en) * 2007-12-03 2009-06-10 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Floating gate non-volatile memory device and method for manufacturing same
JP5208537B2 (ja) * 2008-02-19 2013-06-12 株式会社東芝 不揮発性記憶素子
KR20090119310A (ko) * 2008-05-16 2009-11-19 삼성전자주식회사 플래쉬 메모리 소자 및 그 제조방법
JP5537130B2 (ja) 2009-11-25 2014-07-02 株式会社東芝 半導体記憶装置
JP5571010B2 (ja) 2011-01-28 2014-08-13 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2013021102A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置
WO2015152736A2 (en) 2014-04-02 2015-10-08 Granville Simon Edward Magnetic materials and devices comprising rare earth nitrides
WO2015152737A2 (en) 2014-04-02 2015-10-08 Natali Franck Doped rare earth nitride materials and devices comprising same
US10153039B1 (en) * 2017-07-05 2018-12-11 Micron Technology, Inc. Memory cells programmed via multi-mechanism charge transports

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153557A (ja) * 1995-11-30 1997-06-10 Nkk Corp 浮遊ゲート型不揮発性半導体メモリ装置の製造方法
JPS62188375A (ja) * 1986-02-14 1987-08-17 Hitachi Ltd 半導体集積回路装置
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
KR100319571B1 (ko) 1998-03-12 2002-01-09 루센트 테크놀러지스 인크 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
JP3457223B2 (ja) * 1999-07-23 2003-10-14 富士通株式会社 半導体装置
US7112543B2 (en) * 2001-01-04 2006-09-26 Micron Technology, Inc. Methods of forming assemblies comprising silicon-doped aluminum oxide
US6541280B2 (en) * 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
JP3770811B2 (ja) * 2001-06-18 2006-04-26 シャープ株式会社 不揮発性記憶装置及びその製造方法
CN100483743C (zh) * 2001-11-21 2009-04-29 夏普株式会社 半导体存储器件及其制造和操作方法及便携式电子装置
AU2003221212A1 (en) * 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003332329A (ja) * 2002-05-15 2003-11-21 Mitsubishi Electric Corp 半導体装置の製造方法およびそのシステム
US6630383B1 (en) * 2002-09-23 2003-10-07 Advanced Micro Devices, Inc. Bi-layer floating gate for improved work function between floating gate and a high-K dielectric layer
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US6771545B1 (en) * 2003-01-29 2004-08-03 Advanced Micro Devices Inc. Method for reading a non-volatile memory cell adjacent to an inactive region of a non-volatile memory cell array
KR100518577B1 (ko) * 2003-05-26 2005-10-04 삼성전자주식회사 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법
JP2005026589A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
KR100546392B1 (ko) * 2003-11-01 2006-01-26 삼성전자주식회사 Ｅｐｒｏｍ 소자를 포함하는 반도체 소자와 그 제조 방법
JP3981094B2 (ja) * 2004-03-11 2007-09-26 株式会社東芝 半導体装置
JP2005311300A (ja) * 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
JP2006005006A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 不揮発性半導体メモリ装置
US7410910B2 (en) * 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237367A (zh) * 2010-05-07 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法
CN102237367B (zh) * 2010-05-07 2014-09-24 中国科学院微电子研究所 一种闪存器件及其制造方法
CN103180952A (zh) * 2010-10-22 2013-06-26 美光科技公司 存储器电荷存储结构中的吸气剂
CN107134457A (zh) * 2016-02-29 2017-09-05 东芝存储器株式会社 半导体存储装置及其制造方法
CN107134457B (zh) * 2016-02-29 2020-12-08 东芝存储器株式会社 半导体存储装置及其制造方法

Also Published As

Publication number Publication date
US20070215924A1 (en) 2007-09-20
JP4719035B2 (ja) 2011-07-06
KR20070093358A (ko) 2007-09-18
JP2007250565A (ja) 2007-09-27
CN100565931C (zh) 2009-12-02
US7755136B2 (en) 2010-07-13
KR100863366B1 (ko) 2008-10-13

Similar Documents

Publication Publication Date Title
CN101055893A (zh) 非易失性半导体存储器件及其制造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
KR101021378B1 (ko) 반도체 장치
JP5472894B2 (ja) 不揮発性半導体記憶装置
JP5060110B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP5336872B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2004165553A (ja) 半導体記憶装置
US7374997B2 (en) Method of manufacturing flash memory device
CN1716572A (zh) 非易失性半导体存储器件的制造方法及半导体存储器件
JP2015053474A (ja) 半導体装置およびその製造方法
CN1574298A (zh) 半导体器件的制造方法和半导体器件
CN109786449B (zh) 半导体器件及其制造方法
US7816724B2 (en) Memory device with barrier layer
CN1694243A (zh) 电可擦编程只读存储器单元的制造方法
CN1262014C (zh) 半导体器件和半导体器件的制造方法
US11342430B2 (en) Semiconductor device
US8779498B2 (en) Nonvolatile semiconductor memory device
TWI822805B (zh) 半導體元件及其製造方法
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2010034234A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20140313