CN102237367B - 一种闪存器件及其制造方法 - Google Patents
一种闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN102237367B CN102237367B CN201010171371.8A CN201010171371A CN102237367B CN 102237367 B CN102237367 B CN 102237367B CN 201010171371 A CN201010171371 A CN 201010171371A CN 102237367 B CN102237367 B CN 102237367B
- Authority
- CN
- China
- Prior art keywords
- region
- dopant well
- flash memory
- metal level
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000002019 doping agent Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 238000007667 floating Methods 0.000 claims description 6
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 4
- -1 HfRu Inorganic materials 0.000 claims description 4
- 241000849798 Nita Species 0.000 claims description 4
- 241001521328 Ruta Species 0.000 claims description 4
- 235000003976 Ruta Nutrition 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- 229910004200 TaSiN Inorganic materials 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 4
- 235000005806 ruta Nutrition 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005192 partition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 238000003860 storage Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Abstract
本发明公开了一种闪存器件，包括：半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。本发明实现了高K介质金属栅与可擦写闪存的兼容，提高了闪存的工作性能。本发明还提供一种与之对应的制造方法，极大地提高了闪存器件的生产效率和成品率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
随着计算机技术的飞速发展，对半导体存储器件的性能也提出了更高的要求。用于存储数据的半导体存储器件可以分为挥发性存储器件和非挥发性存储器件两大类。挥发性存储器件在供电中断后将失去存储数据，而非挥发性存储器件在供电中断后仍然能够保留其中的存储数据。闪存(FlashMemory)是一种从可擦写可编程只读存储器(EPROM)和电可擦写可编程只读存储器(EEPROM)发展而来的非挥发性存储集成电路，属于一次性可编程(OTP)设备，其主要优点是工作速度快、单元面积小、集成度高、可靠性好等，在智能卡、微控制器等领域具有广泛的应用前景。
近年来，在半导体制作工艺中逐渐开始采用以Hf元素为基础的高K材料代替以往的二氧化硅作为栅介质层，不仅极大地提高了半导体器件的工作性能，还减小了电流浪费和能量损失，使得半导体制作工艺取得了巨大进步。
但是，当传统的利用互补金属氧化物(CMOS)制作成闪存的工艺中引入高K介质金属栅工艺时，由于在高K介质金属栅工艺中形成的金属栅中存储的数据不易被电流擦除，因此极大地影响了闪存的可擦写性能，使得这种闪存无法重复多次读写，从而使高K介质金属栅工艺应用到一次可编程(OTP)设备的制作工艺上时遇到了很大的挑战。
发明内容
针对现有技术的不足，本发明的目的是要提供一种与高K介质金属栅工艺相兼容的半导体结构及其制造方法。
为了实现上述目的，本发明提供了一种闪存器件，包括：半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。
本发明的有益效果是，该闪存器件在晶体管区的金属栅堆叠中包括多晶硅层，实现了高K介质金属栅与可擦写闪存之间的兼容，使得高K介质金属栅能够应用到一次性可编程(OTP)设备中，提高了闪存的工作性能。
相应地，本发明还提供了一种闪存器件的制造方法，包括以下步骤：提供半导体衬底，在所述衬底上形成闪存区，所述闪存区包括第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；在所述第一掺杂阱上形成高k栅介质层和金属层。
根据本发明的制造闪存的方法实现了与高K介质金属栅工艺的互相兼容。由于闪存的浮栅和晶体管的金属栅极采用相同的材料和层叠结构，因此在同一个衬底上分别形成闪存和晶体管的方法中将会采用很多相同的步骤，极大地简化了工艺流程，提高了生产效率和产品的一致性，从而为大规模工业生产提供了有利条件。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明的实施例的闪存器件的示意图；
图2至图11是根据本发明的实施例的闪存器件的制造方法中间步骤的器件结构剖面图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明的闪存器件在晶体管区使用金属栅电极层，不但能够克服按照高K介质金属栅工艺制作的金属栅极电擦写性能不理想的缺点，而且可以将闪存和晶体管的制作工艺统一起来，简化了制作步骤，提高了生产效率，使得由高K介质金属栅工艺制作而成的闪存能够应用于OTP设备中。为了能够更清楚地理解本发明的思想，以下将以具体实施例进行详细介绍：
图1示出的是本发明的闪存器件。该器件以体硅(bulk wafer)衬底为例，其包括衬底300；形成于衬底300中的闪存区100，所述闪存区包括第一掺杂阱101，所述第一掺杂阱内通过隔离区(如图1所述的STI，浅沟槽隔离)分为第一区101-1和第二区101-2，所述第二区101-2内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层103；形成于所述高k栅介质层上的金属层104。
特别地，所述第一掺杂阱101为P型掺杂，第二区101-2内的杂质为P、AS或者是二者的组合。特别地，如果所述第一掺杂阱101为N型掺杂，则第二区101-2内掺杂的杂质为B、Ga、In或者是它们的组合。
可选地，还包括形成于所述金属层上的多晶硅105。在所述闪存区的衬底上方还包括氧化物层102。
所述高k栅介质层103可以包括HfO2层，厚度约为1-4nm，金属层104可以包括TiN层，厚度约为3-10nm。当然，本领域技术人员可以根据实际需要选用上述材料的等同替代材料，本发明并未对此做出限制。例如可以是TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中任一种或多种的组合。特别地还可以包括在所述多晶硅105之上的金属硅化物层106，例如NiSi层。
由于金属层104的存在，从而使得闪存器件能够与高k金属栅工艺兼容。
在本发明的另一个实施例中，所述半导体衬底上形成有埋氧区301，所述闪存区形成于所述埋氧区301上，如图11所示。
特别地，所述器件还包括晶体管区200，所述闪存区100和晶体管区200由隔离区隔离。所述晶体管区200包括了第二掺杂阱201，所述第二掺杂阱可以掺杂与第一掺杂阱的导电性能相同或相反的杂质，以及形成于所述晶体管区的衬底上方的高k栅介质层203和金属层204。所述晶体管区200还包括源极区和漏极区207。可选地，所述晶体管区还包括形成于所述金属层204上的多晶硅205。
所述高k栅介质层203可以包括HfO2层，厚度约为2-4nm，金属层204可以包括TiN层，厚度约为3-10nm。当然，本领域技术人员可以根据实际需要选用上述材料的等同替代材料，本发明并未对此做出限制。特别地还可以包括在所述多晶硅205和源极区、漏极区207之上的金属硅化物层206，例如NiSi层。
特别地，所述闪存区和晶体管区的栅堆叠能够在同一形成过程中形成，以便与高k栅堆叠的制造工艺兼容。可选地，所述闪存器件还包括覆盖所述器件的层间介质层和在所述晶体管区的源极区和漏极区上方的金属硅化物接触，如图10所示的206。
以下将结合附图详细介绍能够制作如图1所示的本发明所示的闪存器件的形成方法，当然本发明可以采用不同于以下描述的具体的步骤和工艺来形成所述闪存器件，但这些均不脱离本发明的保护范围。
首先，在步骤1：提供半导体衬底300。按照图2所示，首先提供半导体衬底300，并在衬底300上形成至少两个浅沟槽隔离(STI)，以隔离随后将要注入形成的闪存区与晶体管区并隔离在闪存区中将要注入形成的第一区和第二区。
而后，在步骤2，在所述衬底上形成闪存区100，所述闪存区包括第一掺杂阱101，所述第一掺杂阱内通过隔离区分为第一区101-1和第二区101-2，所述第二区101-2内掺杂了与所述第一掺杂阱的导电性能相反的杂质。具体来说，可以对衬底300进行阱注入以形成第一掺杂阱区101，例如可以使用p型掺杂剂对整个所述闪存区100的衬底进行离子注入，因此闪存区以下也称p阱区，而后采用第二类型的杂质对所述第二区101-2进行离子注入，其中所述第二掺杂类型与第一掺杂类型相反，例如使用P、AS或者是二者的组合，例如可以通过制作构图掩膜、进行光刻、而后进行离子注入的方式来形成第一掺杂阱101。
可选地，为了与晶体管区的工艺流程相兼容，本发明可以可选择地包括晶体管区200，所述晶体管区包括与所述第一掺杂阱通过隔离区隔离的第二掺杂阱201，所述第二掺杂阱掺杂了与第一掺杂阱的导电性能相反的杂质，例如可以使用n型掺杂剂对整个所述晶体管区200的衬底进行离子注入，因此晶体管区以下也称n阱区。
可以采用光刻和离子注入的方式形成闪存区的第一掺杂阱和晶体管区的第二掺杂阱。当然也可以通过其他方式来形成，这些均不脱离本发明的保护范围。
可选地，还可以在所述闪存区的衬底上形成氧化物层102，厚度优选为1-20nm。具体来说，可以首选在衬底中形成p阱区和n阱区，而后在衬底上形成氧化物层102，如图2所示，进行光刻以去除晶体管区200上的氧化物层，并保留闪存区上的氧化物层，如图3所示。而后，如图4所示，再次形成光刻胶图形，按照角度A的方向注入As或P元素到p阱区101中的第二区101-2。而后移除光刻胶。
在这个步骤中，氧化物层102不是必须的，即在某些工艺上也可以省略形成该氧化物层102的步骤。增加一层氧化物层102能够有效减小漏电流的大小。
此后，在步骤3，在所述第一掺杂阱101上形成高k栅介质层103和金属层104，可选地还可以形成多晶硅层105。可以首先在整个衬底上形成高k栅介质层103、金属层104以及多晶硅层105，高k栅介质层103可以采用HfO2，厚度约为2-4nm，金属层104中的金属可以采用TiN，厚度约为3-10nm。金属层104例如可以是TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中任一种或多种的组合。此后，如图6和图7所示，形成光刻胶图形，采用反应离子刻蚀工艺(RIE)蚀刻多晶硅层105、金属层104和高k栅介质层103。然后移除光刻胶。
此外，与所述晶体管区的工艺流程相兼容地，可以在形成上述闪存区的栅堆叠的步骤中，同时形成晶体管区的栅堆叠。
以上已经结合附图描述了根据本发明的实施例。可选择地，此后可以进行步骤4：如图8和图9所示，在衬底300的晶体管区200中形成源极区和漏极区207。例如，首先形成源、漏延伸注入。然后在闪存区100和晶体管区200的栅堆叠的侧壁分别形成侧墙108和208，接着进行源漏注入，再接着进行源漏退火工艺以激活掺杂离子，以形成源极区和漏极区。
可选地，可以在源漏极区形成后进行步骤5：在晶体管区200的源极和漏极上以及在闪存区的栅堆叠和晶体管区的栅堆叠上形成金属硅化物层，例如NiSi。而后，对器件进行后续加工工艺，覆盖所述器件形成层间介电层，并在晶体管区的源极区和漏极区上方形成金属接触区，如图10所示。
在根据本发明实施例得到的闪存器件中，第二区101-2作为闪存器件的控制栅极，多晶硅层105作为浮置栅极，第一区101-1作为源/漏区。
此外，如图9在浮置栅极两侧、闪存区的101-1上可以做源/漏接触孔，以及在101-2上可以做栅极接触孔，从而实现闪存器件的存储功能，即通过改变控制栅极的电压能够实现浮置栅极上电荷的擦写。
本发明的实施例一中把擦写性能比较好的多晶硅应用到高K栅介质金属栅工艺制作的闪存结构中，使得包含高K栅介质金属栅的闪存结构也能够应用到OTP设备中，具有较强的兼容性。此外，闪存和晶体管可以在同一个衬底材料上采用相同的步骤来分别形成，极大地简化了工艺的复杂性，提高了半导体器件的生产效率。
以上所披露的仅为本发明的优选实施例，当然不能以此来限定本发明的权利保护范围。可以理解，依据本发明所附权利要求中限定的实质和范围所作的等同变化，仍属于本发明所涵盖的范围。
Claims (19)
1.一种闪存器件，包括：
半导体衬底；闪存区，位于所述半导体衬底上；以及形成于所述半导体衬底上的晶体管区；
其中，所述闪存区包括：
第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；
氧化物层，形成于所述第一掺杂阱上，
高k栅介质层，形成于所述氧化物层上；以及
金属层，形成于所述高k栅介质层上；
其中，第二区作为闪存器件的控制栅极，第一区作为源/漏区，金属层为闪存器件的浮栅；
其中，所述晶体管区包括：
与所述第一掺杂阱通过隔离区隔离的第二掺杂阱；
形成于所述第二掺杂阱上的栅堆叠和所述栅堆叠两侧的源/漏区，所述栅堆叠包括高k栅介质层和所述高k栅介质层上的金属层；
所述第二掺杂阱掺杂了与第一掺杂阱的导电性能相反的杂质。
2.根据权利要求1所述的器件，还包括形成于所述金属层上的多晶硅层。
3.根据权利要求1所述的器件，其中所述第一掺杂阱为P型掺杂，所述第二区内掺杂的杂质为P、AS或者是二者的组合。
4.根据权利要求1所述的器件，其中所述第一掺杂阱为N型掺杂，所述第二区内掺杂的杂质为B、Ga、In或者是它们的组合。
5.根据权利要求1所述的器件，其中所述金属层包括：TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中的一种或多种的组合。
6.根据权利要求1所述的器件，其中在所述衬底和高k栅介质层之间还包括氧化物层。
7.根据权利要求1所述的器件，其中所述半导体衬底为体硅。
8.根据权利要求1所述的器件，其中所述半导体衬底上形成有埋氧区，所述闪存区形成于所述埋氧区上。
9.根据权利要求1所述的器件，所述栅堆叠还包括：
形成于所述金属层上的多晶硅层。
10.一种闪存器件的制造方法，其特征在于，包括以下步骤：
提供半导体衬底，
在所述衬底上形成闪存区，所述闪存区包括第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；
在所述第一掺杂阱上依次形成氧化物层、高k栅介质层和金属层；
其中，第二区作为闪存器件的控制栅极，第一区作为源/漏区，金属层为闪存器件的浮栅；
在所述半导体衬底上形成晶体管区，包括：在衬底上形成第二掺杂阱，所述第二掺杂阱通过隔离区与所述第一掺杂阱隔离；在所述第二掺杂阱上形成栅堆叠和所述栅堆叠两侧的源/漏区，所述栅堆叠包括高k栅介质层和所述高k栅介质层上的金属层；所述第二掺杂阱掺杂了与第一掺杂阱的导电性能相反的杂质。
11.根据权利要求10所述的方法，其中所述形成闪存区的步骤包括：
在所述衬底中形成隔离区以隔离第一区和第二区，采用第一类型的杂质对所述第一区和第二区进行离子注入以形成第一掺杂阱，以及
采用第二类型的杂质对所述第二区进行离子注入，其中所述第一掺杂类型与第二掺杂类型相反。
12.根据权利要求10所述的方法，还包括在所述闪存区的金属层上形成多晶硅层的步骤。
13.根据权利要求10所述的方法，其中所述第一掺杂阱为P型掺杂，所述第二区内的杂质为P、AS或者是二者的组合。
14.根据权利要求10所述的方法，其中所述第一掺杂阱为N型掺杂，所述第二区内的杂质为B、Ga、In或者是它们的组合。
15.根据权利要求10所述的方法，其中所述金属层包括：TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax、MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中的一种或多种的组合。
16.根据权利要求10所述的方法，在所述第一掺杂阱上形成高k栅介质层的步骤之前还包括：在所述闪存区上形成氧化物层的步骤。
17.根据权利要求10所述的方法，其中所述半导体衬底为体硅。
18.根据权利要求10所述的方法，其中所述半导体衬底上形成有埋氧区，所述闪存区形成于所述埋氧区上。
19.根据权利要求10所述的方法，其中形成栅堆叠的步骤还包括：在所述金属层上形成多晶硅层的步骤。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010171371.8A CN102237367B (zh) | 2010-05-07 | 2010-05-07 | 一种闪存器件及其制造方法 |
| US13/062,024 US20120280305A1 (en) | 2009-05-07 | 2010-09-26 | Flash memory device and manufacturing method thereof |
| PCT/CN2010/077296 WO2011137624A1 (zh) | 2010-05-07 | 2010-09-26 | 一种闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010171371.8A CN102237367B (zh) | 2010-05-07 | 2010-05-07 | 一种闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102237367A CN102237367A (zh) | 2011-11-09 |
| CN102237367B true CN102237367B (zh) | 2014-09-24 |
Family
ID=44887854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010171371.8A Active CN102237367B (zh) | 2009-05-07 | 2010-05-07 | 一种闪存器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120280305A1 (zh) |
| CN (1) | CN102237367B (zh) |
| WO (1) | WO2011137624A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9227001B2 (en) | 2010-10-07 | 2016-01-05 | Everheart Systems Inc. | High efficiency blood pump |
| US9018691B2 (en) * | 2012-12-27 | 2015-04-28 | Ememory Technology Inc. | Nonvolatile memory structure and fabrication method thereof |
| US10294944B2 (en) | 2013-03-08 | 2019-05-21 | Everheart Systems Inc. | Flow thru mechanical blood pump bearings |
| US10276726B2 (en) * | 2016-05-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile memory cell and non-volatile memory |
| CN112636727A (zh) | 2019-10-08 | 2021-04-09 | 长鑫存储技术有限公司 | 数据的存储比较方法、存储比较电路装置及半导体存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101055893A (zh) * | 2006-03-13 | 2007-10-17 | 株式会社东芝 | 非易失性半导体存储器件及其制造方法 |
| CN101114677A (zh) * | 2006-07-27 | 2008-01-30 | 三星电子株式会社 | 非易失半导体存储器装置及其制造方法 |
| CN101246891A (zh) * | 2007-02-14 | 2008-08-20 | 三星电子株式会社 | 非易失性存储装置及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530464B2 (ja) * | 2000-03-09 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2002009173A (ja) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP2004200553A (ja) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4171695B2 (ja) * | 2003-11-06 | 2008-10-22 | 株式会社東芝 | 半導体装置 |
| US7164161B2 (en) * | 2003-11-18 | 2007-01-16 | Micron Technology, Inc. | Method of formation of dual gate structure for imagers |
| US7138680B2 (en) * | 2004-09-14 | 2006-11-21 | Infineon Technologies Ag | Memory device with floating gate stack |
| DE102005022129B4 (de) * | 2005-05-12 | 2015-06-18 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors |
| KR100870289B1 (ko) * | 2007-02-09 | 2008-11-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
| US7709924B2 (en) * | 2007-07-16 | 2010-05-04 | International Business Machines Corporation | Semiconductor diode structures |
| JP2009081203A (ja) * | 2007-09-25 | 2009-04-16 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US8410554B2 (en) * | 2008-03-26 | 2013-04-02 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US7834387B2 (en) * | 2008-04-10 | 2010-11-16 | International Business Machines Corporation | Metal gate compatible flash memory gate stack |
-
2010
- 2010-05-07 CN CN201010171371.8A patent/CN102237367B/zh active Active
- 2010-09-26 WO PCT/CN2010/077296 patent/WO2011137624A1/zh active Application Filing
- 2010-09-26 US US13/062,024 patent/US20120280305A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101055893A (zh) * | 2006-03-13 | 2007-10-17 | 株式会社东芝 | 非易失性半导体存储器件及其制造方法 |
| CN101114677A (zh) * | 2006-07-27 | 2008-01-30 | 三星电子株式会社 | 非易失半导体存储器装置及其制造方法 |
| CN101246891A (zh) * | 2007-02-14 | 2008-08-20 | 三星电子株式会社 | 非易失性存储装置及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2008-198973A 2008.08.28 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011137624A1 (zh) | 2011-11-10 |
| CN102237367A (zh) | 2011-11-09 |
| US20120280305A1 (en) | 2012-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184252B2 (en) | Flash memory embedded with HKMG technology | |
| TWI548063B (zh) | 非揮發性記憶體單元及非揮發性記憶體單元的製作方法 | |
| US20160247811A1 (en) | Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof | |
| US9583640B1 (en) | Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure | |
| CN105390465A (zh) | 用于集成闪存器件和高k金属栅极逻辑器件的凹进的硅化物结构 | |
| CN104766860B (zh) | 具有多个阈值电压的半导体器件及其制造方法 | |
| CN104979360A (zh) | 半导体元件及其制造方法 | |
| TWI534958B (zh) | 藉由減少摻雜劑於閘極下的擴散來形成記憶體胞元之方法 | |
| US9711513B2 (en) | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof | |
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| US10128259B1 (en) | Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology | |
| US20150069483A1 (en) | Single-poly non-volatile memory cell | |
| CN102237367B (zh) | 一种闪存器件及其制造方法 | |
| TWI645547B (zh) | 快閃記憶體裝置 | |
| CN110061009B (zh) | 一种分离栅闪存单元的半导体结构及其制造方法 | |
| CN103094284B (zh) | Eeprom存储器及其制作方法 | |
| CN111490046A (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN101826525B (zh) | 具有双重离子注入的nor型闪存结构及其制造方法 | |
| CN109712984B (zh) | Nor flash器件结构及其制造方法 | |
| CN113921524A (zh) | 半导体结构及其制备方法、集成电路、三维存储器及系统 | |
| US20100230738A1 (en) | Nor flash memory structure with highly-doped drain region and method of manufacturing the same | |
| CN102569088B (zh) | 半导体器件结构和制作该半导体器件结构的方法 | |
| US8012825B2 (en) | Method of manufacturing the double-implant nor flash memory structure | |
| US20150123187A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN107482009B (zh) | 一种半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |