CN101114677A - 非易失半导体存储器装置及其制造方法 - Google Patents

非易失半导体存储器装置及其制造方法 Download PDF

Info

Publication number
CN101114677A
CN101114677A CNA200610172731XA CN200610172731A CN101114677A CN 101114677 A CN101114677 A CN 101114677A CN A200610172731X A CNA200610172731X A CN A200610172731XA CN 200610172731 A CN200610172731 A CN 200610172731A CN 101114677 A CN101114677 A CN 101114677A
Authority
CN
China
Prior art keywords
layer
transition metal
dielectric layer
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610172731XA
Other languages
English (en)
Inventor
申尚旻
薛光洙
陈暎究
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101114677A publication Critical patent/CN101114677A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种使用电荷俘获层作为存储节点的非易失半导体存储器装置及其制造方法。该非易失半导体存储器装置包括形成在半导体衬底上的隧穿绝缘层、在隧穿绝缘层上的由掺杂过渡金属的介电层形成的电荷俘获层、形成在电荷俘获层上的阻挡绝缘层和形成在阻挡绝缘层上的栅电极。该介电层是高k介电层，例如HfO2层。因此，非易失半导体存储器装置的数据保持特性能够改善，因为通过向高k介电层掺杂过渡金属而形成了深陷阱。

Description

非易失半导体存储器装置及其制造方法
技术领域
本发明涉及一种半导体存储器装置，且更具体而言，涉及一种能提高装置的数据保持特性的非易失半导体存储器装置及其制造方法。
背景技术
非易失半导体存储器装置，尤其是能够电存储和电擦除数据并在去除电源时保持所存储的数据的非易失半导体存储器装置已经引起了很大的兴趣。
构成非易失半导体存储器装置的存储单元根据该非易失半导体存储器装置使用的领域而变化。
例如，在作为高容量的非易失半导体存储器装置的NAND(与非)型闪存半导体存储器装置的存储单元的情况，存储单元的晶体管的栅极堆叠通常具有存储电荷即存储数据的浮置栅极与控制浮置栅极的控制栅极依次堆叠的结构。
然而，由于常规的闪存半导体存储器使用导电材料例如掺杂浮置栅极材料的多晶硅，当高度集成时，相邻栅极堆叠之间的寄生电容增加。
因此，提出了公知为金属-氧化物-绝缘体-氧化物-半导体(MOIOS)例如硅-氧化物-氮化物-氧化物-半导体(SONOS)或金属-氧化物-氮化物-氧化物-半导体(MONOS)的非易失半导体存储器装置，且积极进行了许多研究以解决闪存半导体存储器装置的问题。SONOS使用硅作为控制栅极材料，而MONOS使用金属作为控制栅极材料。
MOIOS存储器装置使用电荷俘获层例如氮化硅(Si3N4)取代浮置栅极作为电荷存储装置。换言之，MOIOS存储器装置具有其中氮化物和氧化物依次堆叠的ONO结构来取代在闪存半导体存储器装置的存储单元中位于衬底与控制栅极之间、由浮置栅极和堆叠在其上下部分上的绝缘层形成的堆叠结构。MOIOS存储器装置使用当电荷俘获在氮化物层中时阈值电压的漂移特性。
SONOS存储器装置的细节公开在C.T.Swift等人在Technical Digest ofInternational Electron Device Meeting(IEDM 2002，December)p.927-930公开的“An Embedded 90nm SONOS Nonvolatile Memory Utilizing Hot ElectronProgramming and Uniform Tunnel Erase”中。
图1是SONOS存储器装置的基本结构的剖面图(此后称为常规SONOS装置)。
参考图1，常规SONOS装置包括位于分离地形成在半导体衬底10中的源区S和漏区D之间的半导体衬底10、以及形成在半导体衬底10上的第一氧化硅(SiO2)层12，第一氧化硅层12的两端接触源区S和漏区D。第一氧化硅层12用于电荷隧穿。氮化硅(Si3N4)层14形成在第一氧化硅层12上。氮化硅层14是实际存储数据的材料层，且隧穿通过第一氧化硅层12的电荷被俘获在氮化硅层14中。第二氧化硅层16形成在氮化硅层14上作为阻挡绝缘层，以阻挡电荷穿过氮化硅层14并向上移动。栅电极18形成在第二氧化硅层16上。
然而，例如图1所示的常规SONOS装置的MOIOS装置的氮化硅层14和第一及第二氧化硅层12和16的介电常数低，在氮化硅层14内的陷阱位置(trap site)密度不足，操作电压高，数据记录(编程)速度和擦除速度低，且存储的数据的保持时间短。
最近，已经报道(C.Lee等人在Extended Abstract of 2002 InternationalConf.on Solid State Device and Materials，Nagoya，Japan，Sept.2002公开的“Novel Structure of SiO2/SiN/High-k dielectric，Al2O3 for SONOS type flashmemory”中)当氧化铝(Al2O3)用作阻挡绝缘层取代氧化硅层时，编程速度和保持特性可以提高。
然而，虽然由氧化铝形成的阻挡绝缘层可以在预定程度内抑制从氮化硅层移动的电荷，但氮化硅层内的陷阱位置密度仍不足。因此保持特性难以通过氧化铝提高。
具体地，在常规SONOS装置中用作电荷俘获层的氮化硅层是非晶态的，且形成在氮化硅层内的陷阱是非计量比的成分，因此价带与导带之间的距离相对短，且陷阱的能带在价带与导带之间具有相对宽的分布。因此，陷阱的能带的上端或下端与价带或导带相邻。而且，由于氮化硅层的介电常数低，例如7到7.8，所以可能形成在常规SONOS装置内的陷阱位置的密度低。
因此，在常规氮化硅层内不能形成足够的陷阱位置，且形成的陷阱能带的上端或下端与价带或导带相邻，且被陷阱俘获的电荷容易被热激发所激发。因此难以使用常规氮化硅层获得足够的保持时间。
发明内容
本发明提供了一种包括电荷俘获层的非易失半导体存储器装置，该电荷俘获层具有比常规的氮化硅层更高密度的陷阱位置并具有对热激发稳定的离散能级的电荷陷阱。
本发明还提供了制造该非易失半导体存储器装置的方法。
根据本发明的一个方面，提供了一种非易失半导体存储器装置，包括：隧穿绝缘层，形成在半导体衬底上；电荷俘获层，形成在隧穿绝缘层上且由掺杂过渡金属的介电层形成；阻挡绝缘层，形成在电荷俘获层上；和栅电极，形成在阻挡绝缘层上。
介电层可以由选自包括SixOy、HfxOy、ZrxOy、SixNy、AlxOy、HfxSiyOzNk、HfxOyNz和HfxAlyOz的组中的一种形成。
过渡金属可以是在d轨道具有价电子的金属。
介电层可以由HfxOy形成，且掺杂在介电层中的过渡金属是选自包括Ta、V、Ru和Nb的组中的至少一种过渡金属。
介电层可以由AlxOy形成，且掺杂在介电层中的过渡金属是选自包括W、Ru、Mo、Ni、Nb、V、Ti和Zn组中的至少一种过渡金属。
过渡金属可以被掺杂到0.01到15原子％。
介电层可以掺杂至少两种过渡金属以同时形成电子陷阱和空穴陷阱。
根据本发明的另一方面，提供了一种制造非易失半导体存储器装置的方法，该方法包括：在半导体衬底上形成第一绝缘层作为隧穿绝缘层；在第一绝缘层上形成掺杂过渡金属的介电层作为电荷俘获层；在掺杂过渡金属的介电层上形成第二绝缘层作为阻挡绝缘层；在第二绝缘层上形成用于栅电极的导电层；和通过依次构图导电层、第二绝缘层、掺杂过渡金属的介电层和第一绝缘层而形成栅极堆叠。
介电层可以由选自包括SixOy、HfxOy、ZrxOy、SixNy、AlxOy、HfxSiyOzNk、HfxOyNz和HfxAlyOz的组中的一种形成。
可以使用溅射方法形成掺杂过渡金属的介电层。
可以使用原子层沉积(ALD)方法形成掺杂过渡金属的介电层。
可以使用化学气相沉积(CVD)方法形成掺杂过渡金属的介电层。
可以通过在第一绝缘层上形成非掺杂介电层然后向该非掺杂介电层中离子注入过渡金属原子而形成掺杂过渡金属的介电层。
掺杂过渡金属的介电层可以在800℃或更高温度形成。
该方法还包括在形成掺杂过渡金属的介电层之后在800℃或更高温度退火掺杂过渡金属的介电层。
退火可以在氧或氮气氛中进行。
退火可以使用快速热退火法或炉退火法进行。
附图说明
通过参考附图详细描述本发明的实施例，本发明的上述和其他特点和优点将变得更为明显，在附图中：
图1是硅-氧化物-氮化物-氧化物-半导体(SONOS)装置的剖面图，其作为常规的非易失半导体存储器装置的示例；
图2是根据本发明实施例的非易失半导体存储器装置的剖面图；
图3A和3B示出HfO2层中的Hf和O空位引起的陷阱的能级；
图4A导4H示出当Ta、V、Ru、Nb、Mn、Pd、Ir和Sb被HfO2层中的Hf或O取代时的陷阱的能级；
图5是示出形成能根据掺杂条件随HfxOy层中的Hf和O的组分比变化而变化的曲线图；
图6示出本发明中能使用的周期表中的过渡金属；
图7A和7B示出由Al2O3层中的Al和O空位引起的陷阱的能级；
图8A到8H示出当Zn、W、Mo、Ru、Si、Hf、Ni和Pt被Al2O3层中的Al或O取代时的陷阱的能级；
图9是示出形成能根据掺杂条件随Al2O3层中的Al和O组分比的变化而变化的曲线图；
图10A到10C是示为了出本发明优点而制备的样品的剖面图；
图11是图10C所示的样品3的剖面TEM图像；
图12A到12C是分别示出图10A到10C所示的三个样品的电容-电压特性的曲线图；
图13是示出平带电压根据编程/擦除时间变化的曲线图，以解释根据本发明实施例的非易失半导体存储器装置的特性；
图14是示出平带电压根据时间的变化的曲线图，以解释常规的非易失半导体存储器装置的保持特性；
图15是示出平带电压根据时间的变化的曲线图，以解释根据本发明实施例的非易失半导体存储器装置的保持特性；
图16A和16B是逐步示出根据本发明的实施例制造非易失半导体存储器装置的方法的剖面图。
具体实施方式
将参考附图更充分地描述本发明，在附图中示出了本发明的实施例。在附图中，为了清楚而夸大了层和区域的厚度。
首先，将简要描述本发明的技术原理。
根据本发明实施例的非易失半导体存储器装置使用具有约10的介电常数的高k介电层作为电荷俘获层，其中在高k介电层中掺杂过渡金属以形成对热激发稳定的深陷阱。
该深陷阱具有远离价带和导带的能级，且填充在深陷阱中的电子或空穴不能够被热激发容易地激发到价带或导带。同时，比较而言浅陷阱具有紧位于导带下面或上面的能级，且填充在浅陷阱中的电子和空穴能够被热激发容易地激发并贡献于电导。
如上所述，对热激发稳定的深陷阱形成在电荷俘获层中，且在此情形，俘获的电荷不能够容易地被激发且因此非易失存储器装置的保持特性可以提高。此外，深陷阱的能级可以根据掺杂的过渡金属的类型而控制，且其分布不是展宽的而是离散的。因此俘获在通过适当地选择过渡金属而形成的陷阱中的电荷不容易被热激发。
具体地，由于深陷阱形成在具有高介电常数的高k介电层中，所以电荷俘获层在同等厚度(equivalence of thickness，EOT)下可以比常规氮化硅层具有更多的电荷陷阱。而且，高k介电层比常规非晶氮化硅层更好地结晶，因此形成在高k介电层中的陷阱具有固有的高稳定性。
因此，根据本发明实施例的非易失半导体存储器装置的保持特性可以通过增加电荷俘获层的陷阱位置密度和陷阱的热稳定性而提高。
图2是根据本发明实施例的非易失半导体存储器装置的剖面图。
参考图2，隧穿绝缘层22形成在半导体衬底20上。隧穿绝缘层22可以是氧化硅层。由掺杂过渡金属的介电层形成的电荷俘获层24形成在隧穿绝缘层22上。阻挡绝缘层26形成在电荷俘获层24上，且栅电极28形成在阻挡绝缘层26上。阻挡绝缘层26可以是氧化硅层或氧化铝层，且栅电极28可以是掺杂多晶硅层或金属层。源区S和漏区D形成在栅极堆叠两侧的衬底20中，其中在该栅极堆叠中，隧穿绝缘层22、电荷俘获层24、阻挡绝缘层26和栅电极28依次堆叠。源区S与漏区D之间的半导体衬底20的表面即相应于栅极堆叠的半导体衬底20的表面是沟道区。
此后，将详细描述根据本发明的实施例的电荷俘获层24。
电荷俘获层24是掺杂过渡金属的介电层，该过渡金属在d轨道具有价电子。该介电层可以是选自包括HfxOy层、ZrxOy层、AlxOy层、HfxSiyOzNk层、HfxOyNz层和HfxAlyOz层的组中的高k介电层，具有10或以上的介电率，但有时也可以是SixOy层或SixNy层。
掺杂在介电层中的过渡金属有时可以是一种类型或两种或两种以上类型。当掺杂的过渡金属是两种或以上类型时，可以同时形成更多电子陷阱和空穴陷阱。掺杂的过渡金属的浓度可以是0.01到15原子％。
当例如Ta、V、Ru、Nb、Mn、Pd、Ir或Sb的过渡金属掺杂进没有缺陷并具有完整结构的HfO2层时，该过渡金属的最外层电子数目与Hf不同，且因此产生不参与键合的过剩电子或空穴。这些过剩电子和空穴可以充当空穴陷阱或电子陷阱。
当过渡金属掺杂进HfxOy层时，掺杂的过渡金属原子被铪(Hf)原子和氧(O)原子取代，或者插入到HfxOy的单元中或初始原子的空位中。由此形成的陷阱的稳定能级由量子力学计算确定。因此，陷阱的能级可以根据掺杂的过渡金属的种类而变化。
图3A和3B示出当在HfO2层中有Hf和O空位时产生的陷阱的能级。
图4A到4H示出当掺杂进HfO2层中的Ta、V、Ru、Nb、Mn、Pd、Ir或Sb被Hf或O取代时可能产生的陷阱的能级。示出陷阱能级的箭头表示填充了过剩电子，且当这样的过剩电子被分开时，空穴可以被俘获。另一方面，空位陷阱能级表示存在空穴，且电子可以被俘获在这些空穴中。而且，“A(B)”表示A代替B的位置。
参考图4A，当Ta被Hf取代时，每个Ta原子俘获三个电子和一个空穴。当Ta被O取代时，在HfO2层中显示n型杂质的掺杂效应，并产生陷阱，这些陷阱可以俘获多个空穴。当Ta被O取代时，仅空穴陷阱可以充当深陷阱。
参考图4B，当V被Hf取代时，每个V原子可以俘获九个电子和一个空穴。而且，当V被O取代时，在HfO2层中显示n型杂质的掺杂效应，并产生陷阱，这些陷阱可以俘获多个空穴。
参考图4C，当Ru被Hf取代时，每个Ru原子可以俘获六个电子和四个空穴。这里，能够俘获六个电子的电子陷阱可以充当深陷阱。当Ru被O取代时，每个Ru原子可以俘获十个空穴。
参考图4D，当Nb被Hf取代时，每个Nb原子可以俘获三个电子和一个空穴。
参考图4E，当Mn被Hf取代时，每个Mn原子可以俘获七个电子和三个空穴。这里，能够俘获六个电子的电子陷阱可以充当深陷阱。
参考图4F，当Pd被Hf取代时，每个Pd原子可以俘获四个电子和两个空穴。
参考图4G，当Ir被Hf取代时，每个Ir原子可以俘获五个电子和五个空穴。这里，与价带相邻的空穴陷阱不能充当深陷阱。
参考图4H，当Sb被Hf取代时，每个Sb原子可以俘获一个电子和一个空穴。
根据图4A到4H，Ta、V、Ru和Nb在HfO2层中形成深陷阱并形成更多陷阱位置。因此当用作电荷俘获层24的高k介电层是HfO2层时，将掺杂的过渡金属可以是Ta、V、Ru或Nb。使用计算通过掺杂过渡金属形成的陷阱的能级的模拟结果，可以获得介电层和合适的过渡金属。
图5是示出每个原子的形成能根据HfxOy层的Hf和O组分比而变化的曲线图。“A(B)”指用B取代A所需的能量，且“A空位”指产生A空位所需的能量。
参考图5，当使用具有计量比成分的HfO2层时，由于Ta(O)、V(O)和Ru(O)分别比Ta(Hf)、V(Hf)和Ru(Hf)大，且Ta、V和Ru原子倾向于不是被O取代而是被Hf取代。形成能根据Hf和O的组分变化而变化，且示出该结果的曲线图可以用来选择过渡金属的掺杂条件。
图6是显示能用作本发明中的过渡金属的周期表的示意图(虚线内：T区)。基于图4A到4H，在T区右侧的原子具有更多电子陷阱，且在T区下的原子具有更高的陷阱能级。
同时，本发明的发明人进行了试验，模拟在高k电介质和非晶AlxOy层中掺杂过渡金属。掺杂在AlxOy层中的过渡金属可以被铝原子或氧原子取代，与先前的HfxOy一样，或者插入到AlxOy单元中，或者插入到初始原子的空位中。由此形成的稳定深能级通过量子力学计算确定。
图7A和7B示出当在Al2O3层中产生Al和O空位时产生的陷阱的能级。
图8A到8H示出当Zn、W、Mo、Ru、Si、Hf、Ni和Pt被Al2O3层中的Al或O取代时陷阱的能级。示出陷阱能级的箭头表示填充了过剩电子，且当这些剩余电子被分开时，空穴可以被俘获。另一方面，空位陷阱能级表示存在空穴，且电子可以被俘获在这些空穴中。而且，“A(B)”表示A取代B的位置。
参考图8A，当Zn被Al取代时，不产生陷阱，且仅显示p型杂质的掺杂效应，而且当Zn被O取代时，产生陷阱，该陷阱可以俘获多个空穴。
参考图8B，当W被Al取代时，每个W原子可以俘获三个电子和三个空穴。当W被O取代时，可以俘获八个空穴和两个电子。
参考图8C，当Mo被Al取代时，每个Mo原子可以俘获三个电子和三个空穴。当Mo被O取代时，可以俘获八个空穴和两个电子。
参考图8D，当Ru被Al取代时，每个Ru原子可以俘获五个电子和五个空穴。当Ru被O取代时，可以俘获十个空穴。
参考图8E，当Si被Al取代时，不产生陷阱，且显示n型杂质的掺杂效应。
参考图8F，当Hf被Al取代时，产生电子和空穴陷阱，且这些陷阱可以是相对浅的陷阱。
参考图8G，当Ni被Al取代时，产生多个电子和空穴陷阱，然而，部分电子和空穴陷阱与价带相邻。
参考图8H，当Pt被Al取代时，产生多个电子和空穴陷阱。
根据图8A到8H所示的结果，W、Ru、Mo、Ni、Nb、V、Ti和Zn形成Al2O3层中的深陷阱，且形成更多陷阱位置。因此当用作电荷俘获层24的高k介电层是Al2O3层时，将掺杂的过渡金属可以是W、Ru、Mo、Ni或Zn。而且，Nb、V或Ti可以用作掺杂在Al2O3层中的过渡金属。使用计算通过掺杂过渡金属形成的陷阱的能级的模拟结果，可以获得介电层和合适的过渡金属。
图9是示出每个原子的形成能根据AlxOy层的Al和O的组分比变化的曲线图。“A(B)”指用B取代A所需的能量，且“A空位”指产生A空位所需的能量。
参考图9，当使用具有计量比成分的Al2O3层时，由于W(O)、Ru(O)和Mo(O)分别大于W(Al)、Ru(Al)和Mo(Al)，W、Ru和Mo原子倾向于不被O取代而被Al取代。形成能根据Al和O的组分变化而变化，且示出该结果的曲线图可以用于选择过渡金属的掺杂条件。
此后，将描述本发明的发明人进行的检验根据本发明实施例的非易失半导体存储器装置的特性的试验结果。
图10A到10C是为了示出本发明的优点而制备的样品的剖面图。使用金属-氧化物-半导体(MOS)晶体管可以获得更精确的检验，然而，为了试验的简化，制备了图10A到10C所示的简单结构。所有三个样品是其中Si晶片、氧化硅(SiO2)层、存储节点(SN1、SN2、SN3)和Pt电极依次堆叠的堆叠。图10A中的样品1的存储节点SN1是非掺杂单HfO2层；图10B中的样品2的存储节点SN2是非掺杂Si3N4层和非掺杂HfO2层的叠层；且图10C中的样品3的存储节点SN3是掺杂Ta的HfO2层和非掺杂HfO2层的堆叠层。图11是样品3的剖面TEM图像。
图12A到12C是分别示出样品1-3的电容-电压特性的曲线图。
参考图12A到12C，在样品1-3的电容-电压磁滞曲线的中心部分的宽度中，样品3的中心区域的宽度是最宽的。这表示形成在样品3的存储节点SN3中的电荷陷阱的数目最大，这是由掺杂Ta的HfO2层导致的。
如上所述，在根据本发明实施例的非易失半导体存储器装置中使用的电荷俘获层的电容-电压滞后曲线中心部分的宽度可以提高。这表示存储器窗口增加，因此使用本发明，可以制造可多位编程的非易失半导体存储器装置。
图13是示出样品3的操作速度特性的曲线图。
参考图13，可以画出根据在编程/擦除过程中脉冲电流保持时间而变化的平带电压(V)的速度，且这里，擦除速度比编程速度相对慢。即，平带电压的变化速度在擦除时比在编程时要慢，且这证明了在掺杂Ta的HfO2层中形成多个深陷阱。
图14是示出具有电荷俘获层(氮化硅层)的常规非易失半导体存储器装置的保持特性的曲线图；图15是示出根据本发明实施例的样品3的保持特性的曲线图。
对比图14和15，在常规电荷俘获层中，平带电压(V)在一定程度上改变，因为电流随着时间泄漏，当在本发明的样品3中，在测量范围内，平带电压(V)几乎不随着时间改变。因此，使用深陷阱的本发明具有比常规技术中更长的保持时间。
此后，将参考图16A和16B详细描述根据本发明实施例的非易失半导体存储器装置的制造方法。
图16A和16B是示出根据本发明实施例制造非易失半导体存储器装置的方法的步骤的剖面图。
参考图16A，作为隧穿绝缘层的第一绝缘层22a形成在半导体衬底20上，且掺杂过渡金属的介电层24a在第一绝缘层22a上形成为电荷俘获层。介电层24a可以是由选自包括HfxOy、ZrxOy、AlxOy、HfxSiyOzNk、HfxOyNz和HfxAlyOz的组中的材料形成的高k介电层或者可以是SixOy层或SixNy层。
掺杂过渡金属的介电层24a可以使用下述四种方法之一形成。
首先，可以使用溅射法形成掺杂过渡金属的介电层24a。这里，可以使用掺杂过渡金属并具有控制的组分比的单靶，或者可以使用两个单独的靶。
第二，可以使用原子层沉积(ALD)法形成掺杂过渡金属的介电层24a。
第三，可以使用化学气相沉积(CVD)法形成掺杂过渡金属的介电层24a。此时，可以使用包括过渡金属的前体并具有控制的组分比的混合源，或者可以使用两个或多个单独源。
第四，可以通过在第一绝缘层22a上形成非掺杂介电层然后在非掺杂介电层中离子注入过渡原子而形成掺杂过渡金属的介电层24a。
在四种方法中的过渡金属的掺杂浓度可以被控制，且这里过渡金属的掺杂浓度可以是0.01到15原子％。
而且，掺杂过渡金属的介电层24a可以在800度或以上形成，且因此介电层的晶体结构可以稳定，并且掺杂的过渡金属原子可以被替换到稳定位置。
如果当形成掺杂过渡金属的介电层24a时晶体结构的稳定性不够，则掺杂过渡金属的介电层24a可以在形成掺杂过渡金属的介电层24a之后在800度或以上被后退火。该后退火可以在氧或氮气氛中进行几分钟到几十分钟，使用快速热退火(RTA)法或炉退火法。
在形成掺杂过渡金属的介电层24a之后，第二绝缘层26a在掺杂过渡金属的介电层24a上形成为阻挡绝缘层，然后作为栅电极的导电层28a形成在第二绝缘层26a上。
参考图16B，导电层28a、第二绝缘层26a、掺杂过渡金属的介电层24a和第一绝缘层22a被构图作为栅极，从而形成其中隧穿绝缘层22、电荷俘获层24、阻挡绝缘层26和栅电极28依次堆叠的栅极堆叠。
接着，杂质被离子注入到栅极堆叠两侧上的半导体衬底20中以形成源区S和漏区D。
然后，虽然在图中未示出，进行公知的后处理工艺以制造根据本发明实施例的非易失半导体存储器装置。
如上所述，在本发明中，其中通过掺杂过渡金属形成深陷阱的介电层(优选为高k介电层)用作电荷俘获层。在此情形，形成在电荷俘获层中的陷阱的热稳定性与传统技术相比明显提高，且陷阱密度也比传统技术高。因此，根据本发明实施例的非易失半导体存储器装置的保持特性可以提高。
此外，由于非易失半导体装置的存储窗口可以展宽，所以本发明的非易失半导体存储器装置可以用作多位编程装置。
虽然已经参考本发明的示意性实施例具有示出并描述了本发明，但本领域技术人员将理解，可以进行各种形式和细节的变化。例如，本发明的栅极堆叠的结构可以多样化。因此，本发明的精神和范围由权利要求书而不是由上述示范性实施例限定。

Claims (17)

1.一种非易失半导体存储器装置，包括：
隧穿绝缘层，形成在半导体衬底上；
电荷俘获层，形成在所述隧穿绝缘层上且由掺杂过渡金属的介电层形成；
阻挡绝缘层，形成在所述电荷俘获层上；和
栅电极，形成在所述阻挡绝缘层上。
2.根据权利要求1所述的非易失半导体存储器装置，其中所述介电层由选自包括SixOy、HfxOy、ZrxOy、SixNy、AlxOy、HfxSiyOzNk、HfxOyNz和HfxAlyOz的组中的一种形成。
3.根据权利要求1所述的非易失半导体存储器装置，其中所述过渡金属是在d轨道具有价电子的金属。
4.根据权利要求2所述的非易失半导体存储器装置，其中所述介电层由HfxOy形成，且所述掺杂在所述介电层中的过渡金属是选自包括Ta、V、Ru和Nb的组中的至少一种过渡金属。
5.根据权利要求2所述的非易失半导体存储器装置，其中所述介电层由AlxOy形成，且所述掺杂在所述介电层中的过渡金属是选自包括W、Ru、Mo、Ni、Nb、V、Ti和Zn组中的至少一种过渡金属。
6.根据权利要求1所述的非易失半导体存储器装置，其中所述过渡金属被掺杂到0.01到15原子％。
7.根据权利要求1所述的非易失半导体存储器装置，其中所述介电层被掺杂至少两种过渡金属以同时形成电子陷阱和空穴陷阱。
8.一种制造非易失半导体存储器装置的方法，该方法包括：
在半导体衬底上形成第一绝缘层作为隧穿绝缘层；
在所述第一绝缘层上形成掺杂过渡金属的介电层作为电荷俘获层；
在所述掺杂过渡金属的介电层上形成第二绝缘层作为阻挡绝缘层；
在所述第二绝缘层上形成用于栅电极的导电层；和
通过依次构图所述导电层、所述第二绝缘层、所述掺杂过渡金属的介电层和所述第一绝缘层而形成栅极堆叠。
9.根据权利要求8所述的方法，其中所述介电层由选自包括SixOy、HfxOy、ZrxOy、SixNy、AlxOy、HfxSiyOzNk、HfxOyNz和HfxAlyOz的组中的一种形成。
10.根据权利要求8所述的方法，其中使用溅射方法形成所述掺杂过渡金属的介电层。
11.根据权利要求8所述的方法，其中使用原子层沉积方法形成所述掺杂过渡金属的介电层。
12.根据权利要求8所述的方法，其中使用化学气相沉积方法形成所述掺杂过渡金属的介电层。
13.根据权利要求8所述的方法，其中通过在所述第一绝缘层上形成非掺杂介电层然后向所述非掺杂介电层中离子注入过渡金属原子而形成所述掺杂过渡金属的介电层。
14.根据权利要求8所述的方法，其中所述掺杂过渡金属的介电层在800℃或更高温度形成。
15.根据权利要求8所述的方法，还包括在形成所述掺杂过渡金属的介电层之后在800℃或更高温度退火所述掺杂过渡金属的介电层。
16.根据权利要求15所述的方法，其中所述退火在氧或氮气氛中进行。
17.根据权利要求15所述的方法，其中所述退火使用快速热退火法或炉退火法进行。
CNA200610172731XA 2006-07-27 2006-12-26 非易失半导体存储器装置及其制造方法 Pending CN101114677A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060070886A KR20080010623A (ko) 2006-07-27 2006-07-27 비휘발성 반도체 메모리 소자 및 그 제조방법
KR70886/06 2006-07-27

Publications (1)

Publication Number Publication Date
CN101114677A true CN101114677A (zh) 2008-01-30

Family

ID=38985296

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610172731XA Pending CN101114677A (zh) 2006-07-27 2006-12-26 非易失半导体存储器装置及其制造方法

Country Status (4)

Country Link
US (2) US20080023744A1 (zh)
JP (1) JP2008034814A (zh)
KR (1) KR20080010623A (zh)
CN (1) CN101114677A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237367A (zh) * 2010-05-07 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法
CN106449647A (zh) * 2016-10-24 2017-02-22 上海华力微电子有限公司 Nor型闪存器件以及nor型闪存器件制造方法
CN106558481A (zh) * 2015-09-24 2017-04-05 中国科学院微电子研究所 半导体器件制造方法
CN107408498A (zh) * 2015-05-26 2017-11-28 桑迪士克科技有限责任公司 形成具有高k电荷俘获层的方法
CN111416035A (zh) * 2020-03-26 2020-07-14 中国科学院微电子研究所 非易失霍尔传感器及其制造方法、测试方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4314259B2 (ja) * 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP5071981B2 (ja) * 2008-03-05 2012-11-14 日本電信電話株式会社 半導体メモリ
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US20090303794A1 (en) * 2008-06-04 2009-12-10 Macronix International Co., Ltd. Structure and Method of A Field-Enhanced Charge Trapping-DRAM
KR20100027871A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 비휘발성 메모리 소자
KR101039801B1 (ko) * 2008-10-07 2011-06-09 고려대학교 산학협력단 비휘발성 메모리 소자 및 이를 제조하는 방법
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
JP4917085B2 (ja) 2008-12-15 2012-04-18 東京エレクトロン株式会社 半導体装置
KR101052475B1 (ko) * 2008-12-29 2011-07-28 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
JP4792094B2 (ja) * 2009-03-09 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP5367763B2 (ja) * 2011-06-06 2013-12-11 株式会社東芝 不揮発性半導体メモリ
JP5462897B2 (ja) * 2012-01-24 2014-04-02 東京エレクトロン株式会社 半導体装置の製造方法
JP5646569B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置
JP5583238B2 (ja) * 2013-04-26 2014-09-03 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法
KR101452632B1 (ko) * 2013-05-14 2014-10-22 경희대학교 산학협력단 수직형 투과 반도체 소자
CN104217951B (zh) * 2013-06-04 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
KR102372856B1 (ko) * 2014-11-28 2022-03-10 엘지전자 주식회사 마이크로 렌즈 어레이를 구비하는 광 검출 센서
JP6448503B2 (ja) * 2015-09-10 2019-01-09 東芝メモリ株式会社 不揮発性半導体記憶装置
CN107146759B (zh) * 2017-05-04 2020-06-05 湘潭大学 一种基于离子注入掺杂的氧化铪铁电栅制备方法
DE112017007723T5 (de) * 2017-07-04 2020-03-19 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
WO2019195025A1 (en) * 2018-04-02 2019-10-10 Lam Research Corporation Capping layer for a hafnium oxide-based ferroelectric material
US11230098B2 (en) * 2018-05-11 2022-01-25 Hewlett-Packard Development Company, L.P. Passivation stacks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132336B1 (en) * 2002-02-12 2006-11-07 Lsi Logic Corporation Method and apparatus for forming a memory structure having an electron affinity region
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
DE102004052086A1 (de) * 2004-10-26 2006-04-27 Basf Ag Kondensatoren hoher Energiedichte
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US20060131633A1 (en) * 2004-12-21 2006-06-22 Micron Technology, Inc. Integrated two device non-volatile memory
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237367A (zh) * 2010-05-07 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法
WO2011137624A1 (zh) * 2010-05-07 2011-11-10 中国科学院微电子研究所 一种闪存器件及其制造方法
CN102237367B (zh) * 2010-05-07 2014-09-24 中国科学院微电子研究所 一种闪存器件及其制造方法
CN107408498A (zh) * 2015-05-26 2017-11-28 桑迪士克科技有限责任公司 形成具有高k电荷俘获层的方法
CN107408498B (zh) * 2015-05-26 2020-06-09 桑迪士克科技有限责任公司 形成具有高k电荷俘获层的方法
CN106558481A (zh) * 2015-09-24 2017-04-05 中国科学院微电子研究所 半导体器件制造方法
CN106558481B (zh) * 2015-09-24 2021-05-07 中国科学院微电子研究所 半导体器件制造方法
CN106449647A (zh) * 2016-10-24 2017-02-22 上海华力微电子有限公司 Nor型闪存器件以及nor型闪存器件制造方法
CN111416035A (zh) * 2020-03-26 2020-07-14 中国科学院微电子研究所 非易失霍尔传感器及其制造方法、测试方法
CN111416035B (zh) * 2020-03-26 2023-02-07 中国科学院微电子研究所 非易失霍尔传感器及其制造方法、测试方法

Also Published As

Publication number Publication date
US20100323509A1 (en) 2010-12-23
KR20080010623A (ko) 2008-01-31
JP2008034814A (ja) 2008-02-14
US20080023744A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
CN101114677A (zh) 非易失半导体存储器装置及其制造方法
CN100483716C (zh) Sonos存储装置及其制造方法
US20090189215A1 (en) Nonvolatile flash memory device and method for producing the same
CN100502009C (zh) 硅氧化物氮化物氧化物半导体型存储器件
KR100284935B1 (ko) 금속 산화물 반도체 실리콘 소자 제조 방법
US7550801B2 (en) Nonvolatile semiconductor memory device
CN100552899C (zh) 制造存储器件的方法
KR20080031594A (ko) 전하 트랩형 메모리 소자
CN101546783B (zh) 半导体器件以及用于制造半导体器件的方法
KR101873181B1 (ko) 하이-k 전하 트래핑 층을 갖는 메모리 셀을 형성하는 방법
CN100477266C (zh) 包括多层隧道势垒的非易失存储器件及其制造方法
JP2006114905A (ja) 不揮発性の半導体メモリ素子
KR20070041374A (ko) 불휘발성 반도체 기억 장치
CN102130180A (zh) 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法
KR100604846B1 (ko) 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
CN101515599A (zh) 半导体存储元件
CN101494172B (zh) 半导体装置及其制造方法
Cao et al. Study of γ-ray radiation influence on SiO 2/HfO 2/Al 2 O 3/HfO 2/Al 2 O 3 memory capacitor by C–V and DLTS
US20070190721A1 (en) Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same
JP2003521128A (ja) 半導体上に集積されたメモリセル構造
CN101026193A (zh) 非易失性半导体存储装置
US20090050954A1 (en) Non-volatile memory device including charge trap layer and method of manufacturing the same
KR101163720B1 (ko) Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법
US8154090B2 (en) Non-volatile two-transistor semiconductor memory cell and method for producing the same
KR20090017040A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080130