JP5071981B2 - 半導体メモリ - Google Patents
半導体メモリ Download PDFInfo
- Publication number
- JP5071981B2 JP5071981B2 JP2008054258A JP2008054258A JP5071981B2 JP 5071981 B2 JP5071981 B2 JP 5071981B2 JP 2008054258 A JP2008054258 A JP 2008054258A JP 2008054258 A JP2008054258 A JP 2008054258A JP 5071981 B2 JP5071981 B2 JP 5071981B2
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- storage layer
- layer
- atoms
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000003860 storage Methods 0.000 claims description 70
- 125000004429 atom Chemical group 0.000 claims description 43
- 230000004888 barrier function Effects 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 125000004437 phosphorous atom Chemical group 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、ＭＩＳ（Metal-Insulator-Semiconductor)型半導体装置において、ゲート絶縁膜中に電子を蓄積させることによりメモリ機能を持たせた電荷蓄積型の半導体メモリに関するものである。
従来から知られている電荷蓄積型の半導体メモリについて説明する。電荷蓄積型の半導体メモリとしては、図６に示すＥＥＰＲＯＭが良く知られている（非特許文献１）。図６において、１１はｐ型シリコンからなる基板、１２は厚さ８ｎｍのＳｉＯ２（酸化シリコン）からなるトンネル障壁層、１３はＳｉＯ２からなる絶縁層、１４は厚さ１５ｎｍのＳｉＯ２からなるブロック障壁層、１５は厚さ１００ｎｍのｎ型ポリシリコンからなる浮遊ゲート層、１６はゲート電極である。この浮遊ゲート型の半導体メモリは、浮遊ゲート層１５に蓄えた電子がトンネル障壁層１２を介して抜け出さないようにするために、トンネル障壁層１２の厚さを８ｎｍ程度よりも薄くすることができず、そのため書き込み／消去の低電圧化や微細化に限界があった。
そこで、浮遊ゲート型の半導体メモリの欠点の改善を図った次世代のメモリとして、Ｓｉ３Ｎ４（窒化シリコン）を電荷蓄積層として用いる図７に示すＳＯＮＯＳ（Semiconductor-Oxide-Nitride-0xide-Semiconductor)メモリが注目を集めている（非特許文献２）。図７において、２１はｐ型シリコンからなる基板、２２は厚さ４．５ｎｍのＳｉＯ２からなる第１障壁層、２３は厚さ４．５ｎｍのＳｉ３Ｎ４からなる電荷蓄積層、２４は厚さ１０ｎｍのＳｉＯ２からなる第２障壁層である。このＳＯＮＯＳは、電荷蓄積の方法として、電荷蓄積層２３内に空間的に局在したトラップ準位を用いるために、トラップメモリとも呼ばれている。
以上の図６および図７に示した電荷蓄積型の半導体メモリは、浮遊ゲート層１５や電荷蓄積層２３に電子を注入することにより、トランジスタのしきい値電圧を変化させ、これにより、電流が流れるか流れないかでメモリの”１”、”０”を判定するものである。図８と図９はこの電荷蓄積型の半導体メモリの動作説明図であり、３１はｎ型の基板、３２はｐ型のウエル、３３はｎ型のソース、３４はｎ型のドレイン、３５は第１障壁層、３６は電荷蓄積層、３７は第２障壁層、３８はゲート電極である。
図８は、電荷蓄積層３６からウエル３２へ電子を引き出すことにより、しきい値電圧を負に設定するときの電子の運動の様子を示している。この動作をメモリの消去と呼んでいる。図９は、ウエル３２から電荷蓄積層３６へ電子を注入することにより、しきい値電圧を正に設定するときの電子の運動の様子を示している。この動作をメモリの書き込みと呼んでいる。
図１０は、電子を注入することにより設定した電荷蓄積型の半導体メモリのメモリセルのしきい値電圧の分布を示している。ワード線（ゲート電極３８）の電圧が０Ｖの時に、しきい値電圧が“１”の状態であればメモリセルに電流が流れ、しきい値電圧が“０”の状態であれば電流が流れない。このように、電流が流れるか流れないかにより、“１”と“０”の状態を区別している。したがって、１個のメモリセルは１ビットのデータを記憶している。
さて、図７で説明したトラップメモリでは、電荷蓄積層２３の局在準位に電子を蓄積させている。通常のＳＯＮＯＳの場合に、最近接の局在準位の距離は５ｎｍ程度であることが知られている。このとき、１０年程度のデータ保持特性が得られている。トラップメモリの電荷蓄積層としては、図７に示したＳｉ３Ｎ４からなる電荷蓄積層２３の他にＡｌ２Ｏ３を用いる構造も、メモリとして極めて良好なデータ保持特性を持つという最近の研究報告もある（非特許文献３）。
ここで、本発明者達がＥＣＲスパッタを用いて作製したＡｌ２Ｏ３を用いたメモリについて詳しく説明する。ＥＣＲスパッタによりＡｌ２Ｏ３を堆積する場合、堆積時の酸素流量を４〜５．５ｓｃｃｍにすると高品質の結果が得られるが、２ｓｃｃｍ程度ではＡｌを過剰（Ａｌ−ｒｉｃｈ)に含有するＡｌ２Ｏ３が得られる。そこで、このようなＡｌ過剰のＡｌ２Ｏ３を電荷蓄積層とした利用したメモリを提案した（特許文献１，２）。
図１１は、ＥＣＲスパッタで作製した半導体メモリの全体の構造を示す図である。ｐ型シリコンの基板４１の上に、第１の障壁層４２として、６．５ｓｃｃｍの酸素流量により、Ａｌ２Ｏ３を４．５ｎｍ成長し、次に酸素流量を減らし２．５ｓｃｃｍの酸素流量により、Ａｌ過剰のＡｌ２Ｏ３の電荷蓄積層４３を４．５ｎｍ成長し、次に第２の障壁層４４として、５．５ｓｃｃｍの酸素流量により、Ａｌ２Ｏ３を１５ｎｍ成長させた。ゲート電極４５は、Ａｌを蒸着することにより形成している。
図１２に、図１１の構造のダイオードのＣ−Ｖ特性を示す。横軸はゲート電圧、縦軸はキャパシタンスである。この例の場合、電荷蓄積層４３には、Ａｌを過剰に含有することで局在準位が数多く生成されて、Ｃ−Ｖ特性において、電荷蓄積効果によるヒステリシスが生じている。ゲート電圧を±７Ｖとした最大バイアス電圧時のＣ−Ｖ曲線のヒステリシス幅は、約３Ｖである。
次に、電荷蓄積層４３を形成する際の酸素流量を、それぞれ２．５ｓｃｃｍ、４ｓｓｃｍ、５．５ｓｃｃｍとした場合について、印加電圧とヒステリシスのウィンドウ幅との関係の測定結果を図１３に示す。明らかに、酸素流量が小さい２．５ｓｃｃｍのメモリ（□、○印）の方が小さい印加電圧で、大きなヒステリシスのウィンドウ幅が得られることが分かる。
次に、データ保持特性について示す。前記した図１２において、ゲート電圧を０Ｖとしたときに、キャパシタンスの大きい状態をＡ、小さい状態をＢとする。図１４は、状態ＡとＢの時間変化を示したものであり、横軸は時間、縦軸は容量値である。状態Ａは、２時間経過後も殆ど値が変化しない。状態をＢとして容量値の変化を調べると、同様に２時間経過後も殆ど値が変化しない。この結果から、１０年（３×１０8秒）後にも十分大きなマージンがとれることが予想される。
このように、第１および第２の障壁層４２，４４に欠陥の少ない高品質Ａ１２Ｏ３膜を用いたため、良好な電荷保持特性が得られた。また、電荷蓄積層４３として、酸素流量を減らし、Ａｌを過剰に含有させたＡ１２Ｏ３膜を用いることにより、その電荷蓄積層４３の局在準位の数が増え、メモリとして極めて良好な動作をすることが明らかとなった。
以上は、ＥＣＲスパック法を用いた作製方法について詳しく述べたが、上記した特性が得られる構造は、ＥＣＲスパック法で堆積した膜に限らず、第１および第２の障壁層４２，４４の要求条件を満たす高品質のＡ１２Ｏ３膜と、電荷蓄積層４３を形成するためのＡｌを過剰に含有させたＡ１２Ｏ３膜であれば、実現可能である。
ところで、Ａｌを過剰に含有させたＡ１２Ｏ３において、高温で熱処理を行った場合に、Ａｌ原子が凝集しＡｌの金属ドットが形成されるという事態が起こりうる。また、Ａｌを十分過剰に含有させたＡ１２Ｏ３において、Ａｌ原子が凝集し、Ａｌの金属ドットが自然に形成されるという事態が起こりうる。実際に、ＳｉＯ２を主成分とする光ファイバーにおいては、絶縁物（ＳｉＯ２）中にＥｒ（エルビウム）やＮｄ（ナイトライド）等の金属原子をドーピングしたときに、それら金属原子が互いに近寄って、クラスターやナノドットを構成することが、知られている（非特許文献４、５）。
「フラッシュ・メモリ 価格暴落のうれしい誤算」、日経エレクトロニクス、２００５年１月１７日号、９８頁。
「フラッシュ・メモリ 価格暴落のうれしい誤算」、日経エレクトロニクス、２００５年１月１７日号、１００頁。
Tsugizaki et al.,"Novel Multi-bit S0NOS Type Flash Memory Using a High-k Charge Trapping Layer"2003 Symposium on VISI Thechnology Digest of Technical Papers,Page 27-28．
須藤昭一 編、「エルビウム添加光ファイバ増幅器」、オプトロニクス社、２０００年、７１頁。
須藤昭一 編、「エルビウム添加光ファイバ増幅器」、オプトロニクス社、２０００年、１５０頁。
特開２００５−１８３６６２号公報
特開２００５−２２８７６０号公報
しかしながら、上記のように電荷蓄積層にクラスターやナノドットが構成されると、その電荷蓄積層の一様性が無くなり、メモリデバイスの特性にバラツキが発生する問題点が予想される。
本発明の目的は、上記問題を解決して、一様性の高い電荷蓄積層を備えた半導体メモリを提供することである。
上記目的を達成するために、請求項１にかかる発明は、半導体基板に対して、第１の障壁層、電荷蓄積層、第２の障壁層、およびゲート電極が順次積層された構造を有し、前記第１および第２の障壁層はＡ１ ２ Ｏ ３ からなり、前記電荷蓄積層はＡｌ原子を過剰に含有するＡ１ ２ Ｏ ３ からなり、前記電荷蓄積層が該Ａｌ原子を過剰に含有することで前記電荷蓄積層に局在準位を生成し該局在準位に電子を蓄積させるようにした半導体メモリであって、前記電荷蓄積層は、Ｐ原子、Ｓｉ原子又はＧｅ原子がドーピングされていることを特徴とする。
本発明によれば、Ａｌ原子を過剰に含有するＡ１ ２ Ｏ ３ の電荷蓄積層に、Ｐ原子、Ｓｉ原子又はＧｅ原子をドープさせたことにより、電荷蓄積層に過剰に含有させたＡｌ原子が大きなクラスターとなってメモリデバイスの特性バラツキを大きくする、という問題点を小さくすることができ、電荷蓄積層において一様性が高いメモリを作製することができる。
図１は、本発明の実施例の半導体メモリの構造を示す図である。１はｐ型シリコンの基板、２はｎ型のソース、３はｎ型のドレイン、４は厚さ７ｎｍでＡｌ２Ｏ３からなる第１の障壁層、５は厚さ０．３ｎｍでＳｉをドープしたＡｌ過剰のＡｌ２Ｏ３からなる電荷蓄積層、６は厚さ１０ｎｍでＡｌ２Ｏ３からなる第２の障壁層、７はｎ型ポリシリコンからなるゲート電極である。このように、本実施例では、電荷蓄積層５が、アルミニウムリッチの酸化アルミニウムにシリコン原子をドーピングしたものであり、局在準位を持ち、その厚さは１原子層程度（０．３ｎｍ)である。その電荷蓄積層５の上下面に、高品質の酸化アルミニウムの第１および第２の障壁層４，６を配置している。
図２に、図１に示した半導体メモリのバンド構造を示す。なお、ここで電荷蓄積層５の厚みは、１原子層である必要は無く、１〜２０原子層程度であってもよい。
ＥｒやＮｄといった金属原子を過剰に供給すると、金属原子が互いに集まり、クラスターとなることが知られている。これを防ぐ為に、前記したように、ＳｉＯ２を主成分とする光ファイバーにおいては、Ａｌ原子の共ドープ、Ｓｉ原子の共ドープ、又はＰ原子の共ドープといった方法が用いられている（前記非特許文献４，５）。
図３（ａ）は、Ａｌ原子の周りをＳｉ原子が囲んでいる様子を示した本実施例の電荷蓄積層５を示している。一方、図３（ｂ）は本発明を用いない場合（Ｓｉをドープしない場合）の電荷蓄積層を示しており、Ａｌ原子のクラスターが形成されている。
図４は、ＳｉをドープしないＡｌ過剰のＡｌ２Ｏ３からなる電荷蓄積層５Ａを含有する高温熱処理後の半導体メモリを示す図である。図１で説明した半導体メモリのＳｉをドープしたＡｌ過剰のＡｌ２Ｏ３からなる電荷蓄積層５は、高温処理後であっても一様性を保っているが、図４の半導体メモリは、高温熱処理後の電荷蓄積層５Ａに、Ａｌ原子のクラスター（メタルナノドット）が形成され、一様性が崩れている。参考までに、図４を斜め上からみた場合のメモリセルの模式図を図５に示す。
このように実施例によれば、Ａｌ過剰のＡｌ２Ｏ３からなる電荷蓄積層５にＳｉをドープすることにより、高温熱処理を加えても、その電荷蓄積層５にＡｌ原子のクラスターが発生することを抑えることができ、メモリセルの、特に電荷蓄積層の一様性を保つことができ、メモリデバイスの特性のバラツキを小さくできるという利点がある。
なお、以上では第１，第２障壁層や電荷蓄積層の材料として、Ａｌ２Ｏ３を用いた場合について、Ｓｉ原子をドーピングする例で説明したが、他の半導体原子であるＧｅをドープしてもよく、またＰ原子等の金属原子をドーピングしても良い。
また、第１，第２障壁層や電荷蓄積層の材料としてＨｆＯ２（酸化ハフニウム）やＳｉＯＮ（窒化酸化シリコン）を用いても良いことは言うまでも無い。ＨｆＯ２を使用するときは、電荷蓄積層としては、ハフニウムリッチ（Ｈｆ−ｒｉｃｈ)のＨｆＯ２に、例えばＡｌ原子やＰ原子等の金属原子あるいはＳｉ原子やＧｅ原子等の半導体原子をドーピングすればよい。また、ＳｉＯＮを使用するときは、電荷蓄積層としては、Ｓｉ−ｒｉｃｈのＳｉＯＮ、又はＳｉ−ｒｉｃｈのＳｉＮに、例えばＡｌ原子やＰ原子等の金属原子あるいはＧｅ原子等の半導体原子をドーピングすればよい。
また、第１の障壁層、電荷蓄積層、第２の障壁層を同じ材料として、実施例では説明したが、その組み合わせは色々変化させることができることは言うまでもない。例えば、第１の障壁層としてＳｉＯＮ、電荷蓄積層としてＡｌが過剰に含まれているＡｌ２Ｏ３にＡｌとは異なる金属原子又は半導体原子をドープした電荷蓄積層、第２の障壁層としてＳｉＯ２としたものでもよい。また、第１の障壁層としてＳｉＯＮ、電荷蓄積層としてＡｌが過剰に含まれているＡｌ２Ｏ３にＡｌとは異なる金属原子又は半導体原子をドープした電荷蓄積層、第２の障壁層としてＡｌ２Ｏ３としたものでもよい。また、第１の障壁層としてＳｉＯ２、電荷蓄積層としてＨｆが過剰に含まれているＨｆＯ２にＨｆとは異なる金属原子又は半導体原子をドープした電荷蓄積層、第２の障壁層としてＡｌ２Ｏ３としたものでもよい。つまり、第１の障壁層および第２の障壁層は、Ａ１２Ｏ３、ＨｆＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＯ２の内から選択した同一又は異なる材料から構成すればよい。
１：基板、２：ソース、３：ドレイン、４：第１の障壁層、５、５Ａ：電荷蓄積層、６：第２の障壁層、７：ゲート電極
１１：基板、１２：トンネル障壁層、１３：絶縁層、１４：ブロック障壁層、１５：浮遊ゲート層、１６：ゲート電極
２１：基板、２２：第１の障壁層、２３：電荷蓄積層、２４：第２の障壁層、２５：ゲート電極
３１：基板、３２：ウエル、３３：ソース、３４：ドレイン、３５：第１の障壁層、３６：電荷蓄積層、３７：第２の障壁層、３８：ゲート電極
４１：基板、４２：第１の障壁層、４３：電荷蓄積層、４４：第２の障壁層、４５：ゲート電極
１１：基板、１２：トンネル障壁層、１３：絶縁層、１４：ブロック障壁層、１５：浮遊ゲート層、１６：ゲート電極
２１：基板、２２：第１の障壁層、２３：電荷蓄積層、２４：第２の障壁層、２５：ゲート電極
３１：基板、３２：ウエル、３３：ソース、３４：ドレイン、３５：第１の障壁層、３６：電荷蓄積層、３７：第２の障壁層、３８：ゲート電極
４１：基板、４２：第１の障壁層、４３：電荷蓄積層、４４：第２の障壁層、４５：ゲート電極
Claims (1)
- 半導体基板に対して、第１の障壁層、電荷蓄積層、第２の障壁層、およびゲート電極が順次積層された構造を有し、前記第１および第２の障壁層はＡ１ ２ Ｏ ３ からなり、前記電荷蓄積層はＡｌ原子を過剰に含有するＡ１ ２ Ｏ ３ からなり、前記電荷蓄積層が該Ａｌ原子を過剰に含有することで前記電荷蓄積層に局在準位を生成し該局在準位に電子を蓄積させるようにした半導体メモリであって、
前記電荷蓄積層は、Ｐ原子、Ｓｉ原子又はＧｅ原子がドーピングされていることを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008054258A JP5071981B2 (ja) | 2008-03-05 | 2008-03-05 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008054258A JP5071981B2 (ja) | 2008-03-05 | 2008-03-05 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009212321A JP2009212321A (ja) | 2009-09-17 |
| JP5071981B2 true JP5071981B2 (ja) | 2012-11-14 |
Family
ID=41185179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008054258A Expired - Fee Related JP5071981B2 (ja) | 2008-03-05 | 2008-03-05 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5071981B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120054660A (ko) * | 2009-11-04 | 2012-05-30 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 |
| JP2017168708A (ja) | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492930B2 (ja) * | 2004-02-10 | 2010-06-30 | 日本電信電話株式会社 | 電荷蓄積型メモリ及びその製造方法 |
| KR20080010623A (ko) * | 2006-07-27 | 2008-01-31 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
| JP4282702B2 (ja) * | 2006-09-22 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2008
- 2008-03-05 JP JP2008054258A patent/JP5071981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009212321A (ja) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444545B1 (en) | Device structure for storing charge and method therefore | |
| CN100552899C (zh) | 制造存储器件的方法 | |
| CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| JPH1140682A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20060255399A1 (en) | Nonvolatile memory device having a plurality of trapping films | |
| US20050062098A1 (en) | Storage layer optimization of a nonvolatile memory device | |
| US20060186462A1 (en) | Nonvolatile memory device and method of fabricating the same | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| JP2006190990A (ja) | 半導体装置 | |
| JP2006203200A (ja) | 高誘電率の絶縁膜を含む半導体素子及びその製造方法 | |
| JP2006114905A (ja) | 不揮発性の半導体メモリ素子 | |
| KR20120054660A (ko) | 불휘발성 반도체 기억 장치 | |
| KR20080062739A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100745400B1 (ko) | 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법 | |
| KR20090010758A (ko) | 전하 트랩형 메모리 소자 | |
| JP2013187421A (ja) | 半導体記憶装置 | |
| US8964462B2 (en) | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same | |
| JPWO2007043491A1 (ja) | 半導体記憶装置およびその製造方法 | |
| JP5071981B2 (ja) | 半導体メモリ | |
| JP2011071334A (ja) | 不揮発性半導体記憶装置 | |
| JP4853893B2 (ja) | 電荷蓄積型メモリ | |
| JP4492930B2 (ja) | 電荷蓄積型メモリ及びその製造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| JP2008218482A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |