JP2008218482A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008218482A JP2008218482A JP2007049807A JP2007049807A JP2008218482A JP 2008218482 A JP2008218482 A JP 2008218482A JP 2007049807 A JP2007049807 A JP 2007049807A JP 2007049807 A JP2007049807 A JP 2007049807A JP 2008218482 A JP2008218482 A JP 2008218482A
- Authority
- JP
- Japan
- Prior art keywords
- film
- charge
- semiconductor memory
- memory device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】半導体基板11上に作成された不揮発性メモリであって、SiO2 に比較して高い誘電率を持った絶縁膜、即ち、Al2 O3 膜からなる電荷保持膜13と、電荷保持膜13中に埋め込んだ微細なドットとを備えることが基本になっている。
【選択図】 図1
Description
熱酸化法を適用することに依り、Si基板11上にトンネルSiO2 膜であるゲート絶縁膜12を形成する。
RTA(rapid thermal annealing)法を適用することに依り、窒素雰囲気中で1000℃、30秒の条件でアニールを行う。このアニール工程は省略することもできるが、次に堆積するHfO2 膜との反応を抑止したい場合に必要となる。
MOCVD法を適用することに依り、アモルファスHfO2 膜を 0 .5nmから2nm程度の厚さに成膜し、窒素雰囲気中で1050℃、1分の条件で熱処理を行って結晶化した微細なHfO2 ナノドット13Aを得る。尚、MOCVD法は、ALD(atomic layer deposition)法やスパッタリング法に代替することができる。
また、形成したHfO2 ナノドット13Aをプラズマ窒化法やNH3 アニール法などを適用してHfONのナノドットにしても良い。
この後、MOCVD法を適用することに依り、Al2 O3 を2nm〜5nm程度に成膜し、窒素雰囲気中で1000℃、30秒の条件でアニールする。尚、この場合のMOCVD法も、工程(4)で説明した他の成膜法に代替して良い。
LPCVD(low pressure chemical vapor deposition)法を適用することに依り、厚さ10nm程度のHTO(high temperature oxide)からなるコントロール絶縁膜14を成膜する。尚、コントロール絶縁膜14の膜厚は約3nm〜20nm程度の範囲で選択することができ、その選択は目標とするメモリの動作電圧や電荷保持特性を基礎にして決める。尚、コントロール絶縁膜14の成膜には、PCVD(plasma chemical vapour depotion)法を適用しても良いし、Si酸化膜に窒素を添加してSiON膜にしても良い。
LPCVD法を適用することに依り、多結晶Si膜を形成してゲート電極15とする。
尚、ここで用いた多結晶Siは、リンやホウ素をドーピングした多結晶Siを用いたり、メタルを用いても良い。
以上説明した工程を経て作製したゲートスタック構造を断面TEM(transmission electron microscope)観察することにより、Al2 O3 からなる電荷保持膜13中にHfO2 ナノドットが二次元的に埋め込まれているのを確認した。
半導体基板上に作成された不揮発性メモリであって、
SiO2 に比較して高い誘電率を持った絶縁膜からなる電荷保持膜と、
該電荷保持膜中に埋め込んだ微細なドットと
を備えてなることを特徴とする半導体記憶装置。
半導体基板上に作成された不揮発性メモリであって、
微細なドットからなる電荷保持膜と、
該ドット間の隙間を埋めるSiO2 に比較して誘電率が高い絶縁膜と
を備えてなることを特徴とする半導体記憶装置。
高い誘電率を持った絶縁膜及び微細なドットの材料が金属酸化物、金属窒化物、金属酸窒化物から選択されたものであること
を特徴とする(付記1)或いは(付記2)記載の半導体記憶装置。
微細なドットが半導体基板表面から等距離に位置する2 次元平面上に分布して層を成し且つ該ドットの層は1層以上設けられてなること
を特徴とする(付記1)或いは(付記2)記載の半導体記憶装置。
微細なドットの面密度が1×1012/cm2 以上であり且つ直径が5nm以下であること
を特徴とする(付記1)或いは(付記2)記載の半導体記憶装置。
SiO2 に比較して高い誘電率を持った絶縁膜が微細なドットに比較して深いトラップレベルをもつ材料からなること
を特徴とする(付記1)或いは(付記2)記載の半導体記憶装置。
SiO2 に比較して高い誘電率を持った絶縁膜のコンダクションバンドオフセットは微細なドットのコンダクションバンドオフセットに比較して大きく且つその差が 0 .48eV以上であること
を特徴とする(付記1)或いは(付記2)記載の半導体記憶装置。
(付記1)或いは(付記2)記載の半導体記憶装置を製造するに際し、微細なドットを高温熱処理に依って自己組織的に形成すること
を特徴とする半導体記憶装置の製造方法。
12 トンネルSiO2 膜であるゲート絶縁膜
13 HfO2 ナノドット13Aを導入したAl2 O3 からなる電荷保持膜
14 SiO2 からなるコントロール用絶縁膜
15 ゲート電極
16 n型ソース領域
17 n型ドレイン領域
Claims (5)
- 半導体基板上に作成された不揮発性メモリであって、
SiO2 に比較して高い誘電率を持った絶縁膜からなる電荷保持膜と、
該電荷保持膜中に埋め込んだ微細なドットと
を備えてなることを特徴とする半導体記憶装置。 - 半導体基板上に作成された不揮発性メモリであって、
微細なドットからなる電荷保持膜と、
該ドット間の隙間を埋めるSiO2 に比較して誘電率が高い絶縁膜と
を備えてなることを特徴とする半導体記憶装置。 - 高い誘電率を持った絶縁膜及び微細なドットの材料が金属酸化物、金属窒化物、金属酸窒化物から選択されたものであること
を特徴とする請求項1或いは請求項2記載の半導体記憶装置。 - SiO2 に比較して高い誘電率を持った絶縁膜が微細なドットに比較して深いトラップレベルをもつ材料からなること
を特徴とする請求項1或いは請求項2記載の半導体記憶装置。 - SiO2 に比較して高い誘電率を持った絶縁膜のコンダクションバンドオフセットは微細なドットのコンダクションバンドオフセットに比較して大きく且つその差が 0 .48eV以上であること
を特徴とする請求項1或いは請求項2記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049807A JP5306604B2 (ja) | 2007-02-28 | 2007-02-28 | 二値半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049807A JP5306604B2 (ja) | 2007-02-28 | 2007-02-28 | 二値半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218482A true JP2008218482A (ja) | 2008-09-18 |
JP5306604B2 JP5306604B2 (ja) | 2013-10-02 |
Family
ID=39838226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049807A Expired - Fee Related JP5306604B2 (ja) | 2007-02-28 | 2007-02-28 | 二値半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5306604B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087089A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 半導体記憶素子、半導体記憶素子の製造方法 |
US20110233655A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the semiconductor memory device |
US20110241101A1 (en) * | 2010-03-31 | 2011-10-06 | Kabushiki Kaisha Toshiba | Semiconductor memory element and semiconductor memory device |
JP2017163108A (ja) * | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP2020074392A (ja) * | 2019-10-28 | 2020-05-14 | キオクシア株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282746A (ja) * | 2002-03-27 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及び半導体記憶装置の製造方法 |
WO2003099708A1 (fr) * | 2002-05-28 | 2003-12-04 | Matsushita Electric Industrial Co., Ltd. | Procede de production de nanoparticules et nanoparticules produites selon ce procede |
WO2005076368A1 (en) * | 2004-01-06 | 2005-08-18 | Philips Intellectual Property & Standards Gmbh | Transistor with quantum dots in its tunnelling layer |
JP2005328029A (ja) * | 2004-04-16 | 2005-11-24 | Asahi Glass Co Ltd | 不揮発性半導体記憶素子およびその製造方法 |
JP2005340768A (ja) * | 2004-04-26 | 2005-12-08 | Asahi Glass Co Ltd | 多値不揮発性半導体記憶素子およびその製造方法 |
JP2006066804A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 微粒子含有体及び微粒子含有体の製造方法並びに記憶素子、半導体装置及び電子機器 |
-
2007
- 2007-02-28 JP JP2007049807A patent/JP5306604B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282746A (ja) * | 2002-03-27 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及び半導体記憶装置の製造方法 |
WO2003099708A1 (fr) * | 2002-05-28 | 2003-12-04 | Matsushita Electric Industrial Co., Ltd. | Procede de production de nanoparticules et nanoparticules produites selon ce procede |
WO2005076368A1 (en) * | 2004-01-06 | 2005-08-18 | Philips Intellectual Property & Standards Gmbh | Transistor with quantum dots in its tunnelling layer |
JP2005328029A (ja) * | 2004-04-16 | 2005-11-24 | Asahi Glass Co Ltd | 不揮発性半導体記憶素子およびその製造方法 |
JP2005340768A (ja) * | 2004-04-26 | 2005-12-08 | Asahi Glass Co Ltd | 多値不揮発性半導体記憶素子およびその製造方法 |
JP2006066804A (ja) * | 2004-08-30 | 2006-03-09 | Sharp Corp | 微粒子含有体及び微粒子含有体の製造方法並びに記憶素子、半導体装置及び電子機器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087089A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 半導体記憶素子、半導体記憶素子の製造方法 |
US20110233655A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the semiconductor memory device |
JP2011205046A (ja) * | 2010-03-26 | 2011-10-13 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
US8436417B2 (en) * | 2010-03-26 | 2013-05-07 | Kabushiki Kaisha Toshiba | Oxide cluster semiconductor memory device |
US20110241101A1 (en) * | 2010-03-31 | 2011-10-06 | Kabushiki Kaisha Toshiba | Semiconductor memory element and semiconductor memory device |
US8390054B2 (en) * | 2010-03-31 | 2013-03-05 | Kabushiki Kaisha Toshiba | Semiconductor memory element and semiconductor memory device |
JP2017163108A (ja) * | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP2020074392A (ja) * | 2019-10-28 | 2020-05-14 | キオクシア株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP7079762B2 (ja) | 2019-10-28 | 2022-06-02 | キオクシア株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5306604B2 (ja) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8816424B2 (en) | Nonvolatile memory device | |
US6444545B1 (en) | Device structure for storing charge and method therefore | |
KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
JP5489449B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
US7279739B2 (en) | Non-volatile semiconductor memory device having nano-dots on a tunnel insulating film | |
JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
KR20080033100A (ko) | 수직 채널 메모리, 이의 제조 방법 및 이를 이용하는 구동방법 | |
US8638614B2 (en) | Non-volatile memory device and MOSFET using graphene gate electrode | |
KR101150565B1 (ko) | 불휘발성 기억 소자 및 그 제조 방법 | |
JP2008078504A (ja) | 不揮発性半導体記憶装置 | |
KR100499151B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5306604B2 (ja) | 二値半導体記憶装置 | |
WO2010087265A1 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
CN101689547B (zh) | 存储元件及其读取方法 | |
JPWO2007043491A1 (ja) | 半導体記憶装置およびその製造方法 | |
KR20080072461A (ko) | 전하 트랩형 메모리 소자 | |
JPWO2006059368A1 (ja) | 半導体記憶装置及びその製造方法 | |
KR100858085B1 (ko) | 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 | |
CN102810541A (zh) | 一种存储器及其制造方法 | |
WO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
US8604537B2 (en) | Nonvolatile memory device and method of fabricating the same | |
KR101163720B1 (ko) | Nb 이온 도핑에 의해 HfO2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 | |
KR20090020129A (ko) | 전하 트랩층을 가지는 비휘발성 메모리 소자 및 그 제조방법 | |
JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130404 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |