KR101039801B1 - 비휘발성 메모리 소자 및 이를 제조하는 방법 - Google Patents

비휘발성 메모리 소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101039801B1
KR101039801B1 KR1020080097961A KR20080097961A KR101039801B1 KR 101039801 B1 KR101039801 B1 KR 101039801B1 KR 1020080097961 A KR1020080097961 A KR 1020080097961A KR 20080097961 A KR20080097961 A KR 20080097961A KR 101039801 B1 KR101039801 B1 KR 101039801B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
tunnel insulating
memory device
dielectric constant
Prior art date
Application number
KR1020080097961A
Other languages
English (en)
Other versions
KR20100038833A (ko
Inventor
김태근
안호명
김희동
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020080097961A priority Critical patent/KR101039801B1/ko
Publication of KR20100038833A publication Critical patent/KR20100038833A/ko
Application granted granted Critical
Publication of KR101039801B1 publication Critical patent/KR101039801B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 소자 및 그 제조 방법을 공개한다. 본 발명은 터널 절연막 및 블로킹 절연막 형성 물질을 종래의 SiO2 및 고유전물질로부터 SiOF와 같은 저유전율 물질(Low-K 물질)로 대체함으로써, 스케일다운으로인해서 발생하는 문제점을 해결하면서도 고집적, 고신뢰성, 고속의 프로그램 및 소거 동작이 가능한 비휘발성 메모리 소자를 구현할 수 있는 효과가 나타나고, Counduction band-off 값이 커지므로 누설 전류 감소와 고온 상태에서도 기억 유지 특성을 향상시킬 수 있는 효과가 나타난다. 또한, 본 발명의 너털 절연막 및 블로킹 절연막 제조 공정은 종래의 비휘발성 메모리 소자의 제조 공정과의 정합성으로 인하여 추가 제조 공정 없이 고성능의 비휘발성 메모리 소자를 구현할 수 있으므로 제조 효율을 향상시킬 수 있는 효과가 나타난다.

Description

비휘발성 메모리 소자 및 이를 제조하는 방법{Non-volatile memory device and the method for manufacturing the same}
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 비휘발성 메모리 소자 및 이를 제조하는 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구별될 수 있다. 휘발성 메모리 장치는 디램(DRAM:Dynamic Random Access Memory) 및 에스램(SRAM:Static Random Access Memory)과 같이 데이터의 입출력은 빠르지만, 전원이 끊어지면 저장된 데이터를 잃어버리는 메모리 장치이다. 이에 반해, 비휘발성 메모리 장치는 전원이 끊어져도 저장된 데이터를 계속 유지하는 메모리 장치이다.
플래시 메모리 장치는 비휘발성 메모리 장치의 일종으로서, 프로그램(program) 및 소거(erase)가 가능한 이피롬(EPROM:Erasable Programmable Read Only Memory)과 전기적으로 프로그램 및 소거가 가능한 이이피롬(EEPROM: Electrically Erasable Programmable Read Only Memory)의 장점을 조합하여 개발된 고집적 장치이다. 플래시 메모리 장치는 단위 셀을 구성하는 데이터 저장층의 종류 에 따라 부유 게이트형(floating gate type) 플래시 메모리 장치와 부유 트랩형(floating trap type) 플래시 메모리 장치로 구분된다.
부유 게이트형 플래시 메모리 장치가 폴리 실리콘층에 전하를 저장하는 것과는 달리, 전하 트랩형 플래시 메모리 장치는 비도전성 전하 포획층 내에 형성되는 트랩에 전하를 저장한다. 전하 트랩형 메모리 장치의 메모리 셀은 실리콘 기판 상에 차례로 형성된 터널 절연막, 전하 포획층인 실리콘 질화막, 블로킹 절연막 및 도전막으로 구성된 게이트의 적층 구조를 갖는다.
도 1 은 종래 기술에 따른 소노스(SONOS:Silicon Oxide Nitride Oxide Semiconductor) 구조의 비휘발성 메모리 장치(10)의 단면도이다. 도 1을 참조하면, 메모리 장치(10)의 메모리 셀은 기판(11)에 형성된 소오스/드레인(17) 영역 사이의 채널 영역(18) 상에 터널 절연막(12), 질화막(13), 및 블로킹 절연막(14)으로 이루어진 ONO막(15) 및 폴리 실리콘(16)이 차례로 적층된 구조이다. 이 메모리 셀은 ONO막(15)의 질화막(13)에 트랩된 전하의 유무에 따라 논리 '0' 또는 논리 '1' 중 어느 한 상태를 나타내는 단일 비트(single bit) 구조이다.
종래 기술에 따른 터널 절연막(12) 및 블로킹 절연막(14)은 SiO2 또는 Al2O3와 같은 물질을 이용하여 형성하였다. 그러나, 이러한 종래의 터널 절연막(12) 및 블로킹 절연막(14) 소자의 소형화에 따라서 스케일다운되면서 내구성 특성 및 기억유지 특성이 열화되는 문제점이 존재하였다.
이러한 문제점을 해결하기 위해서 터널 절연막(12) 및 블로킹 절연막(14)의 두께를 두껍게 형성할 경우에는 프로그램 속도 및 소거 속도가 느려지는 문제점이 나타난다.
본 발명이 해결하고자 하는 기술적 과제는 복잡한 제조 공정을 추가하지 않고, 터널 절연막 및 블로킹 절연막을 형성하는 성분을 변경함으로써, 프로그램 속도 및 소거 속도의 열화를 방지하면서 비휘발성 메모리 소자의 스케일다운시의 문제점을 해결하는 비휘발성 메모리 소자 및 이의 제조 방법을 제공하는 것이다.
상술한 기술적 과제를 이루기 위한 본 발명의 비휘발성 메모리 소자는 반도체 기판상에 SiO2보다 유전율이 낮은 저유전율 물질로 터널 절연막이 형성되고, 상기 터널 절연막위에 전하 포획층, 블로킹 절연막, 및 게이트 전극층이 순차적으로 형성된다.
또한, 상술한 터널 절연막은 SiOF, PI(polymide), PAE(poly arylene), HSSQ(hydrogen silsesquioxane), MSSQ(methyl silsesquioxane), Parylene, FAC(fluorinated amorphous carbon) 중 어느 하나를 이용하여 형성될 수 있다.
또한, 상술한 블로킹 절연막은 상기 터널 절연막과 동일한 물질로 형성될 수 있다.
또한, 상술한 터널 절연막은 1 내지 4 nm 의 두께로 형성될 수 있다.
또한, 상술한 전하 포획층은 질화막, SiO2보다 고유전상수를 갖는 물질, 및 비정질 폴리 실리콘 물질 중 어느 하나로 형성될 수 있다.
또한, 상술한 전하 포획층은 텅스텐, 몰리브덴, 코발트, 니켈, 백금, 로듐, 팔라듐 및 이리듐으로 구성되는 그룹에서 선택되는 하나의 금속 또는 이들의 혼합 물 또는 이들의 합금으로 형성될 수 있다.
또한, 상술한 전하 포획층은 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물, Ⅲ-Ⅴ족 화합물 또는 Ⅱ-Ⅵ족 화합물로 구성되는 그룹에서 선택되는 하나의 반도체 재료로 형성될 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 비휘발성 메모리 소자 제조 방법은 (a) 반도체 기판상에 SiO2보다 유전율이 낮은 저유전율 물질로 터널 절연막을 형성하는 단계; (b) 상기 터널 절연막 위에 전하 포획층, 블로킹 절연막 및 게이트 전극층을 형성하는 단계; (c) 상기 게이트 전극층상에 하드 마스크막 패턴을 형성하고, 상기 하드 마스크막을 식각 마스크로 사용하여 상기 반도체 기판이 드러날때까지 식각하는 단계; 및 (d) 상기 반도체 기판에 소오스 영역 및 드레인 영역을 형성하는 단계를 포함한다.
또한, 상술한 터널 절연막은 SiOF, PI(polymide), PAE(poly arylene), HSSQ(hydrogen silsesquioxane), MSSQ(methyl silsesquioxane), Parylene, FAC(fluorinated amorphous carbon) 중 어느 하나를 이용하여 형성될 수 있다.
또한, 상술한 블로킹 절연막은 상기 터널 절연막과 동일한 물질로 형성될 수 있다.
또한, 상술한 터널 절연막은 1 내지 4 nm 의 두께로 형성될 수 있다.
또한, 상술한 전하 포획층은 질화막, SiO2보다 고유전상수를 갖는 물질, 및 비정질 폴리 실리콘 물질 중 어느 하나로 형성될 수 있다.
또한, 상술한 전하 포획층은 텅스텐, 몰리브덴, 코발트, 니켈, 백금, 로듐, 팔라듐 및 이리듐으로 구성되는 그룹에서 선택되는 하나의 금속 또는 이들의 혼합물 또는 이들의 합금으로 형성될 수 있다.
또한, 상술한 전하 포획층은 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물, Ⅲ-Ⅴ족 화합물 또는 Ⅱ-Ⅵ족 화합물로 구성되는 그룹에서 선택되는 하나의 반도체 재료로 형성될 수 있다.
본 발명은 터널 절연막 및 블로킹 절연막 형성 물질을 종래의 SiO2 및 고유전물질로부터 SiOF와 같은 저유전율 물질(Low-K 물질)로 대체함으로써, 스케일다운으로인해서 발생하는 문제점을 해결하면서도 고집적, 고신뢰성, 고속의 프로그램 및 소거 동작이 가능한 비휘발성 메모리 소자를 구현할 수 있는 효과가 나타나고, Counduction band-off 값이 커지므로 누설 전류 감소와 고온 상태에서도 기억 유지 특성을 향상시킬 수 있는 효과가 나타난다.
또한, 본 발명의 터널 절연막 및 블로킹 절연막 제조 공정은 종래의 비휘발성 메모리 소자의 제조 공정과의 정합성으로 인하여 추가 제조 공정 없이 고성능의 비휘발성 메모리 소자를 구현할 수 있으므로 제조 효율을 향상시킬 수 있는 효과가 나타난다.
이하에서는 도 2a 내지 도 2f를 참조하여 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조 과정을 설명한다.
먼저, 도 2a 를 참조하면, 본 발명의 비휘발성 메모리 소자를 제조하기 위해서, 반도체 기판(200)위에 터널 절연막(210)을 형성한다. 터널 절연막(210)은 플라즈마(plasma) CVD 법으로 1 nm 내지 4 nm 의 두께로 채널 영역위에 형성된 절연막으로서 SiO2보다 유전율이 낮은 저유전율 물질(Low-K 물질)로 형성된다. 본 발명의 바람직한 실시예는 저유전율 물질로서 SiOF, PI(polymide), PAE(poly arylene), HSSQ(hydrogen silsesquioxane), MSSQ(methyl silsesquioxane), Parylene, FAC(fluorinated amorphous carbon) 등을 이용하여 터널 절연막(210)을 형성한다.
터널 절연막(210)은 게이트 전극층(240)으로부터 전하 포획층(220)으로 유입된 전하가 반도체 기판(200)으로 터널링하여 유출되지 않을 뿐만 아니라, 기판으로부터 전하가 터널링하여 전하 포획층(220)으로 유입되지 못하도록 적절한 두께로 형성된다.
터널 절연막(210)의 두께가 너무 두꺼우면, 박막 두께의 스케일 다운에 위배되는 동시에 읽기 동작시 전압이 높아지는 문제제점이 발생하고, 터널 절연막(210)의 두께가 너무 얇으면, 주입된 전하의 유실로 기억유지 특성이 저하되는 문제점이 발생한다. 따라서, 본 발명의 바람직한 실시예는 1 nm 내지 4 nm 의 두께로 터널 절연막(210)을 형성한다.
한편, 터널 절연막(210)이 형성된 후, 도 2b 에 도시된 바와 같이, 터널 절연막(210) 위에 전하 포획층(220)이 4 nm 내지 10 nm 의 두께로 형성된다. 전하 포획층(220)은 질화막뿐만 아니라 전하를 저장할 수 있는 모든 물질들이 이용될 수 있다.
예컨대, 전화 포획층(220)으로서, SiO2보다 고유전상수(high-k)를 갖는 물질, 및 비정질 폴리 실리콘 물질 중 어느 하나로 형성될 수 있다. 또한, 전하 포획층(220)은, 텅스텐, 몰리브덴, 코발트, 니켈, 백금, 로듐, 팔라듐 및 이리듐 등의 금속이나, 이들의 혼합물 또는 이들의 합금으로 형성될 수 있다. 또한, 전하 포획층(220)은 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물, Ⅲ-Ⅴ족 화합물(Ⅲ족의 Al, Ga, In 과 Ⅴ족의 P, As, Sb와의 조합) 또는 Ⅱ-Ⅵ족 화합물(Ⅱ족의 Zn, Cd, Hg와 Ⅵ족의 O, S, Se, Te의 조합) 등의 반도체 재료로 형성될 수도 있다. 또한, 전하 포획층(220)은 알루미늄산화막(Al2O3), 하프늄산화막(HfO), 하프늄알루미늄산화막(HfAlO), 하퓨늄실리콘산화막(HfSio) 등과 같은 전하에 대한 포획 밀도가 높은 절연체로도 형성될 수 있다.
전하 포획층(220)이 형성된 후, 도 2c 에 도시된 바와 같이, 그 위에 블로킹 절연막(230)을 1 nm 내지 10 nm 의 두께로 형성한다. 블로킹 절연막(230)은 전하 포획층(220)에 저장된 전하가 게이트 전극층(240)으로 누설되는 것을 방지하기 위해서 적어도 터널 절연막(210)보다 두껍게 형성되는 것이 바람직하고, 본 발명의 바람직한 실시예에서 블로킹 절연막(230)은 1 내지 10 nm 의 두께로 형성되는 것이 바람직하다. 또한, 블로킹 절연막(230)은 상술한 터널 절연막(210) 형성에 이용될 수 있는 물질들을 이용하여 형성될 수 있다.
블로킹 절연막(230)이 형성된 후, 도 2d 에 도시된 바와 같이, 블로킹 절연막(230) 위에 게이트 전극층(240)이 수 nm 내지 수십 nm 의 두께로 형성된다. 게이 트 전극층(260)은 폴리실리콘, 금속, 폴리실리콘상에 금속-실리사이드가 형성된 폴리사이드 구조 등 통상적으로 게이트 전극으로 사용되는 모든 전도성 물질로 형성될 수 있다. 소자의 고집적화에 따라서 게이트 전극의 선폭이 좁아질 경우 저항이 증가될 것을 고려하여 폴리실리콘보다는 전도성이 우수한 금속이나 폴리사이드 구조로 게이트 전극층(260)이 형성되는 것이 바람직하다.
게이트 전극층(240)이 형성된 후, 2e 에 도시된 바와 같이, 메모리 소자를 형성할 영역에 하드 마스크막 패턴(700)을 형성하고, 하드 마스크막(700)을 식각 마스크로 이용하여 반도체 기판(200)이 드러날때까지 게이트 전극층(240), 블로킹 절연막(230), 전하 포획층(220), 및 터널 절연막(210)을 식각한다.
본 발명에서, 소오스 영역(252)과 드레인 영역(254) 사이의 수평 이격 거리는 수십 내지 수백 nm 이고, 이에 따라서 소오스 영역(252)과 드레인 영역(254) 사이에 위치하는 채널 영역위에 형성되는 메모리 소자의 길이도 수십 내지 수백 nm 가 된다. 따라서, 하드 마스크막 패턴(700)의 길이도 메모리 소자의 길이에 따라서 결정된다.
그 후, 소오스/드레인 이온 주입 공정을 실시하여 반도체 기판(200)상에 소오스 영역(252) 및 드레인 영역(254)을 형성하고, 마스크막 패턴(700)을 제거하여, 도 2f 에 도시된 바와 같은 본 발명의 비휘발성 메모리 소자를 완성한다.
도 3 은 종래기술과 본 발명에 따른 비휘발성 메모리 소자의 에너지 밴드 다이어그램을 비교하여 도시한 도면이다.
도 3을 참조하면, 도 3 의 (a) 는 전기적인 두께가 동일한 경우에, 종래 기 술에 따라서 터널 절연막을 SiO2로 형성한 경우와 본 발명의 저유전율 물질인 SiOF로 터널 절연막을 형성한 경우를 도시한다.
또한, 도 3의 (b)는 물리적인 두께가 동일한 경우에, 종래 기술에 따라서 터널 절연막을 SiO2로 형성한 경우와 본 발명의 저유전율 물질인 SiOF로 터널 절연막을 형성한 경우를 도시한다.
도 3에서 종래기술에서는 실리콘 기판에 터널 절연막으로서 실리콘 산화막이 형성되고, 그 위에 전하 포획층으로서 질화막이 형성된 구조의 에너지 밴드 다이어그램을 도시하고, 본 발명에 따라서 사파이어 기판에 SiOF 터널 절연막을 형성한 구조의 에너지 밴드 다이어그램을 도시하였다.
종래 기술의 경우 F/N 터널링 방법으로 전자를 주입하고 방출하는 방법으로 프로그램을 수행하거나 프로그램된 데이터를 소거한다. 따라서 빠른 속도를 위해 터널 절연막을 얇게형성해야 한다. 그러나, 터널 절연막을 얇게 형성하면 전하 포획층에 포획된 전하들이 반도체 기판으로 용이하게 유출되어 기억유지특성이 좋지 않을 결과를 초래한다.
이러한 문제를 해결하기 위해서 블로킹 절연막을 HIGH-K 물질로 두껍게 형성하여 전하의 손실을 감소시킴으로써 기억유지 특성을 향상시킬 수 있다. 하지만 HIGH-K 물질의 경우 물리적으로 두께가 두꺼운 장점이 있지만 밴드옵셋이 낮아 전자의 손실을 크게 줄 일수 없는 단점이 존재할 뿐만 아니라, 소자를 소형화하기에 어려운 문제가 있다.
이에 반해 도 3에 도시된 본 발명과 같이, 저유전율 물질(Low-K 물질)을 이 용하여 터널 절연막을 형성하면, 물리적으로 얇은 두께의 터널 절연막을 형성하면서도 전기적인 두께(소자의 실제 동작시 물질의 고유 유전상수를 고려한 두께)가 두꺼워져 전하 유지 특성의 열화없이도 신속한 전하의 주입 및 소거가 가능하며, 또한 큰 밴드옵셋으로 기억유지특성을 향상(전자의 손실을 줄여 줌)시킬 수 있다.
또한 블로킹 산화막을 LOW-K 물질을 사용하여 큰 밴드옵셋을 형성하여 터널절연막 및 블로킹 절연막 양쪽으로 발생하는 전자의 손실을 줄이 수 있어 기억유지 특성을 향상 시킬 수 있다.
지금까지 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자 및 그 제조 방법에 대해서 설명하였다. 상술한 실시예에서는 터널 절연막(210)위에 전하 포획층(220), 블로킹 절연막(230), 및 게이트 전극층(240)이 순차적으로 형성되는 것으로 설명하였으나, 본 발명의 기술적 사상은 터널 절연막(220)을 저유전율 물질로 형성하는 것에 그 특징이 있는 것이므로, 상술한 층들 사이에 다른 층이 게재되거나, 상술한 층들 중 어느 하나가 제외되어도 터널 절연막이 저유전율 물질로 형성된 경우라면 본 발명의 기술적 사상의 범위에 포함되는 것으로 보아야 할 것이다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1 은 종래 기술에 따른 소노스(SONOS:Silicon Oxide Nitride Oxide Semiconductor) 구조의 비휘발성 메모리 장치를 도시한 도면이다.
도 2a 내지 도 2f 는 본 발명의 바람직한 실시예에 따라서 비휘발성 메모리 소자를 제조하는 방법을 설명하는 도면이다.
도 3 은 종래기술과 본 발명에 따른 에너지 밴드 다이어그램을 비교하여 도시한 도면이다.

Claims (14)

  1. 반도체 기판상에 SiO2보다 유전율이 낮은 저유전율 물질로 터널 절연막이 형성되고, 상기 터널 절연막위에 전하 포획층, 블로킹 절연막, 및 게이트 전극층이 순차적으로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 터널 절연막은 SiOF, PI(polymide), PAE(poly arylene), HSSQ(hydrogen silsesquioxane), MSSQ(methyl silsesquioxane), Parylene, FAC(fluorinated amorphous carbon) 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  3. 제 1 항에 있어서,
    상기 블로킹 절연막은 상기 터널 절연막과 동일한 물질로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 터널 절연막은 1 내지 4 nm 의 두께로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 전하 포획층은 질화막, SiO2보다 고유전상수를 갖는 물질, 및 비정질 폴리 실리콘 물질 중 어느 하나로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
  6. 제 1 항에 있어서,
    상기 전하 포획층은 텅스텐, 몰리브덴, 코발트, 니켈, 백금, 로듐, 팔라듐 및 이리듐으로 구성되는 그룹에서 선택되는 하나의 금속 또는 이들의 혼합물 또는 이들의 합금으로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  7. 제 1 항에 있어서,
    상기 전하 포획층은 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물, Ⅲ-Ⅴ족 화합물 또는 Ⅱ-Ⅵ족 화합물로 구성되는 그룹에서 선택되는 하나의 반도체 재료로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자.
  8. (a) 반도체 기판상에 SiO2보다 유전율이 낮은 저유전율 물질로 터널 절연막을 형성하는 단계;
    (b) 상기 터널 절연막 위에 전하 포획층, 블로킹 절연막 및 게이트 전극층을 형성하는 단계;
    (c) 상기 게이트 전극층상에 하드 마스크막 패턴을 형성하고, 상기 하드 마스크막을 식각 마스크로 사용하여 상기 반도체 기판이 드러날때까지 식각하는 단계; 및
    (d) 상기 반도체 기판에 소오스 영역 및 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 터널 절연막은 SiOF, PI(polymide), PAE(poly arylene), HSSQ(hydrogen silsesquioxane), MSSQ(methyl silsesquioxane), Parylene, FAC(fluorinated amorphous carbon) 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  10. 제 8 항에 있어서,
    상기 블로킹 절연막은 상기 터널 절연막과 동일한 물질로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  11. 제 8 항에 있어서,
    상기 터널 절연막은 1 내지 4 nm 의 두께로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  12. 제 8 항에 있어서,
    상기 전하 포획층은 질화막, SiO2보다 고유전상수를 갖는 물질, 및 비정질 폴리 실리콘 물질 중 어느 하나로 형성된 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  13. 제 8 항에 있어서,
    상기 전하 포획층은 텅스텐, 몰리브덴, 코발트, 니켈, 백금, 로듐, 팔라듐 및 이리듐으로 구성되는 그룹에서 선택되는 하나의 금속 또는 이들의 혼합물 또는 이들의 합금으로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  14. 제 8 항에 있어서,
    상기 전하 포획층은 실리콘, 게르마늄, 실리콘과 게르마늄의 혼합물, Ⅲ-Ⅴ족 화합물 또는 Ⅱ-Ⅵ족 화합물로 구성되는 그룹에서 선택되는 하나의 반도체 재료로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
KR1020080097961A 2008-10-07 2008-10-07 비휘발성 메모리 소자 및 이를 제조하는 방법 KR101039801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080097961A KR101039801B1 (ko) 2008-10-07 2008-10-07 비휘발성 메모리 소자 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080097961A KR101039801B1 (ko) 2008-10-07 2008-10-07 비휘발성 메모리 소자 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20100038833A KR20100038833A (ko) 2010-04-15
KR101039801B1 true KR101039801B1 (ko) 2011-06-09

Family

ID=42215487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097961A KR101039801B1 (ko) 2008-10-07 2008-10-07 비휘발성 메모리 소자 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101039801B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050111167A (ko) * 2004-05-21 2005-11-24 삼성전자주식회사 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자
KR20070020901A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20080002030A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 비휘발성 메모리 장치의 게이트 구조물 형성 방법
KR20080010623A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050111167A (ko) * 2004-05-21 2005-11-24 삼성전자주식회사 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자
KR20070020901A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20080002030A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 비휘발성 메모리 장치의 게이트 구조물 형성 방법
KR20080010623A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20100038833A (ko) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5466421B2 (ja) ポリ間電荷トラップ構造体を有する浮遊ゲートメモリ素子
KR100942928B1 (ko) 터널링 배리어 상부에 전계 분산층을 구비하는 전하 트래핑소자
TWI408800B (zh) 非揮發性記憶體單元及其製造方法
JP2004303918A (ja) 半導体装置の製造方法および半導体装置
JP2010183022A (ja) 半導体装置およびその製造方法
US20030062567A1 (en) Non volatile dielectric memory cell structure with high dielectric constant capacitive coupling layer
US10192879B2 (en) Semiconductor device and manufacturing method thereof
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
JP2011103401A (ja) 半導体装置およびその製造方法
US11437499B2 (en) Nonvolatile memory device and method of fabricating the same
US8964462B2 (en) Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same
US7586137B2 (en) Non-volatile memory device and method of fabricating the same
US7888209B2 (en) Non-volatile sonos-type memory device
US20100224927A1 (en) Nonvolatile semiconductor memory device
US8445351B2 (en) Floating-gate nonvolatile semiconductor memory device and method of making
US8891299B2 (en) MOSFET having memory characteristics
JP2019117913A (ja) 半導体装置およびその製造方法
CN108831888B (zh) 一种sonos存储器及其制造方法
CN110729301A (zh) 半导体器件及其制造方法
US8476154B2 (en) Method of making a charge trapping non-volatile semiconductor memory device
US20090014777A1 (en) Flash Memory Devices and Methods of Manufacturing the Same
CN102800675B (zh) 一种电荷俘获非挥发存储器及其制造方法
KR101039801B1 (ko) 비휘발성 메모리 소자 및 이를 제조하는 방법
US11444208B2 (en) Non-volatile memory device having low-k dielectric layer on sidewall of control gate electrode
KR100868031B1 (ko) 비휘발성 메모리 소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee