CN102800675B - 一种电荷俘获非挥发存储器及其制造方法 - Google Patents
一种电荷俘获非挥发存储器及其制造方法 Download PDFInfo
- Publication number
- CN102800675B CN102800675B CN201110137484.0A CN201110137484A CN102800675B CN 102800675 B CN102800675 B CN 102800675B CN 201110137484 A CN201110137484 A CN 201110137484A CN 102800675 B CN102800675 B CN 102800675B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- film
- substrate
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 107
- 238000003860 storage Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000005641 tunneling Effects 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 80
- 229910052710 silicon Inorganic materials 0.000 claims description 80
- 239000010703 silicon Substances 0.000 claims description 80
- 239000010408 film Substances 0.000 claims description 67
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 8
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000002347 injection Methods 0.000 abstract description 15
- 239000007924 injection Substances 0.000 abstract description 15
- 230000007547 defect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种电荷俘获非挥发存储器及其制造方法。所述存储器包括：半导体衬底，所述衬底中形成源、漏区域；形成于所述衬底之上的多叠层栅介质层结构，其中，所述栅介质层自衬底开始依次包括：隧穿层、分裂栅结构中形成材料不同的两个电荷存储区以及隔离在所述两个电荷存储区之间及上层的阻挡层；形成于所述阻挡层之上的控制栅电极；覆盖所述控制栅电极的钝化保护层，通过所述钝化保护层，从所述控制栅电极及源、漏区域引出金属互联。通过本发明，可以避免出现二位串扰及源端注入现象，提高器件的可靠性。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种电荷俘获非挥发存储器及其制造方法。
背景技术
闪存存储技术是现在主流的一种存储技术，它既具有随机存取存储器(RAM)的优势，能够随时擦除和重写数据信息，又有只读存储器(ROM)的特点，在电路断电的情况下保持存储的数据信息，因此闪存存储器又被称为一种非挥发存储器。
主流的闪存存储技术按照阵列结构和实现的功能可以分为两类：NAND型阵列架构的闪存存储技术和NOR型阵列架构的闪存存储技术。前者主要侧重于大容量数据信息的保存，后者则侧重于数据和编码处理过程中的数据寄存和快速读取擦除。
随着无线通讯数据通信量的增大和多媒体设备集成度的提高，对于嵌入式存储的要求日益提高，在要求数据高速存取的同时，还要求提高存储密度。这些都对NOR型阵列架构的闪存存储技术提出了新的要求，为了满足这些要求，有人提出了基于NOR型阵列架构的NROM存储结构闪存存储器。这种器件结构利用了电荷俘获存储器中电荷的局域化存储特性，通过控制电荷在电荷存储层中分立存储的位置的不同，实现同一单元多个数据的存储，提高存储单元的存储密度。NROM结构的存储单元在保证存取速度的前提下，有效的提高了存储密度。
但是，NROM结构的存储单元在器件的可靠性上还存在一系列的问题，诸如，由于器件的二位串扰现象(second-bit effect)和源端注入(source-side injection)的影响，削弱了数据的保持特性。
发明内容
本发明提供一种电荷俘获非挥发存储器及其制造方法，以避免出现二位串扰及源端注入现象，提高器件的可靠性。
本发明提供了一种电荷俘获非挥发存储器，包括：
半导体衬底，所述衬底中形成源、漏区域；
形成于所述衬底之上的多叠层栅介质层结构，其中，所述栅介质层自衬底开始依次包括：隧穿层、分裂栅结构中形成材料不同的两个电荷存储区以及隔离在所述两个电荷存储区之间及上层的阻挡层；
形成于所述阻挡层之上的控制栅电极；
覆盖所述控制栅电极的钝化保护层，通过所述钝化保护层，从所述控制栅电极及源、漏区域引出金属互联。
优选的，所述电荷存储区包括：由高介电常数材料形成的第一电荷存储区和由硅基氮化物形成的第二电荷存储区。
优选的，所述隧穿层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
优选的，所述阻挡层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
优选的，所述高介电常数材料包括：铪、锆、钽、镱元素的二元氧化物。
优选的，所述钝化保护层包括：硅基氮氧化物构成的薄膜。
优选的，所述衬底包括：硅衬底或者绝缘衬底硅衬底。
一种电荷俘获非挥发存储器的制造方法，包括：
提供半导体衬底；
在半导体衬底之上依次沉积隧穿层薄膜及高介电常数材料薄膜；
在所述高介电常数材料之上涂覆光刻胶，通过光刻形成图形，并刻蚀去掉所述隧穿层上部分高介电常数材料薄膜，形成第一电荷存储区；
在剩余隧穿层部分及光刻胶表面上涂覆形成硅基氮化物薄膜；
通过光刻胶剥离工艺，去除剩余光刻胶，同时去除光刻胶表面上涂覆的硅基氮化物薄膜，使得剩余隧穿层部分表面上涂覆的硅基氮化物薄膜形成分裂栅结构中的第二电荷存储区；
在两个电荷存储区间隙及上层沉积阻挡层薄膜；
在所述阻挡层薄膜之上沉积栅电极薄膜和掩膜层，形成控制栅电极图形；
依次去除所述控制栅电极图形之外的阻挡层薄膜、高介电常数材料薄膜及硅基氮化物薄膜，直至刻蚀到所述隧穿层薄膜为止；
通过离子注入，在所述衬底中形成源、漏区域，去除所述掩膜层；
在剩余隧穿层薄膜及栅电极薄膜之上沉积钝化保护层，从所述控制栅电极及源、漏区域引出金属互联。
优选的，所述隧穿层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
优选的，所述阻挡层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
优选的，所述高介电常数材料薄膜通过原子层沉积技术制备。
优选的，所述高介电常数材料包括：铪、锆、钽、镱元素的二元氧化物。
优选的，所述钝化保护层包括：硅基氮氧化物构成的薄膜。
与现有技术相比，本发明具有以下优点：
本发明实施例中，通过分裂栅结构的存储层，将单一的存储层分为两个存储区，它们之间用硅基的氧化物在物理上进行间隔，由于硅基氧化物的缺陷密度很小，减小不同存储区电荷之间的扩散的问题，使不同存储区内存储的数据信息得以有效的区分开来，尤其是在短沟道器件当中，这种结构在物理上将不同存储区中存储的电荷限制住，避免了数据串扰的问题，为多值存储的实现打下了基础；另一方面，由于两存储区所采用的材料不尽相同，它们在能带结构上有很大的差异，使得它们俘获电子和空穴的能力存在差异，通过特定的编程擦除电压操作方式，可以实现对每个存储区内存储的电荷量的单独控制，并且避免了源端注入现象。
附图说明
图1为现有NROM结构电荷俘获存储器的原理示意图；
图2为本发明实施例提供的电荷俘获非挥发存储器的结构示意图；
图3为本发明实施例提供的电荷俘获存储器的原理示意图；
图4为本发明实施例提供的电荷俘获存储器不同存储区域注入电子时的能带示意图，控制栅上电压VgP，
图5为本发明实施例提供的电荷俘获存储器不同存储区域注入空穴时的能带示意图，控制栅上电压-VgE，
图6为本发明实施例提供的电荷俘获非挥发存储器的制造方法流程示意图；
图7～15分别为对应图6中各步骤的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
现有技术中，NROM结构存储器的主要原理是基于电荷俘获存储器电荷分立存储的特点，由于电荷俘获存储器中注入的电子和空穴主要是由存储层中的缺陷来俘获，这些缺陷在能带中处于分立的能量态，使得存储的电子和空穴具有局域化的特点，即注入的电子和空穴在存储层上存在空间上的分布。因此，通过控制电子和空穴注入的位置，就能控制电子和空穴在存储层中被束缚的位置。如图1所示，为NROM结构电荷俘获存储器的原理示意图，通过沟道热电子注入(CHEI)或者沟道热空穴注入(CHHI)的方式，能够使电子或者空穴存储在源漏pn结上方的存储层中，即形成图1中所示的电荷存储区Bit 1、Bit 2。Bit 1和Bit 2中局域化的电荷会屏蔽其下方沟道的表面势，因此，如果通过正向读取(forward reading)的方式，从漏端向源端读取沟道电流，由于局域化电荷对于沟道表面势的屏蔽作用，Bit 1中存储的电荷信息将被屏蔽，沟道电流反应的是Bit 2中存储的电荷的信息。反之，通过反向读取(reversereading)的方式，能够得到Bit 1中存储的电荷信息。然而，随着器件沟长的不断减小以及Bit 1和Bit 2中存储的电荷量的增多，由于不同存储区Bit 1和Bit 2中电荷的扩散作用，不可避免的会发生不同存储区电荷之间的互相串扰现象，使得Bit 1和Bit 2中保存的信息不可区分。此外，为了实现多值存储，要采用更高的电压和更长的脉冲时间，增加存储区注入的电荷量，这会引起源端注入(SSI)现象，使得Bit 1的编程擦除会影响Bit 2中存储的信息，引起器件的可靠性问题。
为了避免上述缺陷，本发明公开一种分裂栅结构存储层电荷俘获存储器及其制造方法，通过Bit 1和Bit 2的物理隔离避免了电荷扩散问题，解决了读取串扰现象；另一方面，通过单独控制Bit 1和Bit 2的编程擦除过程，解决了编擦串扰问题。
本发明实施例首先提供了一种电荷俘获非挥发存储器，如图2所示，所述存储器具体包括：
半导体衬底20，所述衬底中形成源21、漏22区域；
形成于所述衬底20之上的多叠层栅介质层结构，其中，所述栅介质层自衬底开始依次包括：隧穿层23、分裂栅结构中形成材料不同的两个电荷存储区24及25以及隔离在所述两个电荷存储区之间及上层的阻挡层26；
形成于所述阻挡层26之上的控制栅电极27；
覆盖所述控制栅电极27的钝化保护层28，通过所述钝化保护层28，从所述控制栅电极27及源21、漏22区域引出金属互联。
本发明实施例中，通过分裂栅结构的存储层，将单一的存储层分为两个存储区，它们之间用硅基的氧化物在物理上进行间隔，由于硅基氧化物的缺陷密度很小，减小不同存储区电荷之间的扩散的问题，使不同存储区内存储的数据信息得以有效的区分开来，尤其是在短沟道器件当中，这种结构在物理上将不同存储区中存储的电荷限制住，避免了数据串扰的问题，为多值存储的实现打下了基础；另一方面，由于两存储区所采用的材料不尽相同，它们在能带结构上有很大的差异，使得它们俘获电子和空穴的能力存在差异，通过特定的编程擦除电压操作方式，可以实现对每个存储区内存储的电荷量的单独控制，并且避免了源端注入现象。
具体而言，上述实施例中，所述电荷存储区包括：由高介电常数材料形成的第一电荷存储区(region 1)和由硅基氮化物形成的第二电荷存储区(region 2)。所述阻挡层包括：硅基氧化物或硅基氮氧化物构成的薄膜。所述高介电常数材料包括：铪、锆、钽、镱元素的二元氧化物。
图3所示为分裂栅结构存储层电荷俘获存储器的原理示意图。从图中可以看出，通过具体的工艺制造过程，两个电荷存储区region 1和region 2在物理上通过硅基氧化物或者硅基氮氧化物进行隔离，由于硅基氧化物中的缺陷密度很低，因此不同存储区中电荷由于缺陷辅助的电荷扩散现象得到抑制，其互相串扰问题在物理上得到解决。通过正向读取和反向读取两种沟道电流读取方式，能够分别提取出region 1和region2中保存的数据信息。
另一方面，从图3中可以看出，region 1由铪、锆、钽、镱元素的二元氧化物形成；region 2由硅基的氮化物形成。以region 1由铪的氧化物形成为例，其他高介电常数材料类似。图4和图5分别为不同存储区电子注入和空穴注入过程，即经过region 1和region 2区域的电荷俘获存储器的能带结构示意图。图4和图5中的阴影部分2代表铪的氧化物的能带结构，虚线部分3代表硅基氮化物的能带结构。从图中可以看出，阴影部分2铪的氧化物相对于1硅基氧化物的导带差约为 阶带差约为虚线部分3硅基氮化物相对于1硅基氧化物的导带差约为价带差约为如果衬底硅的费米能级Ef相对于硅基氧化物的导带差为价带差为可以得到衬底硅到铪的氧化物的导带差衬底硅到硅基氮化物的导带差 衬底硅到铪的氧化物的价带差衬底硅到硅基氮化物的价带差 隧穿层1的等效氧化层厚度为TOX，穿过隧穿层的电场为EOX，经过region 1的栅介质叠层的等效氧化层厚度为经过region 2的栅介质叠层的等效氧化层厚度为
如果采用Fowler-Nordheim方式进行编程操作，如果region 1通过直接遂穿(direct tunneling)方式注入电子，有控制栅上的电压为若region 2通过直接遂穿方式注入电子，有控制栅上需要加的电压为其中，根据上述式子，可以得到如果控制栅上加的电压region 1通过直接遂穿的方式注入电子，region 2通过缺陷辅助隧穿(TAT)的方式注入电子。相比于直接遂穿方式，短时间脉冲内通过缺陷辅助隧穿(TAT)注入的电子量可以忽略。可以认为，对于毫秒级的编程脉冲，如果只有region 1存储区注入了电子。如果认为region 1和region 2中均注入了电子。
同样的道理，采用Fowler-Nordheim方式向region 1和region 2中注入空穴，若region 1通过直接遂穿方式注入空穴，控制栅上需要加的电压为若region 2通过直接遂穿方式注入空穴，控制栅上需要加的电压为其中，根据上述式子，可以得到如果控制栅所加的电压region 2通过直接遂穿的方式注入空穴，region 1通过缺陷辅助隧穿(TAT)的方式注入空穴。相比于直接遂穿方式，短时间脉冲内通过缺陷辅助隧穿(TAT)注入的空穴量可以忽略。可以认为，对于毫秒级的编程脉冲，如果只有region 2存储区注入了空穴。如果认为region 1和region 2中均注入了空穴。
因此，如果通过Fowler-Nordheim方式对器件进行编程操作，其编程的控制栅电压控制为VgP，-VgE，其中， VgP对region 1进行编程操作的时候，region2中没有电子注入，不会影响其原来存储的信息；反之，-VgE只对region2注入空穴，即region 1和region 2可以分别进行独立的编程操作，从而避免由于源端注入效应(SSI)引起的编程串扰问题。存储区region 1和region 2中的电荷通过CHEI和CHHI的方式进行擦除，具体的编程擦除操作参见下表。
其中，
可见，上述基于NROM进行改进的分裂栅存储层结构的电荷俘获存储器，通过硅基氧化物的物理隔离形成的分裂栅存储层，解决了NROM读取串扰的问题；由于形成的两个存储区由不同能带结构的材料构成，同时解决了编程串扰的问题。
此外，需要说明的是，上述实施例中，所述隧穿层可以包括：硅基氧化物或硅基氮氧化物构成的薄膜。所述钝化保护层可以包括：硅基氮氧化物构成的薄膜。所述衬底可以包括：硅衬底或者绝缘衬底硅衬底。
相应地，本发明实施例还提供了一种电荷俘获非挥发存储器的制造方法，如图6所示，该方法包括以下步骤流程：
步骤601、提供半导体衬底；
该步骤中，所使用的半导体衬底为硅衬底，或者绝缘衬底硅(SOI)衬底；
步骤602、在半导体衬底之上依次沉积隧穿层薄膜及高介电常数材料薄膜，此时的器件结构如图7所示；
如图7所示，衬底701之上的隧穿层薄膜702包括：硅基的氧化物或者硅基氮氧化物薄膜，通过热氧化或者低温化学气相沉积技术进行生长；此外，高介电常数材料薄膜703通过原子层沉积(ALD)技术进行制备，具体可以包括：铪、锆、钽、镱元素的二元氧化物；
步骤603、在所述高介电常数材料之上涂覆光刻胶，通过光刻形成图形，并刻蚀去掉所述隧穿层上部分高介电常数材料薄膜，形成第一电荷存储区，此时的器件结构如图8所示；
图8中，在铪、锆、钽、镱元素的二元氧化物薄膜703上涂覆耐高温光刻胶704，如NR600，并进行光刻形成图形，通过离子体刻蚀技术去除部分高介电常数材料薄膜，形成第一电荷存储区图形703′，同时，露出部分隧穿层薄膜702的表面；
步骤604、在剩余隧穿层部分及光刻胶表面上涂覆形成硅基氮化物薄膜，此时的器件结构如图9所示；
在保留光刻胶704的情况下，经过低温(＜400℃)化学气相沉积技术，在已有第一电荷存储区图形703′上涂覆硅基氮化物薄膜705；
步骤605、去除剩余光刻胶，同时去除光刻胶表面上涂覆的硅基氮化物薄膜，使得剩余隧穿层部分表面上涂覆的硅基氮化物薄膜形成分裂栅结构中的第二电荷存储区，此时的器件结构如图10所示；
将晶圆浸泡在丙酮溶液中，通过剥离(lift-off)工艺去除光刻胶，同时去除了光刻胶上涂覆的硅基氮化物薄膜，使得剩余隧穿层部分表面上涂覆的硅基氮化物薄膜706形成分裂栅结构中的第二电荷存储区，形成了分裂栅介质层结构；
步骤606、在两个电荷存储区间隙及上层沉积阻挡层薄膜，此时的器件结构如图11所示；
利用低温化学气相沉积技术，在分裂栅结构上沉积硅基的氧化物或者氮氧化物薄膜707，作为阻挡层，填充分裂栅中间的间隙，并将分裂栅图形完全覆盖；
步骤607、在所述阻挡层薄膜之上沉积栅电极薄膜和掩膜层，形成控制栅电极图形，此时的器件结构如图12所示；
利用离子束溅射技术，在阻挡层707上方沉积金属薄膜，经过退火处理形成金属硅化物，并通过低压化学气相沉积技术沉积多晶硅薄膜708，然后通过低温化学气相沉积技术生长硅基氮化物掩膜层709。利用光刻在掩膜层上形成电极图形，并通过离子束刻蚀设备去除没有掩膜遮蔽部分的多晶硅薄膜和金属薄膜，形成控制栅电极图形；
步骤608、依次去除所述控制栅电极图形之外的阻挡层薄膜、高介电常数材料薄膜及硅基氮化物薄膜，直至刻蚀到所述隧穿层薄膜为止，此时器件的结构如图13所示；
利用离子束刻蚀设备依次去除栅介质堆叠层的各层薄膜，直至刻蚀到半导体衬底为止；
步骤609、通过离子注入，在所述衬底中形成源、漏区域，去除所述掩膜层，此时的器件结构如图14所示；
利用离子注入设备，通过不同剂量和能量的离子注入，在衬底701中形成源漏掺杂区710及711，并通过激光高温(1000℃)激活源漏区，去除硅基氮化物掩膜层709；
步骤610、在剩余隧穿层薄膜及栅电极薄膜之上沉积钝化保护层，从所述控制栅电极及源、漏区域引出金属互联，此时的器件结构如图15所示。
利用低温化学气相沉积设备形成硅基氮氧化物的钝化保护层712，并分别从控制栅电极和源漏引出金属互联。
本发明实施例中，通过分裂栅结构的存储层，将单一的存储层分为两个存储区，它们之间用硅基的氧化物在物理上进行间隔，由于硅基氧化物的缺陷密度很小，减小不同存储区电荷之间的扩散的问题，使不同存储区内存储的数据信息得以有效的区分开来，尤其是在短沟道器件当中，这种结构在物理上将不同存储区中存储的电荷限制住，避免了数据串扰的问题，为多值存储的实现打下了基础；另一方面，由于两存储区所采用的材料不尽相同，它们在能带结构上有很大的差异，使得它们俘获电子和空穴的能力存在差异，通过特定的编程擦除电压操作方式，可以实现对每个存储区内存储的电荷量的单独控制，并且避免了源端注入现象。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (11)
1.一种电荷俘获非挥发存储器，其特征在于，包括：
半导体衬底，所述衬底中形成源、漏区域；
形成于所述衬底之上的多叠层栅介质层结构，其中，所述栅介质层自衬底开始依次包括：隧穿层、分裂栅结构中形成材料不同的两个电荷存储区以及隔离在所述两个电荷存储区之间及上层的阻挡层；所述阻挡层包括：硅基氧化物或硅基氮氧化物构成的薄膜；
形成于所述阻挡层之上的控制栅电极；
覆盖所述控制栅电极的钝化保护层，通过所述钝化保护层，从所述控制栅电极及源、漏区域引出金属互连。
2.根据权利要求1所述的电荷俘获非挥发存储器，其特征在于，所述电荷存储区包括：由高介电常数材料形成的第一电荷存储区和由硅基氮化物形成的第二电荷存储区。
3.根据权利要求1所述的电荷俘获非挥发存储器，其特征在于，所述隧穿层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
4.根据权利要求2所述的电荷俘获非挥发存储器，其特征在于，所述高介电常数材料包括：铪、锆、钽、镱元素的二元氧化物。
5.根据权利要求1所述的电荷俘获非挥发存储器，其特征在于，所述钝化保护层包括：硅基氮氧化物构成的薄膜。
6.根据权利要求1所述的电荷俘获非挥发存储器，其特征在于，所述衬底包括：硅衬底或者绝缘衬底硅衬底。
7.一种电荷俘获非挥发存储器的制造方法，其特征在于，包括：
提供半导体衬底；
在半导体衬底之上依次沉积隧穿层薄膜及高介电常数材料薄膜；
在所述高介电常数材料之上涂覆光刻胶，通过光刻形成图形，并刻蚀去掉所述隧穿层上部分高介电常数材料薄膜，形成第一电荷存储区；
在剩余隧穿层部分及光刻胶表面上涂覆形成硅基氮化物薄膜；
通过光刻胶剥离工艺，去除剩余光刻胶，同时去除光刻胶表面上涂覆的硅基氮化物薄膜，使得剩余隧穿层部分表面上涂覆的硅基氮化物薄膜形成分裂栅结构中的第二电荷存储区；
在两个电荷存储区间隙及上层沉积阻挡层薄膜；所述阻挡层包括：硅基氧化物或硅基氮氧化物构成的薄膜；
在所述阻挡层薄膜之上沉积栅电极薄膜和掩膜层，形成控制栅电极图形；
依次去除所述控制栅电极图形之外的阻挡层薄膜、高介电常数材料薄膜及硅基氮化物薄膜，直至刻蚀到所述隧穿层薄膜为止；
通过离子注入，在所述衬底中形成源、漏区域，去除所述掩膜层；
在剩余隧穿层薄膜及栅电极薄膜之上沉积钝化保护层，从所述控制栅电极及源、漏区域引出金属互连。
8.根据权利要求7所述的电荷俘获非挥发存储器的制造方法，其特征在于，所述隧穿层包括：硅基氧化物或硅基氮氧化物构成的薄膜。
9.根据权利要求7所述的电荷俘获非挥发存储器的制造方法，其特征在于，所述高介电常数材料薄膜通过原子层沉积技术制备。
10.根据权利要求7所述的电荷俘获非挥发存储器的制造方法，其特征在于，所述高介电常数材料包括：铪、锆、钽、镱元素的二元氧化物。
11.根据权利要求7所述的电荷俘获非挥发存储器的制造方法，其特征在于，所述钝化保护层包括：硅基氮氧化物构成的薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110137484.0A CN102800675B (zh) | 2011-05-25 | 2011-05-25 | 一种电荷俘获非挥发存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110137484.0A CN102800675B (zh) | 2011-05-25 | 2011-05-25 | 一种电荷俘获非挥发存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102800675A CN102800675A (zh) | 2012-11-28 |
| CN102800675B true CN102800675B (zh) | 2015-08-26 |
Family
ID=47199736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110137484.0A Active CN102800675B (zh) | 2011-05-25 | 2011-05-25 | 一种电荷俘获非挥发存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102800675B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165612B (zh) * | 2011-12-09 | 2015-08-26 | 中国科学院微电子研究所 | 一种闪存存储器及其制作方法 |
| CN105428316B (zh) * | 2015-11-05 | 2018-05-15 | 深圳深爱半导体股份有限公司 | 金属氧化物半导体场效应管及其制造方法 |
| CN114220818A (zh) * | 2021-12-14 | 2022-03-22 | 上海集成电路制造创新中心有限公司 | 可擦写存储器及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581463A (zh) * | 2003-08-01 | 2005-02-16 | 台湾积体电路制造股份有限公司 | 分离栅极快闪内存单元的字符线结构及其制造方法 |
| CN101090116A (zh) * | 2006-06-13 | 2007-12-19 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053440A (ja) * | 2006-08-24 | 2008-03-06 | Renesas Technology Corp | 半導体装置 |
| US8207582B2 (en) * | 2009-01-05 | 2012-06-26 | Micron Technology, Inc. | Semiconductor devices including dual gate structures |
-
2011
- 2011-05-25 CN CN201110137484.0A patent/CN102800675B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581463A (zh) * | 2003-08-01 | 2005-02-16 | 台湾积体电路制造股份有限公司 | 分离栅极快闪内存单元的字符线结构及其制造方法 |
| CN101090116A (zh) * | 2006-06-13 | 2007-12-19 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102800675A (zh) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8068370B2 (en) | Floating gate memory device with interpoly charge trapping structure | |
| TWI655782B (zh) | 於垂直記憶體中之浮動閘極記憶體單元 | |
| US7795088B2 (en) | Method for manufacturing memory cell | |
| KR101038873B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP5576400B2 (ja) | フラッシュ・メモリ・デバイスおよびその製造方法 | |
| JP6998267B2 (ja) | 半導体装置およびその製造方法 | |
| EP3267471A2 (en) | Semiconductor device and method of manufacturing the same | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| JP2008098602A (ja) | 積層型薄膜トランジスタ型不揮発性メモリ装置、およびその製造方法 | |
| JP2004522312A (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| KR20030019917A (ko) | 메모리 셀, 메모리 셀 장치 및 그 제조 방법 | |
| US6844589B2 (en) | Non-volatile SONOS memory device and method for manufacturing the same | |
| JP6461003B2 (ja) | 不揮発性メモリを有する集積回路及び製造方法 | |
| US7586137B2 (en) | Non-volatile memory device and method of fabricating the same | |
| US20050067651A1 (en) | Nonvolatile memory cell employing a plurality of dielectric nanoclusters and method of fabricating the same | |
| KR100606928B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| US20090179256A1 (en) | Memory having separated charge trap spacers and method of forming the same | |
| CN102800675B (zh) | 一种电荷俘获非挥发存储器及其制造方法 | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| KR100609067B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| CN103165612B (zh) | 一种闪存存储器及其制作方法 | |
| KR950006232B1 (ko) | 플래쉬 이이피롬 및 그 제조방법 | |
| KR100917816B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20110065892A (ko) | 플래시 메모리 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |