CN100483716C - Sonos存储装置及其制造方法 - Google Patents
Sonos存储装置及其制造方法 Download PDFInfo
- Publication number
- CN100483716C CN100483716C CNB2004100766642A CN200410076664A CN100483716C CN 100483716 C CN100483716 C CN 100483716C CN B2004100766642 A CNB2004100766642 A CN B2004100766642A CN 200410076664 A CN200410076664 A CN 200410076664A CN 100483716 C CN100483716 C CN 100483716C
- Authority
- CN
- China
- Prior art keywords
- layer
- storage
- oxide
- storage device
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 78
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000013500 data storage Methods 0.000 claims abstract description 7
- 238000003860 storage Methods 0.000 claims description 146
- 230000004888 barrier function Effects 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims description 34
- 150000004706 metal oxides Chemical class 0.000 claims description 30
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052684 Cerium Inorganic materials 0.000 claims description 5
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 5
- 229910052691 Erbium Inorganic materials 0.000 claims description 5
- 229910052693 Europium Inorganic materials 0.000 claims description 5
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 5
- 229910052689 Holmium Inorganic materials 0.000 claims description 5
- 229910052765 Lutetium Inorganic materials 0.000 claims description 5
- 229910052779 Neodymium Inorganic materials 0.000 claims description 5
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 5
- 229910052772 Samarium Inorganic materials 0.000 claims description 5
- 229910052771 Terbium Inorganic materials 0.000 claims description 5
- 229910052775 Thulium Inorganic materials 0.000 claims description 5
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 claims 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- -1 metal oxide nitride Chemical class 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 230000009977 dual effect Effects 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 8
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 230000005641 tunneling Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 2
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 230000014759 maintenance of location Effects 0.000 description 8
- 229910015868 MSiO Inorganic materials 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910004143 HfON Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 150000002602 lanthanoids Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
提供一种SONOS存储装置及其制造方法。SONOS存储装置包括基材以及形成在该基材上并具有开关和数据存储功能的多功能装置。多功能装置包括第一和第二杂质区、形成在第一和第二杂质区之间的沟道、以及形成在沟道上用于数据存储的堆栈材料。用于数据存储的堆栈材料是通过依次将隧道氧化物层、存储数据的存储节点层、阻挡层、以及电极层堆叠而成。
Description
技术领域
本发明涉及一种半导体存储装置(memory device)，更具体地，涉及一种具有增强的耐热性的SONOS存储装置以及制造上述装置的方法。
背景技术
半导体存储装置中的单位存储单元(unit memory cell)，例如DRAM，包括一晶体管和一电容器。为了提高集成度(degree of integration)，晶体管或电容器的尺寸或两者的尺寸都应该缩小。
在早期半导体存储装置的制造工艺中，拍照和蚀刻工艺中能够保持充分的加工裕度(process margin)，因此集成度就不重要。此外，通过缩小形成该半导体存储装置的元件的尺寸，在某种程度上提高了集成度。
然而，随着对于具有高集成度的半导体存储装置的需求的增加，需要一种提高半导体存储装置的集成度的新方法。
半导体存储装置的集成度直接与设计标准(design rule)有关。由于为了提高集成度而必须更严格保持设计标准，因此拍照和蚀刻工艺中的裕度可能会非常低。从而，拍照和蚀刻工艺必须更加精确地执行。
拍照和蚀刻过程的裕度低导致生产量较低，因此需要一种不仅可以提高集成度并且可以避免生产量较低的新方法。
解决该问题的半导体存储装置具有与传统装置完全不同的结构。更明确地，它具有位于晶体管上方的存储媒介(medium)，例如巨磁致电阻(giantmagneto-resistance)(GMR)或通道磁致电阻(tunneling magneto-resistance)(TMR)媒介，其执行与传统电容器不同的存储操作。
SONOS存储装置是这些半导体存储装置中的一种。图1是传统的SONOS存储装置(在下文中的传统存储装置)的横截面图。
参考图1，传统存储装置包含具有源区(source area)12、漏区(drain area)14以及沟道区(channel area)16的P型基材10(在下文中的基材)，在源区12内注入了n型导电杂质(conductive impurity)，沟道区16在源区12和漏区14之间形成。栅堆栈材料(gate stack material)30在基材10的沟道区16上形成。栅堆栈材料30通过将隧道氧化物层(tunneling oxide layer)18、Si3N4层20、阻挡(blocking)氧化物层22和栅电极(gate electrode)24顺序堆栈而形成。隧道氧化物层18与源区12和漏区14相接触。Si3N4层20具有预定密度的俘获位置(trap site)。因此，当预定的电压施加到栅电极24上的时候，穿过隧道氧化物层18的电子被俘获到Si3N4层20的俘获位置。
当电子被俘获到Si3N4层20的俘获位置时，阻挡氧化物层22阻挡电子移动至栅电极24。
传统存储装置具有根据电子是否被俘获到Si3N4层20的俘获位置而定的不同阈电压(threshold voltage)。利用该特征，传统存储装置能存储和读取信息。
然而，传统存储装置不仅数据清除时间较长，而且保持时间，即适当保持存储数据的时间较短。
为了解决上述问题，建议用具有高介电常数的HfO2层代替在SONOS存储装置中的Si3N4层20(即俘获层)，以及用Al3O2层代替阻挡氧化物层22。
然而，虽然大部分具有高介电常数的金属氧化物层的结晶温度是700℃～800℃，但是普通MOS工艺的温度也超过900℃，例如激活(activate)注入源区12和漏区14的导电杂质的工艺。基于这样的事实，尽管Si3N4层20和阻挡氧化物层22用具有高介电常数的金属氧化物代替，也仍不可能阻止在MOS工艺中具有高介电常数的金属氧化物的结晶。
此外，具有高介电常数的金属氧化物的结晶具有以下问题。
第一，俘获层的表面粗糙度大，因此，用作俘获层和阻挡氧化物层的金属氧化物层之间的有效距离是不固定的。这降低了保持特性(retention characteristic)。
第二，当俘获层为非结晶物质时俘获层的俘获位置的密度最高。如果俘获层结晶，那么俘获层俘获位置的密度将变低，并且作为存储节点层(memory node layer)的俘获层的特性也会退化。
第三，在MOS工艺中当温度超过900℃时，用作俘获层(如HfO2层)和用作阻挡氧化物层(如Al2O3层)的介电常数很高的金属氧化物层的材料将会混合。结果，很难区分俘获层和阻挡层之间的界限。
第四，存在热不稳定性。参考图2这将变得更清楚。
图2图示了在包括用于低压运行的金属氧化物(MO)堆栈的SONOS存储装置中存在的问题，其被建议为图1中SONOS存储装置的替换。
参考图2，第一曲线G1示出了在隧道氧化物层(SiO2)上顺序地形成HfO2层和Al2O3层以及在900℃下将这些层退火不久后的电流-电压特性。第二曲线G2示出了在隧道氧化物层(SiO2)上顺序地形成HfO2层和Al3O2层并将这些层在900℃下进行退火后测得的电流-电压特性。也就是，曲线G1示出了在HfO2层和Al3O2层结晶前的电流-电压特性以及曲线G2示出了在HfD2层和Al3O2层结晶后的电流-电压特性。
将曲线G1和曲线G2进行对比，可以看出HfO2层和Al2O3层在结晶前和结晶后的电流-电压特性是不同的。具体地，随着栅极电压Vg接近于1V，曲线G1大大变形。
这是因为在结晶前和结晶后的热稳定性是不能保证的。
发明内容
为了解决以上的和其他的问题，本发明提供一种SONOS存储装置，其适当地维持保持特性并包含俘获层即存储节点层，其在高温下进行的MOS工艺中处于非结晶状态。
本发明也提供了一种生产SONOS存储装置的方法。
根据本发明的一个方面，提供了一种SONOS存储装置，该存储装置包括：基材；以及形成在基材上具有开关(switching)功能和数据存储功能的多功能装置(multifunctional device)。
该多功能装置可以包括：第一和第二杂质区(impurities area)；形成在第一和第二杂质区之间的沟道(channel)；形成在沟道上用于数据存储的堆栈材料(stacked material)，其中第一和第二杂质区和沟道在基材上形成。
用于数据存储的堆栈材料通过顺序地将第一隧道氧化物(tunnelingoxide layer)层、其中存储数据的存储节点层、第一阻挡层(blocking layer)以及电极层堆叠形成。
隧道氧化物层由单层或双层形成。此外，阻挡层由单层或双层形成。存储节点层可以是MON或MSiON层，其中M是金属材料。
M可以是Hf、Zr、Ta、Ti、Al、或Ln以及Ln可以是La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、或Lu。
根据本发明的另一方面，提供一种生产具有基材和存储型(memory type)晶体管的SONOS存储装置的方法，所述晶体管包括形成在基材上用于数据存储的栅堆栈，其中栅堆栈通过以下步骤形成，顺序地在基材上形成第一隧道氧化物层、其中存储数据的金属氧化物和氮化物材料层、第一阻挡层、以及导电层；在导电层的预定区域上形成掩模；通过掩模顺序地蚀刻导电层、第一阻挡层、金属氧化物和氮化物材料层、以及第一隧道氧化物层；然后移走该掩模。
顺序地在基材上形成第一隧道氧化物层、金属氧化物和氮化物材料层、第一阻挡层、以及导电层的步骤可以进一步包括在第一隧道氧化物层以及金属氧化物和氮化物材料层之间形成第二隧道氧化物层。
金属氧化物和氮化物材料层可以通过ALCVD、CVD、LPCVD、PECVD或反应溅射法(reactive sputtering method)形成。
金属氧化物和氮化物材料层可以由MON或MSiON层形成，其中M是金属材料。MON和MSiON层可以各自通过形成MO和MSiO层，然后对MO和MSiO层进行氮化而形成。MO和MSiO层可以被氮化，然后被氧化。
可以氮化MO或MSiO层，使得MO或MSiO层包含1％～80％的N。
通过使用根据本发明实施方式的SONOS存储装置，数据编程(dataprogramming)和擦除时间(erasing time)变得比传统SONOS存储装置的更短。数据处理时间也更短，并且存储节点层在MOS工艺后仍保持无定形状态。因此，避免了与存储节点层结晶有关的问题，例如，存储节点层的俘获点的密度的减少，由于表面粗糙程度的增加而保持特性退化，以及形成存储节点层和阻挡层的材料的混合。此外，确保了热稳定性。
附图说明
通过参考附图的本发明典型列举性实施方式的详细描述，本发明的上述和其他的特征和优势将变得更加明显，其中
图1为传统SONOS存储装置的横截面图；
图2是示出SONOS存储装置中的问题的图，其中SONOS存储装置包括用于低压操作的MO堆栈，建议其作为图1中SONOS存储装置的替换；
图3是根据本发明实施方式的SONOS存储装置的横截面图；
图4是图3的SONOS存储装置的横截面图，其中隧道绝缘层由双层形成；
图5是图3的SONOS存储装置的横截面图，其中阻挡层由双层形成；
图6至图8示出了图3的SONOS存储装置的生产方法；
图9图示了图3的SONOS存储装置的C-V特性；
图10图示了根据现有技术和本发明的实施方式，在900℃下退火的存储装置的扁平带电压(flat band voltage)随数据编程时间的变化；以及
图11图示了根据现有技术和本发明的实施方式，在900℃下退火的存储装置的扁平带电压随数据擦除时间的变化。
具体实施方式
参考附图对本发明进行更充分的描述，其中示出了本发明的典型实施方式。然而，本发明可以以许多不同的形式体现，并且其不应解释为这里描述的实施方式；提供这些实施方式是为了使该公开彻底和完善，并充分地将本发明的概念传达给本领域的普通技术人员。在附图中，夸大了元件的形式，以使其更加明确。
首先，将说明SONOS存储装置。
图3是根据本发明的实施方式的SONOS存储装置的横截面图。
参考图3，SONOS存储装置包括基材40，例如P-型基材，以及在基材40上的第一和第二杂质区42和44。第一和第二杂质区的形成是通过离子注入(ion-injecting)预定的导电杂质至预定深度，例如n-型导电杂质。第一和第二杂质区42和44以预定距离分开，并且在第一、第二杂质区42和44之间形成注入有预定导电杂质的沟道区46。也就是，沟道区46从第一杂质区42向第二杂质区44延伸。
此后，第一和第二杂质区42、44各自被称为源区和漏区。
用于数据存储的栅堆栈材料60(此后的栅堆栈材料)在基材40的源区和漏区42、44之间，即沟道区46上形成。通过顺序地堆叠隧道氧化物层48a、存储节点层50a、阻挡层52a、以及电极层54a而形成栅堆栈材料60。隧道氧化物层48a与沟道区46的前面(front)接触，隧道氧化物层48a的边缘与源区和漏区42、44接触。隧道氧化物层48a优选为SiO2层，但是也可以使用其他绝缘层。
当在电极层54a上施加足够的电压时，通过隧道氧化物层48a的电子俘获进存储节点层50a中。电子被俘获进存储节点层50a中的情况相应于存储数据1的情况。电子不被俘获进存储节点层50a中的情况相应于存储数据0的情况。因为存储节点层50a包含在栅堆栈材料60中，因此，可以把栅堆栈材料60作为数据存储型。
如上所述，存储节点层50a被用作其中俘获电子的俘获层，因此存储节点层50a的俘获位置最好具有高密度。此外，优选存储节点层50a在MOS工艺中在温度超过900℃的情况下不结晶。基于该事实，存储节点层50a优选为包括高的N百分含量的MON或MSiON层。MON和MSiON层二者都是无定形材料并包括1％～80％的N。MON和MSiON层中的M是例如Hf，Zr，Ta，Ti，Al，或Ln的金属材料。Ln或镧系元素是La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、或Lu。阻挡层52a阻挡载流子在存储节点层50a和电极层54a之间移动，具体地阻挡俘获进存储节点层50a的电子移动到电极层54a。阻挡层52a是具有高介电常数的绝缘层，例如Al2O3或SiO2层。可以由其它的导电层形成电极层54a，例如硅化钨层。
同时，源区和漏区42、44之间的沟道层46根据施加在栅堆栈材料60的电极层54a的电压而开启或关闭。即，沟道层46的状态能够通过给电极层54a施加适当的电压而转换。因此，源区和漏区42、44和栅堆栈材料60形成具有开关功能的装置，例如晶体管。此外，栅堆栈材料60包括其中存储数据的存储节点层50a，因此，这种具有开关功能的装置被认为还具有数据存储功能。结果，包括源区和漏区42、44和栅堆栈材料60的装置成为具有开关和数据存储功能的多功能装置。尽管该多功能装置可以被看作晶体管，但因为该多功能装置具有开关和数据存储功能，因而它将被称为数据存储或存储型晶体管。
图4是图3的SONOS存储装置的横截面图，其中由双层形成隧道绝缘层。
参考图4，第二隧道氧化物层48a′进一步形成在第一隧道氧化物层48a和存储节点层50a之间。在这种情况下，优选第一隧道氧化物层48a是具有0.5nm～1nm厚度的SiO2层以及第二隧道氧化物层48a′是具有2nm～5nm厚度的Al2O3层。
标号60′表示包括双层隧道氧化物层的第一栅堆栈材料。
图5是图3中SONOS存储装置的横截面图，其中阻挡层由双层形成。
参考图5，第二阻挡层52a′进一步形成在阻挡层52a和电极层54a之间。即，双层阻挡层可以在存储节点层50a和电极层54a之间进一步形成。在这种情况下，优选第一阻挡层52a是具有2nm～4nm厚度的Al2O3层以及第二阻挡层52a′是具有高介电常数及3nm～30nm厚度的绝缘层。具有高介电常数的绝缘层由HfO2、ZrO2、Ta2O5或TiO2层形成。
尽管在图中没有示出，但包括图4和图5中所有元件的SONOS存储装置也可以形成。
下面将说明在图4、5、6中的SONOS存储装置的操作。分别通过电极层54a将栅电压Vg施加给栅堆栈材料60以及将漏电压Vd施加给漏区44，从而将数据存储在存储节点层50a。在给栅堆栈材料60施加预定栅极电压(Vg′<Vg)并且给漏区44施加预定的漏极电压(Vd′<Vd)后，通过检测流过源区42和漏区43之间的电流值，读出存储的数据。
下面将描述SONOS存储装置的制造方法。
图6至图8示出了制造图3中SONOS存储装置的方法。
参考图6，第一绝缘层48、存储节点层50、第二绝缘层52、以及导电层54依次形成在基材40上，该基材掺有预定的杂质，例如P-型杂质。然后，形成感光图案62，用来限制其中将在导电层54的预定区域内形成栅堆栈材料的区域。第一绝缘层48可以由双层形成。如果它由单层形成，那么第一绝缘层48由具有1.5nm～4nm厚度的SiO2层形成。如果它由双层形成，那么第一绝缘层48由具有0.5nm～1nm厚度的SiO2层以及在SiO2层上具有2nm～5nm厚度的Al2O3层形成。由单层或双层形成的第一绝缘层48被用作隧道氧化物层。存储节点层50由具有预定厚度的MON或MSiON层形成。在MON和MSiON层中，“M”是Hf、Zr、Ta、Ti、Al、或Ln的金属材料。Ln或镧系元素可以是La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、或Lu。
如果存储节点层50由MON或MSiON层形成，可以使用以下三种方法。
方法一是通过单程(single process)在第一绝缘层48上形成MON或MSiON层。
方法二是在第一绝缘层48上形成MO或MsiO层，然后氮化该MO或MSiO层。
方法三是首先在第一绝缘层48上形成MN或MSiN层，然后氧化该MN或MSiN层。
如果采用第一种方法，那么MON或MSiON层通过原子层化学气相沉积(atomic layer chemical vapor deposition)(ALCVD)、CVD(LPCVD)，低压CVD、等离子体增强(plasma enhanced)CVD(PECVD)、或反应溅射法形成。然而，也可以使用其他方法。
如果采用第二种方法，那么MO或MSiO层通过用N2或NH3气的等离子体加工、用NH3气的快速热退火(rapid thermal annealing)(RTA)、用NH3气的炉加工(furnace processing)或氮离子注入法(nitrogen ion injecting method)被氮化。这里，如果使用RTA或炉加工，温度优选为200℃～1300℃。
如果采用第三种方法，那么氧化过程在100℃～1300℃的温度通过炉加工或用O2的RTA实现。这里O2，H2O，O3或N2O可以用来代替O2气体。
当形成MON或MSiON层时，优选MON或MSiON层包含1％～80％的N。
同时，根据本发明的实施方式，MON或MSiON层通过第二种方法形成。在这种情况下，可以发现，依据生产温度，注入MON或MSiON层的N的量是不同的，因此改变了SONOS存储装置的磁滞特性(hysteresischaracteristic)。
如以前提及的，本发明通过第二种方法形成MON层，即用N气体的RTA工艺或快速热氮化(rapid thermal nitirdation)(RTN)工艺。试验结果如下：
表1
| 生产工艺条件 | 磁滞(mv) |
| RTN 700℃ | 75 |
| RTN 800℃ | 120 |
| RTN 900℃ | 150 |
参考表1，随着生产温度的增加，磁滞也增加。这表明随着生产温度的增加，更多的N被注入到MON层中，因此，MON层的俘获位置的密度增加。
因此，当形成MON层的时候，能够通过改变生产温度而调节注入到MON层中的N的量。此外，MON层的热稳定性和俘获位置的密度也能够被有效地调节。
第二绝缘层52也由单层或双层形成。如果它由单层形成，那么第二绝缘层52就由Al2O3层或SiO2层形成。如果它由双层形成，那么第二绝缘层52就由具有2nm～4nm厚度的Al2O3层和在Al2O3层上的具有3nm～20nm厚度和高介电常数的绝缘层形成。具有高介电常数的绝缘层由HfO2、ZrO2、Ta2O5或TiO2层形成。导电层54由掺有导电杂质的多晶硅，或其他导电材料如硅化钨层形成。
参考图7，形成在基材40上的堆栈材料通过使用作为蚀刻掩模的感光图案62逆序蚀刻，直到基材40露出。结果，包括第一隧道氧化物层48a、存储节点层50a、第一阻挡层52a以及电极层54a的栅堆栈材料60被形成在基材40的预定区。第一隧道氧化物层48a、存储节点层50a、第一阻挡层52a以及电极层54a被各自形成图案，生成第一绝缘层48，存储节点层50，第二阻挡层52以及电极层54。然后，移走感光图案62。
参考图8，通过使用作为掩模的栅堆栈材料60，预定的导电杂质被离子注入到基材40中预定的深度，预定的导电杂质例如是与注入基材40的杂质相对的导电杂质。因此，第一、第二杂质区42和44，即源区和漏区围绕栅堆栈材料60形成在基材40上。
然后，在高温下进行热处理，以激活源区42和漏区44的导电杂质。
同时，根据透射电子显微镜(TEM)对MO和MON层的分析发现，在MO层结晶时，MON层保持在无定形状态。
此外，根据使用原子力显微镜(AFM)对表面粗糙度的分析发现，当MO层具有的表面粗糙度时，MON层具有的表面粗糙度。因此，发现MON层具有更小的表面粗糙度。
同时，进行SONOS存储装置的热稳定性实验(在下文，第一实验)。
根据本发明的实施方式的SONOS存储装置的热稳定性直接涉及包括第一绝缘层48、存储节点层50、以及第二绝缘层52堆栈材料的热稳定性。
因此，在图6的生产工艺中，第一绝缘层48由SiO2层形成以及存储节点层50，即MON层由HfON层形成。此外，第二绝缘层52由Al2O3层形成。
然后如图7所示，形成栅堆栈材料60。这里，在基材40上形成源区和漏区42、44之前，在电极层54a上施加栅极电压Vg，并且测量(在下文的第一测量)栅堆栈材料60的所得材料的电流-电压特性(下文中，C-V特性)。
在第一测量之后，栅堆栈材料60的所得材料在900℃下退火，栅电压Vg被施加到电极层54a，并且测量栅堆栈材料60的所得材料的C-V特性(在下文的第二测量)。
如图7，用于第二测量的栅堆栈材料60退火能够通过在基材40上形成源区和漏区42、44的过程而被实现。
图9图示了图3的SONOS存储装置的C-V特性。更具体地，图9示出了第一次和第二测量的结果。
标号G3是示出第一测量结果的第三曲线，以及标号G4是示出第二测量结果的第四曲线。
当对比第三曲线G3和第四曲线G4时发现，与解释传统SONOS存储装置的C-V特性的第一曲线G1和第二曲线G2不同，第三曲线G3和第四曲线G4完全相同。
那意味着根据本发明实施方式的SONOS存储装置确保了热稳定性，与退火无关。
接着，进行用于校验根据编程和擦除时间的扁平带电压中的变化的实验(下文中，第二实验)。
在图8的第二实验的SONOS存储装置中(下文的第一存储装置)，第一隧道氧化物层48a、存储节点层50a、以及第一阻挡层52a分别由SiO2层、HfON层、以及AL2O3层形成。接着，包括第一隧道氧化物层48a、存储节点层50a、以及第一阻挡层52a的所得材料在900℃下退火。之后具有分别由SiO2层、HfON层、以及Al2O3层形成的第一隧道氧化物层48a、存储节点层50a、以及第一阻挡层52a的传统SONOS存储装置(下文的第二存储装置)与第一存储装置相比较。
其后，测量对于第一和第二存储装置的根据数据编程时间的扁平带电压的变化(下文的第三测量)。在第三测量中使用10v的编程和擦除电压。
图10示出了根据现有技术和本发明实施方式的相对于数据编程时间的在900℃下退火的存储装置的扁平带电压变化。更具体地，图10示出了第三测量的结果。
标号G5是示出对于第一存储装置的第三测量结果的第五曲线，以及标号G6是示出对于第二存储装置的第三测量结果的第六曲线。
对比第五曲线G5和第六曲线G6，在第六曲线G6中的根据数据编程时间的扁平带电压Vfb的变化或位移大得多。
尽管数据编程时间的变化非常小，但扁平带电压大大地增加。这表明在编程时间变化时，数据是可以被充分记录的。因此，在第一存储装置中的数据编程时间能比在第二存储装置中的设置的更短。
然后，测量相对于数据擦除时间，对于第一和第二存储装置的扁平带电压的变化(下文的第四测量)。
图11示出了根据现有技术和本发明实施方式，在900℃下退火的存储装置的扁平带电压随数据擦除时间变化。更特别地，图11示出了第四测量的结果。
标号G7是示出对于第一存储装置的第四测量结果的第七曲线以及标号G8是示出对于第二存储装置的第四测量结果的第八曲线。
对比第七曲线G7和第八曲线G8，在第七曲线中根据数据擦除时间的扁平带电压Vfb的变化或位移大得多。也就是，随着擦除时间的增加，第八曲线中的扁平带电压Vfb比第七曲线中的减少的更多。
这表明施加给第七曲线G7的存储装置的擦除时间比第八曲线G8的短的多，以及因此，第一存储装置的擦除时间能够设置的比第二存储装置的更短。
如上所述，根据本发明优选实施方式的SONOS存储装置包括作为存储节点层的具有高介电常数的MON或MSiON层。因此，在高温度下进行的MOS过程中，存储节点层保持在无定形状态。通过使用根据本发明优选实施方式的SONOS存储装置，如图9所示确保了热稳定性。此外，参考根据图10和11所示的数据编程和擦除时间的扁平带电压的变化，数据编程和擦除时间可以被设定得更短。因此，与传统方法相比，数据处理速度大大增加，以及保持特性被适当保持。此外，存储节点层的俘获位置的密度增加，并且避免了由于表面粗糙度的增加引起的保持特性的降低，以及由外扩散引起的分别形成存储节点层和阻挡层材料的混合。
然而，目前本发明可以由许多不同的形式被实施，而且不应解释为被限制在这里描述的实施方式中；提供这些实施方式是为了使这里的公开更彻底和完善，并将本发明的概念更充分地传达给本领域的技术人员。例如，本领域的普通技术人员可以在第一隧道氧化物层48a和存储节点层50a之间和/或在存储节点层50a和第一阻挡层52a之间形成不同类型的存储节点层。
已经参考本发明的典型实施方式示出和描述了本发明，应该理解在不偏离以下权利要求限定的本发明的精神和范围的情况下，本领域普通技术人员可以作出各种形式和细节的变化。
Claims (22)
1.一种SONOS存储装置，包括：
基材；以及
形成在基材上的双功能装置，所述双功能装置具有开关和数据存储功能并且包括存储节点层，
其中双功能装置包括：
在基材上的第一和第二杂质区；
形成在第一和第二杂质区之间的基材上的沟道；以及
在沟道上形成的用于数据存储的堆栈材料，
其中用于数据存储的堆栈材料通过依次堆叠第一隧道氧化物层、第二隧道氧化物层、存储数据的存储节点层、第一阻挡层、以及电极层而形成，其中所述存储节点层是金属氧化物氮化物(MON)或金属硅氧化物氮化物(MSiON)层其中所述存储节点层当暴露于900℃时保持非结晶状态。
2.如权利要求1所述的存储装置，其中第二阻挡层进一步在第一阻挡层和电极层之间形成。
3.如权利要求1所述的存储装置，其中第一隧道氧化物层是SiO2层。
4.如权利要求1所述的存储装置，其中第二隧道氧化物层是Al2O3层。
5.如权利要求1所述的存储装置，其中第一阻挡层是Al2O3或SiO2层。
6.如权利要求2所述的存储装置，其中第二阻挡层是由HfO2，ZrO2，Ta2O5或TiO2层形成的。
7.如权利要求1所述的存储装置，其中金属是Hf、Zr、Ta、Ti、Al、或Ln以及Ln是La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、或Lu。
8.一种生产SONOS存储装置的方法，该存储装置具有基材和存储型晶体管，该存储型晶体管包括形成在基材上用于数据存储的栅堆栈，其中栅堆栈通过以下步骤形成：
顺序地在基材上形成第一隧道氧化物层、第二隧道氧化物层、其中存储数据的存储节点层、第一阻挡层、以及导电层；
在导电层的预定区域上形成掩模；
通过掩模顺序地蚀刻导电层、第一阻挡层、存储节点层、第二隧道氧化物层、以及第一隧道氧化物层；以及
移除该掩模，
其中所述存储节点层是金属氧化物氮化物(MON)或金属硅氧化物氮化物(MSiON)层，其中所述存储节点层当暴露于900℃时保持非结晶状态。
9.如权利要求8所述的方法，进一步包括在第一阻挡层和导电层之间形成第二阻挡层，以及在刻蚀导电层之后刻蚀第二阻挡层。
10.如权利要求8所述的方法，其中第一隧道氧化物层由SiO2层形成。
11.如权利要求8所述的方法，其中第二隧道氧化物层由Al2O3层形成。
12.如权利要求8所述的方法，其中第一阻挡层由Al2O3或SiO2层形成。
13.如权利要求9所述的方法，其中第二阻挡层由HfO2、ZrO2、Ta2O5或TiO2层形成。
14.如权利要求8所述的方法，其中存储节点层通过ALCVD、CVD、LPCVD、PECVD或反应溅射法形成。
15.如权利要求8所述的方法，其中金属氧化物氮化物和金属硅氧化物氮化物层分别通过形成金属氧化物和金属硅氧化物层，然后对金属氧化物和金属硅氧化物层进行氮化而形成。
16.如权利要求15所述的方法，其中金属氧化物和金属硅氧化物层被氮化，然后被氧化。
17.如权利要求15所述的方法，其中金属氧化物和金属硅氧化物层通过使用N2或NH3气的等离子体加工、使用NH3气的RTA、使用NH3气的炉加工或氮离子注入法被氮化。
18.如权利要求17所述的方法，其中当使用RTA或炉加工时，加工温度为200℃～1300℃。
19.如权利要求16所述的方法，其中在100℃～1300℃的温度，通过使用炉加工或用具有氧气的RTA进行氧化。
20.如权利要求19所述的方法，其中O2、H2O或N2O用于提供氧气。
21.如权利要求8所述的方法，其中金属是Hf、Zr、Ta、Ti、Al、或Ln以及Ln是La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、或Lu。
22.如权利要求8所述的方法，其中通过形成金属氮化物和金属硅氮化物层然后氧化金属氮化物和金属硅氮化物层，而分别形成金属氧化物氮化物和金属硅氧化物氮化物层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR37136/2003 | 2003-06-10 | ||
| KR20030037136 | 2003-06-10 | ||
| KR37136/03 | 2003-06-10 | ||
| KR63362/03 | 2003-09-09 | ||
| KR63362/2003 | 2003-09-09 | ||
| KR1020030063362A KR100973281B1 (ko) | 2003-06-10 | 2003-09-09 | 소노스 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1574361A CN1574361A (zh) | 2005-02-02 |
| CN100483716C true CN100483716C (zh) | 2009-04-29 |
Family
ID=33302338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100766642A Active CN100483716C (zh) | 2003-06-10 | 2004-06-10 | Sonos存储装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8217445B2 (zh) |
| EP (1) | EP1487013A3 (zh) |
| JP (1) | JP2005005715A (zh) |
| CN (1) | CN100483716C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012136027A1 (zh) * | 2011-04-08 | 2012-10-11 | 北京大学 | 一种sonos快闪存储器及其制备方法和操作方法 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332768B2 (en) | 2001-04-27 | 2008-02-19 | Interuniversitair Microelektronica Centrum (Imec) | Non-volatile memory devices |
| DE60311016T2 (de) * | 2003-07-30 | 2007-08-02 | Infineon Technologies Ag | Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement |
| KR100665186B1 (ko) * | 2004-08-14 | 2007-01-09 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US8482052B2 (en) * | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US20060198189A1 (en) * | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| KR100674943B1 (ko) * | 2005-01-15 | 2007-01-26 | 삼성전자주식회사 | Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법 |
| KR20060095819A (ko) * | 2005-02-28 | 2006-09-04 | 삼성전자주식회사 | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 |
| KR100771808B1 (ko) | 2006-07-05 | 2007-10-30 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
| US7492001B2 (en) * | 2005-03-23 | 2009-02-17 | Spansion Llc | High K stack for non-volatile memory |
| KR100644405B1 (ko) * | 2005-03-31 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 |
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7636257B2 (en) | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7602009B2 (en) * | 2005-06-16 | 2009-10-13 | Micron Technology, Inc. | Erasable non-volatile memory device using hole trapping in high-K dielectrics |
| US7402850B2 (en) * | 2005-06-21 | 2008-07-22 | Micron Technology, Inc. | Back-side trapped non-volatile memory device |
| EP1903602A3 (en) * | 2005-07-28 | 2009-04-01 | Interuniversitair Microelektronica Centrum Vzw | Non-volatile memory transistor |
| EP1748472A1 (en) * | 2005-07-28 | 2007-01-31 | Interuniversitair Microelektronica Centrum Vzw | Non-volatile memory transistor |
| EP1748473A3 (en) * | 2005-07-28 | 2009-04-01 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Non-volatile memory transistor with distributed charge storage sites |
| US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| KR100628875B1 (ko) * | 2005-08-19 | 2006-09-26 | 삼성전자주식회사 | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 |
| US8053849B2 (en) * | 2005-11-09 | 2011-11-08 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| KR100812933B1 (ko) | 2006-06-29 | 2008-03-11 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| KR100823712B1 (ko) * | 2006-07-21 | 2008-04-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8809936B2 (en) * | 2006-07-31 | 2014-08-19 | Globalfoundries Inc. | Memory cell system with multiple nitride layers |
| US7811890B2 (en) | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| KR100770700B1 (ko) * | 2006-11-06 | 2007-10-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조 방법 |
| JP4365850B2 (ja) * | 2006-11-20 | 2009-11-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP5039396B2 (ja) * | 2007-02-19 | 2012-10-03 | ローム株式会社 | 半導体装置の製造方法 |
| JP4358252B2 (ja) | 2007-03-27 | 2009-11-04 | 株式会社東芝 | 不揮発性半導体メモリのメモリセル |
| US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US7737488B2 (en) * | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| US7816727B2 (en) | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| KR20090025629A (ko) * | 2007-09-06 | 2009-03-11 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| JP2009081203A (ja) | 2007-09-25 | 2009-04-16 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US20090152621A1 (en) * | 2007-12-12 | 2009-06-18 | Igor Polishchuk | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| JP5208538B2 (ja) | 2008-02-21 | 2013-06-12 | 株式会社東芝 | 半導体記憶素子 |
| JP5295606B2 (ja) | 2008-03-28 | 2013-09-18 | 株式会社東芝 | Ｎａｎｄ型不揮発性半導体メモリ装置 |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| JP2009272565A (ja) * | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
| JP4675990B2 (ja) | 2008-07-16 | 2011-04-27 | 東京エレクトロン株式会社 | メモリ装置 |
| KR20100027871A (ko) * | 2008-09-03 | 2010-03-11 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| JP5459650B2 (ja) | 2008-09-22 | 2014-04-02 | 株式会社東芝 | 不揮発性半導体記憶装置のメモリセル |
| JP5468227B2 (ja) * | 2008-09-30 | 2014-04-09 | 株式会社東芝 | 半導体記憶素子、半導体記憶素子の製造方法 |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| JP4940264B2 (ja) * | 2009-04-27 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| TWI596769B (zh) * | 2011-01-13 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體儲存裝置 |
| JP2011082581A (ja) * | 2011-01-25 | 2011-04-21 | Tokyo Electron Ltd | メモリ装置 |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| CN102543889A (zh) * | 2012-02-28 | 2012-07-04 | 上海华力微电子有限公司 | 一种提高sonos存储器擦写速度的方法 |
| CN103367408B (zh) * | 2013-07-04 | 2016-03-02 | 西安电子科技大学 | 基于硅衬底高介电常数的栅介质材料及其制备方法 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US20190013387A1 (en) | 2017-07-05 | 2019-01-10 | Micron Technology, Inc. | Memory cell structures |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640345A (en) * | 1993-10-01 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and fabrication process |
| US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
| JP2000049349A (ja) * | 1998-07-15 | 2000-02-18 | Texas Instr Inc <Ti> | 集積回路に電界効果デバイスを製造する方法 |
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| KR100343210B1 (ko) * | 1999-08-11 | 2002-07-10 | 윤종용 | 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법 |
| US6660660B2 (en) * | 2000-10-10 | 2003-12-09 | Asm International, Nv. | Methods for making a dielectric stack in an integrated circuit |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US20020089023A1 (en) * | 2001-01-05 | 2002-07-11 | Motorola, Inc. | Low leakage current metal oxide-nitrides and method of fabricating same |
| JP4104834B2 (ja) * | 2001-04-13 | 2008-06-18 | 株式会社東芝 | Ｍｉｓ型電界効果トランジスタの製造方法 |
| US6891231B2 (en) * | 2001-06-13 | 2005-05-10 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
| US6858906B2 (en) * | 2001-06-28 | 2005-02-22 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
| KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
| US6858899B2 (en) * | 2002-10-15 | 2005-02-22 | Matrix Semiconductor, Inc. | Thin film transistor with metal oxide layer and method of making same |
| US6825538B2 (en) * | 2002-11-20 | 2004-11-30 | Agere Systems Inc. | Semiconductor device using an insulating layer having a seed layer |
| KR100601914B1 (ko) | 2003-12-31 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 반도체 소자 |
| KR100594266B1 (ko) * | 2004-03-17 | 2006-06-30 | 삼성전자주식회사 | 소노스 타입 메모리 소자 |
-
2004
- 2004-06-07 EP EP04253382A patent/EP1487013A3/en not_active Withdrawn
- 2004-06-10 JP JP2004172645A patent/JP2005005715A/ja active Pending
- 2004-06-10 CN CNB2004100766642A patent/CN100483716C/zh active Active
- 2004-06-10 US US10/864,499 patent/US8217445B2/en active Active
-
2007
- 2007-09-05 US US11/896,698 patent/US20070296026A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012136027A1 (zh) * | 2011-04-08 | 2012-10-11 | 北京大学 | 一种sonos快闪存储器及其制备方法和操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040251489A1 (en) | 2004-12-16 |
| JP2005005715A (ja) | 2005-01-06 |
| EP1487013A3 (en) | 2006-07-19 |
| EP1487013A2 (en) | 2004-12-15 |
| US20070296026A1 (en) | 2007-12-27 |
| US8217445B2 (en) | 2012-07-10 |
| CN1574361A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483716C (zh) | Sonos存储装置及其制造方法 | |
| CN100502009C (zh) | 硅氧化物氮化物氧化物半导体型存储器件 | |
| US20050247970A1 (en) | Memory device including a dielectric multilayer structure and method of fabricating the same | |
| CN100552899C (zh) | 制造存储器件的方法 | |
| Kim et al. | Memory characterization of SiGe quantum dot flash memories with HfO/sub 2/and SiO/sub 2/tunneling dielectrics | |
| US9761314B2 (en) | Non-volatile memory devices and methods of operating the same | |
| TWI453899B (zh) | MOS type semiconductor memory device | |
| CN101114677A (zh) | 非易失半导体存储器装置及其制造方法 | |
| US20090189215A1 (en) | Nonvolatile flash memory device and method for producing the same | |
| CN101154688B (zh) | 非易失性半导体存储器 | |
| JP4758709B2 (ja) | 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置 | |
| US20060166435A1 (en) | Synthesis of GE nanocrystal memory cell and using a block layer to control oxidation kinetics | |
| KR101153310B1 (ko) | Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치 | |
| CN100391003C (zh) | 半导体存储器件 | |
| KR100973281B1 (ko) | 소노스 메모리 소자 및 그 제조 방법 | |
| CN1964076A (zh) | 使用纳米点作为俘获位的半导体存储器件及其制造方法 | |
| JP2003521128A (ja) | 半導体上に集積されたメモリセル構造 | |
| KR20070053071A (ko) | 다층의 터널링층을 포함한 비휘발성 메모리 소자 | |
| Pantisano et al. | Valence-band electron-tunneling measurement of the gate work function: Application to the high-κ/polycrystalline-silicon interface | |
| JP2009512211A (ja) | 改良されたデータ保持能力を有する不揮発性メモリデバイス | |
| US20090283822A1 (en) | Non-volatile memory structure and method for preparing the same | |
| Boutchich et al. | Evaluation of layered tunnel barrier charge trapping devices for embedded non-volatile memories | |
| Jayanti | Investigation of High-k Dielectrics and Metal Gate Electrodes for Non-volatile Memory Applications | |
| KR100779566B1 (ko) | 나노 부유 게이트형 비휘발성 반도체 메모리 소자 및 이의제조방법 | |
| Jeon | High-k gate dielectric for 100 nm MOSFET application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |