JP4940264B2 - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP4940264B2 JP4940264B2 JP2009108032A JP2009108032A JP4940264B2 JP 4940264 B2 JP4940264 B2 JP 4940264B2 JP 2009108032 A JP2009108032 A JP 2009108032A JP 2009108032 A JP2009108032 A JP 2009108032A JP 4940264 B2 JP4940264 B2 JP 4940264B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- charge storage
- alumina
- phase
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明の第1実施形態による不揮発性半導体記憶装置を図1および図2に示す。本実施形態の不揮発性半導体記憶装置は、MONOS型(Metal-Oxide-Nitride-Oxide-Semiconductor)構造のメモリセルを有するNAND型のMONOSフラッシュメモリである。本実施形態においては、メモリセルが微細化されても隣接メモリセル間の干渉が大きくならないように、各メモリセルがシリコン酸化膜などの誘電率が低いほうが好ましい絶縁膜で分離された平面型セル構造が用いられる。
次に、第1実施形態の変形を説明する。第1実施形態ではα相すなわちコランダム構造のアルミナを得るために元素を選択し、最適な元素の例としてGaを示した。一方でこれらα相アルミナ中に深いトラップを形成させると、リーク電流が深いトラップによって捕捉され、減少することが期待でき、フラッシュメモリ特性の向上につながると期待される。このような深いトラップを形成するに適し、しかもα相アルミナ構造を得るような元素として、2価の状態が安定となりうるFe、Co、Ni、Beが挙げられる。中でもBeは2価が安定であり、この観点からは好ましい。ただし猛烈な毒性への十分な対策が必要なので産業上高コストである。そういった観点も考慮すると、他の元素の中ではCoの2価が最も安定なので好ましいと考えられる。
次に、本発明の第2実施形態による不揮発性半導体記憶装置を説明する。
例えば、Al2O3膜34の下層である電荷蓄積膜13が結晶性の粒を含んでいる場合、以降のプロセスに加わる熱処理によって不純物がトンネル絶縁膜12まで拡散してしまうことが懸念され、したがってこのような例では図12(a)、12(b)に示すような電荷蓄積膜13中に不純物ピークがあるようなプロファイルや、図10(a)、10(b)に示すように電荷蓄積膜13への不純物染み出しが大きいプロファイルは適さず、むしろ電荷蓄積膜13との界面のごく近傍の不純物濃度を減らすようなプロファイルである図11(a)、11(b)に示すような状態が好ましい。電荷蓄積膜13内の不純物拡散がさほど激しくない場合、図12(a)、12(b)に示すような場合は用いることができないが、図9(a)、(b)、図10(a)、10(b)、図11(a)、11(b)に示すような場合は可能と考えられる。
次に、本発明の第3実施形態による不揮発性半導体記憶装置を説明する。本実施形態の不揮発性半導体記憶装置は、第1実施形態で説明したと同様に、シリコン基板2上にトンネル絶縁膜12、電荷蓄積膜13を形成後、膜厚0.5nmのCr2O3膜35を成膜する。成膜手法は例えばCVD法、PVD法などいずれを用いても良い。その後、Cr2O3膜35上に、230℃以上の温度で膜厚8nmのAl2O3膜36を成膜する(図21参照)。このような成膜手法を用いると、Cr2O3膜35がテンプレートとなり、α相アルミナを低温で成膜することが可能になるといった大きな利点がある。このようなテンプレートとして適する物質は、他にTi2O3膜、Fe2O3膜、Ga2O3膜、Co2O3膜、Ni2O3膜、Mn2O3膜などが挙げられる。以降は、第1実施形態で説明した工程を行い、NAND型のMONOSフラッシュメモリを形成する。
次に、本発明の第4実施形態による不揮発性半導体記憶装置を説明する。本実施形態の不揮発性半導体記憶装置は、以下のようにして形成される。
次に、本発明の第5実施形態による不揮発性半導体記憶装置を説明する。本実施形態の不揮発性半導体記憶装置は以下のように形成される。
3 トレンチ
4a ソース領域
4b ドレイン領域
5 チャネル
6 素子分離絶縁膜
10 ゲート
12 トンネル絶縁膜
13 電荷蓄積膜
14a 遷移アルミナ膜
15a α相アルミナ膜
16 制御ゲート電極膜
17 ワード線(導電膜)
18 溝
22 シリコン酸化膜
24 層間絶縁膜
Claims (10)
- 半導体基板に離間して設けられたソース・ドレイン領域と、
前記ソース領域と前記ドレイン領域の間の前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられ、電荷をトラップする電荷蓄積膜と、
前記電荷蓄積膜上に設けられた制御ゲート電極と、
前記電荷蓄積膜と前記制御ゲート電極との間に設けられ、前記電荷蓄積膜側に設けられた遷移アルミナ層および前記制御ゲート電極側に設けられたα相アルミナ層を有するアルミナ膜と、
を含むメモリセルを備え、
前記遷移アルミナ層は、Pr、La、Ce、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y、Sc、In、Hf、Zr、Ti、Pb、Sn、Si、Ta、Nb、V、W、Mo、Ba、Sr、Ca、Mg、Cd、Zn、Bi、Sb、As、N、Te、Se、S、Os、Ir、Pt、Ru、Rh、Pd、Ag、Cuのいずれか一種類以上の元素を含むことを特徴とする不揮発性半導体記憶装置。 - 前記電荷蓄積膜と前記遷移アルミナ層との間に、Cr、Ti、Fe、Ga、Co、Ni、Mnのいずれか一種類以上の元素を含む酸化物の膜が存在していることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 前記電荷蓄積膜は、不純物元素が添加されていないアルミナ膜であることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 前記電荷蓄積膜と前記遷移アルミナ層との間に、不純物元素が添加されていないアルミナ層が存在することを特徴とする請求項1または2記載の不揮発性半導体記憶装置。
- 前記トンネル絶縁膜は不純物元素が添加されていないアルミナ膜であり、前記電荷蓄積膜は遷移アルミナであることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 前記α相アルミナ層は、Ga、Co、Ni、Fe、Cr、Mn、Beのいずれか一種類以上の元素を含むことを特徴とする請求項1乃至5のいずれかに記載の不揮発性半導体記憶装置。
- 前記α相アルミナ層は、不純物元素が添加されていないアルミナ層であることを特徴とする請求項1乃至5のいずれかに記載の不揮発性半導体記憶装置。
- 前記遷移アルミナ層は、θ相、δ相、γ相のいずれかの遷移アルミナ構造を有していることを特徴とする請求項1乃至7のいずれかに記載の不揮発性半導体記憶装置。
- 半導体基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に電荷をトラップする電荷蓄積膜を形成する工程と、
前記電荷蓄積膜上に、アルミナ膜を形成する工程と、
前記アルミナ膜中の前記電荷蓄積膜側の領域に、63pm以上の八配位イオン半径を持つ第1の不純物元素を添加する工程と、
950℃以上1100℃以下の熱処理を行い、前記アルミナ膜中の前記電荷蓄積膜側に遷移アルミナ層を形成するとともに前記アルミナ膜中の前記電荷蓄積膜と反対側にα相アルミナ層を形成する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記熱処理を行う前に、前記アルミナ膜中の前記電荷蓄積膜と反対側の領域に、53pmを超え63pm未満の八配位イオン半径を持つ第2の不純物元素を添加する工程を備えたことを特徴とする請求項9記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108032A JP4940264B2 (ja) | 2009-04-27 | 2009-04-27 | 不揮発性半導体記憶装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108032A JP4940264B2 (ja) | 2009-04-27 | 2009-04-27 | 不揮発性半導体記憶装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312895A Division JP4365850B2 (ja) | 2006-11-20 | 2006-11-20 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231844A JP2009231844A (ja) | 2009-10-08 |
JP4940264B2 true JP4940264B2 (ja) | 2012-05-30 |
Family
ID=41246829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108032A Expired - Fee Related JP4940264B2 (ja) | 2009-04-27 | 2009-04-27 | 不揮発性半導体記憶装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940264B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6448503B2 (ja) | 2015-09-10 | 2019-01-09 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
LU93390B1 (en) * | 2016-12-21 | 2018-07-24 | Luxembourg Inst Science & Tech List | Method for depositing alumina by atomic layer deposition |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877054A (en) * | 1973-03-01 | 1975-04-08 | Bell Telephone Labor Inc | Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor |
JPS5532276A (en) * | 1978-08-28 | 1980-03-06 | Nec Corp | Semiconductor non-volatile memory unit of 3 layer isolation gate type |
JPS6233753A (ja) * | 1985-08-05 | 1987-02-13 | Tokyo Netsushiyori Kogyo Kk | 雰囲気ガスの制御方法 |
JP2643833B2 (ja) * | 1994-05-30 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 oha막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
EP1487013A3 (en) * | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
JP4492930B2 (ja) * | 2004-02-10 | 2010-06-30 | 日本電信電話株式会社 | 電荷蓄積型メモリ及びその製造方法 |
JP4041076B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | データ記憶システム |
JP4757579B2 (ja) * | 2005-09-15 | 2011-08-24 | 富士通株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
JP4965878B2 (ja) * | 2006-03-24 | 2012-07-04 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP4314259B2 (ja) * | 2006-09-29 | 2009-08-12 | 株式会社東芝 | 不揮発性半導体メモリ |
KR20080031594A (ko) * | 2006-10-04 | 2008-04-10 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
JP4365850B2 (ja) * | 2006-11-20 | 2009-11-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2009
- 2009-04-27 JP JP2009108032A patent/JP4940264B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231844A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4365850B2 (ja) | 不揮発性半導体記憶装置 | |
JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
US9142685B2 (en) | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell | |
JP5032145B2 (ja) | 半導体装置 | |
JP4358252B2 (ja) | 不揮発性半導体メモリのメモリセル | |
KR100995741B1 (ko) | 불휘발성 반도체 메모리 장치 | |
JP5295606B2 (ja) | Nand型不揮発性半導体メモリ装置 | |
TWI235497B (en) | Semiconductor memory device | |
CN107408558B (zh) | 具有高k电荷俘获层的存储器单元 | |
JP2009081203A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US7875925B2 (en) | Nonvolatile semiconductor memory device | |
JP2008091929A (ja) | 電荷トラップ型メモリ素子 | |
CN107408498B (zh) | 形成具有高k电荷俘获层的方法 | |
KR20080047996A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
JP2007059872A (ja) | 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法 | |
JP2005235987A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
TW200847343A (en) | SONOS ONO stack scaling | |
US7943984B2 (en) | Nonvolatile semiconductor memory apparatus | |
JP4357526B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
JP2007250565A (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
JP2010283127A (ja) | 半導体装置およびその製造方法 | |
JP4940264B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008227492A (ja) | 電荷トラップ型メモリ素子 | |
JP2010010349A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008091555A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |