CN101154688B - 非易失性半导体存储器 - Google Patents
非易失性半导体存储器 Download PDFInfo
- Publication number
- CN101154688B CN101154688B CN2007101620181A CN200710162018A CN101154688B CN 101154688 B CN101154688 B CN 101154688B CN 2007101620181 A CN2007101620181 A CN 2007101620181A CN 200710162018 A CN200710162018 A CN 200710162018A CN 101154688 B CN101154688 B CN 101154688B
- Authority
- CN
- China
- Prior art keywords
- nonvolatile semiconductor
- film
- semiconductor memory
- oxide
- monofilm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000009825 accumulation Methods 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 61
- 239000000126 substance Substances 0.000 claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims description 76
- 230000015654 memory Effects 0.000 claims description 62
- 230000008676 import Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 229910002367 SrTiO Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052707 ruthenium Inorganic materials 0.000 claims description 16
- 229910052741 iridium Inorganic materials 0.000 claims description 15
- 229910052762 osmium Inorganic materials 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 14
- 229910052703 rhodium Inorganic materials 0.000 claims description 13
- 229910052735 hafnium Inorganic materials 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052748 manganese Inorganic materials 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910052702 rhenium Inorganic materials 0.000 claims description 10
- 229910052713 technetium Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000006073 displacement reaction Methods 0.000 claims description 6
- -1 silica nitride Chemical class 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000000280 densification Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 description 34
- 239000001301 oxygen Substances 0.000 description 33
- 229910052760 oxygen Inorganic materials 0.000 description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 31
- 230000009471 action Effects 0.000 description 23
- 230000007547 defect Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000012217 deletion Methods 0.000 description 7
- 230000037430 deletion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000007792 addition Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006735 deficit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
以往的MONOS是在SiN中蓄积电荷的结构，但是电荷蓄积量不充分，无法取得大的阈值电压变化幅度，在向HfO2、ZrO2、TiO2中导入La系元素的技术中，难以实现基于掺杂剂的导入的电荷高密度化。一种非易失性半导体存储器，具有将介电常数比氮化硅膜充分高的Ti氧化物、Zr氧化物、Hf氧化物等金属氧化物作为母材材料，为了使其中产生电子出入成为可能的捕获能级，适量添加价数为大2价(VI价)以上的高价数物质的结构的电荷蓄积层。
Description
技术领域
本发明涉及使用对由氧化物构成的高电介质材料导入高价数物质而形成的电荷蓄积绝缘膜的非易失性半导体存储器。
背景技术
一般，作为非易失性半导体存储器之一的闪速存储器是不需要用于存储的电保持动作(保持电源供给)的非易失性存储器，在制品完成后也容易写入程序等，所以常常在电子设备中使用。
要求微细化和低电压动作的下一代以后的NAND闪速存储器中，因为向单元间的IPD(Inter-Poly-dielectrics)嵌入的困难，要求平(flat)单元化。除了基于IPD和FG(浮置栅)的接触面积减少的电荷量的确保目的，还为了实现单元间的干涉抑制和低电压化，IPD、FG和隧道膜的薄膜化技术成为必须。
可是，在FG构造中，为了维持非易失性，有必要使隧道膜加厚到某个一定以上，成为微细化的大障碍。因为在金属栅膜中蓄积电荷的FG构造时，如果在隧道膜中产生局部的缺陷，则通过该缺陷，蓄积电荷的大半消失。解决隧道膜无法变薄的问题的一个方法是改变FG构造，采用具有离散型电荷蓄积层的存储单元构造，MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)成为候补。
以往的包含基于MONOS的电荷蓄积层的存储单元的构造例如在形成有源和漏的硅衬底的沟道区上层叠由绝缘膜(氧化膜)构成的隧道层、由氮化硅膜构成的捕获层、由绝缘膜构成的阻挡层、金属栅电极而构成。
[专利文献1]特开2004-336044号公报
在所述的MONOS中，是在氮化硅(SiN)中存储电荷的结构，但是存在电荷蓄积量不充分，无法取得大的阈值电压变化幅度的大课题。为了增大电荷蓄积量，如果采取增加硅量等方法，就变为金属性的状态，发生与以往的FG构造同样的问题。
在电荷蓄积层中使用氮化硅时，必须对隧道膜部分施加足够的驱动电压，所以低电压动作是困难的。此外，删除数据时，过剩地抽出电子，充分取得阈值变化幅度的技术无法应用到氮化硅的电荷蓄积层。主要原因是在到达没有基于电子的写入的状态以后，进一步抽出电子需要大的能量。并且，在氮化硅膜中，电荷捕获效率差，阈值控制性差。这是因为由于介电常数低，导致电荷捕获截面积小。
此外，也进行代替氮化硅，通过将TiO2等暴露在等离子体损害中，制作电荷蓄积膜的尝试。这时，大量发生氧缺陷，从而使电荷蓄积，但是离子性氧化物中的氧缺陷具有在导带底附近发生状态的一般性质。因此，对离子性氧化物TiO2或HfO2等提供损害，制作电荷蓄积层时，蓄积层进行n型半导体的动作，由于隧道膜的局部的缺陷，发生电荷的消失。即，使用TiO2等的氧缺陷的电荷蓄积层关于电荷保持，在原理上成为脆弱的构造。
作为解决该课题的方法，提出了例如专利文献1。在专利文献1中，描述作为电荷蓄积层，向HfO2、ZrO2、TiO2中导入La类元素的技术。例如，在La的添加中(在其他La类物质中也完全同样)，La是3价物质添加，代替+4价，导入+3价的物质，因为电荷补偿，所以氧亏损而稳定化。在该氧缺陷中，无法收集电子，进行n型的动作，所以无法收集很多电荷，难以实现掺杂剂的导入引起的电荷的高密度化。
发明内容
因此，在本发明中，其目的在于，提供一种提高电荷蓄积量，能特别增大阈值变动幅度，并且将栅和沟道之间的施加电压的大部分施加在隧道膜上，进行高速、低电压中的写入、读出和删除动作的非易失性半导体存储器。
根据本发明的实施方式的非易失性半导体存储器由隔开成为沟道区的间隔设置源区和漏区的半导体衬底、两端落在所述源区上和所述漏区上并且形成在所述沟道区上的栅层叠物构成；所述栅层叠物构成为依次层叠：形成在所述沟道区上的第一绝缘层；向包含钛(Ti)、锆(Zr)和铪(Hf)中的至少一个的氧化物电介质膜中，将比所述Ti、所述Zr或所述Hf更高价数的物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni、W、Mo、Cr、Mn和Fe中的至少一个作为添加物质导入的电荷蓄积层；具有比所述第一绝缘层更高的介电常数的第二绝缘层；存储器栅电极。
此外，非易失性半导体存储器由隔开成为沟道区的间隔设置源区和漏区的半导体衬底、两端落在所述源区上和所述漏区上并且形成在所述沟道区上的栅层叠物构成；所述栅层叠物构成为依次层叠：形成在所述沟道区上的第一绝缘层；向包含钛(Ti)、或锆(Zr)和铪(Hf)中的至少一个的氧化物电介质膜中，将比所述Ti、所述Zr或所述Hf更高价数的物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni中的至少一个作为添加物质，导入成面密度变为1×1012cm-2～2×1014cm-2的范围内的电荷蓄积层；具有比所述第一绝缘层更高的介电常数的第二绝缘层；存储器栅电极。
此外，非易失性半导体存储器由隔开成为沟道区的间隔设置源区和漏区的半导体衬底、两端落在所述源区上和所述漏区上并且形成在所述沟道区上的栅层叠物构成；所述栅层叠物构成为依次层叠：形成在所述沟道区上的第一绝缘层；向包含钛(Ti)、锆(Zr)和铪(Hf)中的至少一个的氧化物电介质膜中，将比所述Ti、所述Zr或所述Hf更高价数的物质W、Mo、Cr、Mn和Fe中的至少一个作为添加物质，导入成面密度变为1×1012cm-2～1×1014cm-2的范围内的电荷蓄积层；具有比所述第一绝缘层更高的介电常数的第二绝缘层；存储器栅电极。
此外，非易失性半导体存储器由隔开成为沟道区的间隔设置源区和漏区的半导体衬底、两端落在所述源区上和所述漏区上并且形成在所述沟道区上的栅层叠物构成；所述栅层叠物构成为依次层叠：形成在所述沟道区上的第一绝缘层；向包含钛(Ti)、锆(Zr)和铪(Hf)中的至少一个的氧化物电介质膜中，将比所述Ti、所述Zr或所述Hf更高价数的物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni、W、Mo、Cr、Mn和Fe中的至少一个作为添加物质，导入成面密度变为5×1012cm-2～0.7×1014cm-2的范围内的电荷蓄积层；具有比所述第一绝缘层更高的介电常数的第二绝缘层；存储器栅电极。
根据本发明，能提供电荷蓄积量飞跃地提高，能非常增大阈值变动幅度的非易失性半导体存储器。
附图说明
图1是表示实施方式1的存储器单元的主要部分的剖面图。
图2是表示具有实施方式1的变形例1的层叠构造的阻挡层的结构的剖面图。
图3是用于说明变形例2的图。
图4是用于说明变形例3的图。
图5是示意地表示实施方式1的存储器单元的层叠膜的能带构造的图。
图6是示意地表示变形例1的阻挡膜是层叠膜的能带构造的图。
图7是示意地表示变形例3的阻挡膜是层叠膜的能带构造的图。
图8是作为实施方式2的非易失性半导体存储器，使用FinFET的MONOS存储器构造的从侧方观察的剖面图。
图9是作为实施方式2的从非易失性半导体存储器，使用FinFET的MONOS存储器构造的从上观察的图。
图10是实施方式2的变形例的非易失性半导体存储器的设置嵌入势垒膜的Fin部的剖面图。
图11是作为实施方式2的变形例，非易失性半导体存储器的设置嵌入势垒膜的Fin部的从上观察的剖面图。
图12是表示作为比较例1，向HfO2膜导入La时的能带构造的图。
图13是表示作为比较例2，向HfO2膜导入Nb时的能带构造的图。
图14是表示作为比较例3，向SrTiO3膜导入氧缺陷时的能带构造的图。
(符号说明)
1-Si衬底；2-漏区D；3-源区S；4-隧道层；5-电荷蓄积层；6-阻挡层；7-栅电极。
具体实施方式
下面，参照附图详细说明本发明实施方式。
本实施方式的非易失性半导体存储器(电荷蓄积型存储器)如后面描述的图1所示，在半导体衬底1上，隔开成为传送数据的电流通路即沟道区的距离，形成源区(S)3和漏区(D)2。在该沟道区上设置有控制存储器动作(写入、读出和删除)的栅层叠物。栅层叠物是在硅(Si)衬底上由第一绝缘层(隧道层)/电荷蓄积层/第二绝缘层(阻挡层)/存储器栅电极(写入、读出和删除控制电极)7构成的层叠膜。源区3和漏区2的距离(沟道长度)是根据存储器的设计规格适宜设定的距离，作为沟道区形成。
该电荷蓄积层是将介电常数比氮化硅膜充分高的物质作为母体材料，为了在其中产生可使电子出入的捕获能级，适量添加高价数物质的结构。以下，说明该电荷蓄积型存储器的概念。
在电荷蓄积型存储器中，向Ti氧化物、Zr氧化物、Hf氧化物等介电常数比氮化硅充分高的金属氧化物添加高价数物质，结果取得如下认识。须指出的是，由Ti氧化物、Zr氧化物、Hf氧化物等具有高介电常数的金属氧化物构成的高电介质膜的制造方法中能使用当前代表性的成膜方法，例如CVD(化学气相淀积)法、ALD(原子层淀积)法、MBE(分子束外延)法、溅射法、蒸镀法、在涂敷后组合激光照射的方法等中的任一个。
在使用这样的制造方法的高电介质膜中，发生氧缺陷。结果，电介质膜成为n型半导体，如果在隧道层具有局部的缺陷，电荷就消失。因此，通过适量(不组成能带的量)导入后面描述的高价数物质，在间隙内部就产生能级，产生捕获电子或者抽出电子的作用。在间隙内部能够产生能级，所以即使在隧道层具有局部缺陷，电荷也不消失。进而，在电荷蓄积层中即使发生氧缺陷，多余的电子也能落入间隙内能级，电荷不消失。
说明母体材料。首先，作为母体材料，使用具有高介电常数的电荷蓄积层。这能降低施加到电荷蓄积层的电压，能将施加电压的大部分作用于隧道层。结果，可进行低电压的存储器动作。这时，通过也提高为了关入电荷而使用的第二绝缘层(阻挡层)的介电常数，可进行更低电压化。
例如，如果使用Ti氧化物，则作为高的介电常数，可以是30～1000。此外，如果使用Zr氧化物或Hf氧化物，则介电常数可以是20～30。Ti氧化物与Zr、Hf氧化物相比，能期待1.5倍到50倍左右的高介电常数。因此，Ti氧化物最适合作为母体材料。此外，介电常数高的物质一般具有图5所示的ΔEc增大的倾向。这点也是将Ti氧化物作为母体材料的优点之一。
下面，说明添加物质。即使在价数为IV的Ti氧化物、Zr氧化物、Hf氧化物等高电介质材料添加低价数的物质，基本上在间隙内部不产生能级。这是因为由于制造步骤中进行的热处理(退火处理等)，出现氧缺陷，膜构造稳定化。在氮的导入中也完全同样。该氧缺陷的状态出现在导带底附近，成为扩展的状态，所以无法以高浓度蓄积电荷。此外，添加价数大一价(V价)的V、Nb或者Ta时，虽有能级的发生，但是出现在导带底附近，所以成为供给电子的构造，进行n型的动作。即使与所述同样使用该状态，也无法以高浓度蓄积电荷。
此外，由计算结果表示在添加价数大2价(VI价)以上的物质时，基于微量添加的间隙内能级的位置向间隙内部移动。在本实施方式中，构成母体氧化物的金属为Ti、Zr、Hf中的至少一个，用高价数物质置换该Ti、Zr、Hf。根据计算，Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni、W、Mo、Cr、Mn和Fe是添加物质时，在带隙中产生能级。
这时，电子充满在产生的能级的一部分中，在一部分中电子是空的。图3表示向SrTiO3中导入Ru时的示意图。如果对变空的能级注入电子，就蓄积负电荷。此外，如果抽出已经存在的电子，则与抽出之前相比，蓄积正电荷。使用该事实，能设计在正负两侧振动的大的阈值变化。当然，根据动作形态，也可考虑注入空穴。
如果是根据后面描述的实施方式的结构，在出现的能级中，电子、空穴都能出入。结果，例如在写入时，注入电子，在删除时注入空穴的方式也是可以的。
添加物质的特征在于，代替母体材料Ti、Zr、Hf导入，因此，在带隙中产生空的状态(能导入电子的状态)。特别地，在SrTiO3、SrZrO3、SrHfO3、Sr(Ti，Zr)O3等钙钛矿构造的物质中，在称作B位的氧八面体的中心位置中导入添加物质是最大的特征。例如，代替SrTiO3的Ti，置换W等这一点是非常重要的。
这时，在SrTiO3间隙中出现能导入电子的局部化状态。对此并不考虑单纯混合已经存在的多个电介质膜的状态，例如单纯混合SrTiO3和WO3的状态。这是因为在SrTiO3和WO3的单纯的混合物中，不出现向SrTiO3中能导入电子的局部化状态。
此外，从稳定性考虑能进一步筛选物质。例如，有Os、Ru、Ir、Rh。
为了在隧道层SiO2中产生氧缺陷，每一半氧分子(1/2 O2)需要5.2eV的能量。为了在阻挡层LaAlO3中产生氧缺陷，认为每一半氧分子(1/2 O2)需要4.7eV的能量。须指出的是，在其他隧道层或阻挡层中，也需要4.7eV的能量。这样，为了从氧化物抽出氧，需要相同程度的能量。
如果添加物质金属(例如Ru等)氧化时的稳定化能量比4.7eV充分小，就从在电荷蓄积层的两侧配置的隧道层或阻挡层抽出氧，能期待不产生氧缺陷。因此，基于氧化的稳定化能量小的金属添加物质可以说是更有效的添加物质。作为相应的添加物质，能列举Os、Ru、Ir、Rh。
关于其他高价数金属的添加物质，作为氧化物而稳定，所以通常不会从两侧的层夺取氧。可是，在电荷蓄积层中产生氧缺陷时，Os、Ru、Ir、Rh以外的物质有可能在两侧的氧化膜中产生氧缺陷。这时，必须采用在电荷蓄积层的成膜时进行适量的氧的供给，从而在电荷蓄积层中不产生多余的氧缺陷的工艺。
下面，说明添加的添加物质的最适量。
首先，说明添加量的下限。说明在电荷蓄积层中，添加物质以面密度σ[C/cm2]分布时的添加量的下限。这时，基于蓄积电荷的阈值变化是Vth[V]
1.8×10-13×σ左右。可是，依赖于各电介质膜的膜厚或介电常数，能具有一位左右的变化。作为Vth变化量有意义的范围是，如果界面的面密度是1×1012cm-2以上，就取得±0.2eV左右的Vth变化，是有效的。此外，如果是5×1012cm-2以上，就能确保充分的变化量(±1.0eV)。
接着，说明添加量的上限。在后面描述的实施方式中，将构成氧化物的元素置换为高价数的添加物质这一点是要旨。即，如果只处理氧化物的混合物，在混合比上就不存在条件。对此，不是氧化物的混合物，例如采用对氧化物TiO2等母体材料中的金属Ti，置换W或Ru等金属添加物质的电荷蓄积材料。如果使用该电荷蓄积材料，在金属添加物质的量上就存在上限。
在本实施方式中，添加的物质不能在电介质的间隙内组成能带。组成能带时，电荷不局部化，变为与FG型的电荷蓄积存储器同等。从经验上来说，组成能带的是，对于单位单元，设晶格常数为a，在2a×2a×2a单位构造内加入添加物质(Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni)。这是因为产生间隙内状态的元素具有的固有的能级与母体材料的元素具有的固有的能级分开，从而与母体材料的相互作用原来就不大。相反，如果在2a×2a×2a单位构造内不加入添加元素，就不能组成能带。
因此，上限变更为面密度，成为2.0×1014cm-2。并且，在氧化物稳定的物质(W、Mo、Cr、Mn、Fe)中，存在通过与氧的相互作用而使电荷扩散的可能性，所以需要在2.5a×2.5a×2.5a单位构造内，添加物质为1个以下的状态。因此，如果用面密度表示上限，成为1.0×1014cm-2。
此外，如果导入电荷，就表现能级上升的倾向，所以接近母体材料的能级。这时，为了不经由母体材料的固有能级达到相互作用，更优选是在3a×3a×3a单位构造内，添加物质为一个以下的状态。因此，本实施方式的上限如果用面密度表示，则更优选的是0.7×1014cm-2。
图1是表示实施方式1的非易失性半导体存储器的单元的主要部分的剖面图。图5是示意地表示在硅(Si)衬底上，由第一绝缘层(隧道层)/电荷蓄积层/第二绝缘层(阻挡层)/存储器栅电极(写入、读出和删除控制电极)7构成的层叠膜的能带构造的图。
如图1所示，在半导体衬底1上，隔开成为传送数据的电流通路即沟道区的距离，形成源区(S)3和漏区(D)2。在该沟道区上设置控制存储器动作(写入、读出和删除)的栅层叠物。源区3和漏区2的距离(沟道长度)是根据存储器的设计规格适宜设定的距离，作为沟道区形成。
依次层叠第一绝缘层即隧道层4、电荷蓄积层即捕获层5、具有高介电常数的第二绝缘层即阻挡层6、存储器栅电极7，形成该栅层叠物。以下，说明各层的细节。
沟道区上的隧道层4的两端形成为分别落(盖)在源区3和漏区2上。该隧道层4由介电常数低的硅氧化膜形成，其膜厚为0.5nm～5nm。在本实施方式中，采用2.4nm的膜厚。隧道层4只要是低介电常数且能维持阻挡即可，不仅是SiO2膜单层的情况，还由硅氧氮化膜、硅氮化膜中的任一个、或者它们的层叠膜构成。例如，也可以是SiO2/Si3N4/SiO2等的多重膜。
在以往的浮置栅(FG)型存储器中，为了进行正常动作，无法使隧道层4的厚度薄到例如7nm左右以下而形成。如本实施方式那样，通过导入离散的电荷蓄积层5，来可实现5nm以下的膜厚，能实现隧道层的薄膜化。
在本实施方式中，通过对电荷蓄积层5使用高电介质材料，可将施加电压的几乎全部施加在隧道层4，所以作为其结果能充分减小存储器动作所必要的电压，实现低电压驱动。并且基于该低电压化的效果也能降低对阻挡氧化膜的施加电压，在删除存储的数据时，防止来自电极一侧的电子注入也有效起作用。即能抑制电极一侧的电子注入。
通过在存储器栅电极7和漏区2分别施加规定的电压，通过了隧道层4的电子被电荷蓄积层5捕获。在本实施方式中，作为电荷蓄积层5，使用具有介电常数300的高介电常数的SrTiO3膜(膜厚6nm)。例如，电荷蓄积层5的成膜方法中，加热硅衬底1，对靶使用SrTiO3靶和SrRuO3靶，在氧/氮/Ar混合气体的气氛中同时溅射，由此导入Ru。在成膜后，在氧气氛中进行退火处理。
在本实施方式中，在成膜时导入的Ru量作为面密度时例如是3.5×1013cm-2，据此，能取得大的蓄积电荷量。这时，Ru在SrTiO3间隙中形成能级，在能级中电子充满66.7％。在剩下的33.3％中，如图3所示，能在一部分或全部中充满电子。此外，也能抽出充满的66.7％的电子的一部分或全部。即，删除数据时，容易过剩地抽出电子，或者也容易注入空穴，能使阈值电压变化到负一侧。根据这样的结构，能确保短时间中的阈值变动幅度大，在存储动作和删除动作中变为有利。
如上所述，在以往的硅氮化膜中，非常难以捕获空穴，或者过剩地抽出电子，所以无法确保充分的阈值变动幅度。而根据本实施方式，能确保基于电子的过剩抽出的大的阈值变动幅度，并且可进行高速删除。
本实施方式的电荷蓄积层5如图5所示，电荷蓄积的能级存在于非常深的位置。因此，电荷的泄漏与硅氮化膜相比，能以不同数量级相差悬殊地抑制。电荷蓄积层5为钛氧化物时，图5所示的ΔEc是3.5eV，非常大，如果是Ru，捕获能级ΔEt也大致是1.7eV，非常大。须指出的是，一般的硅氮化膜中，ΔEc
1.1eV，ΔEt
0.8eV。
须指出的是，ΔEt根据添加物质变化，但是本实施方式所列举的添加物质(Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、Ni、W、Mo、Cr、Mn和Fe)中，能确保0.5eV以上。此外，对母体材料使用Hf氧化物或者Zr氧化物时，ΔEc约为2.0eV，比钛氧化物小。可是，捕获能级比钛氧化物的情况深，能确保ΔEt为1.5eV。在这样的本实施方式中，确定捕获能级的深度(图5的ΔEc+ΔEt)非常深的材料，利用蓄积电荷抽出的阻止能力大的优点。
此外，包含Ti和Zr(Hf也同样)时，如果考虑为按照其比例生成带隙，则以后就完全相同。例如，Sr(Ti，Zr)O3是有力的母体材料，如果将Ti或Zr用Ru置换，就能形成有效的电荷蓄积膜。
这样，通过利用本实施方式的电荷蓄积层5具有的“大的蓄积电荷量的确保”和“蓄积电荷的抽出的阻止能力的高度”，与以往的在电荷蓄积层中使用硅氮化膜的存储器相比，能使隧道层5的厚度更薄，表示能实现隧道层5的进一步的薄膜化。结果，在数据的写入动作、删除动作、读出动作中的任意动作，都能实现高速动作。
本实施方式还能使隧道层5的膜厚薄到数nm以下，在抑制单元之间的相互作用上也具有大的效果。按照今后的集成化和微细化的要求，推进等比例缩小(scaling)，作为突破30nm的世代，或制作这以下的存储器的技术，是非常有效的。
此外，很显然，如果将电荷作为整体反转考虑，就能变形为捕获空穴的形态。可是，在以往的硅氮化膜中，难以捕获空穴，所以采用通过电子注入来进行写入，用电子的抽出进行删除的方法。在本实施方式的电荷蓄积层中，容易变为捕获空穴的形式，所以能用反转的构造考虑。
如上所述，根据本实施方式的非易失性半导体存储器，不仅电荷蓄积量飞跃地提高，能非常增大阈值变动幅度，而且能将栅和沟道之间的施加电压的大部分的比例施加在隧道层，所以高速、低电压的存储器动作成为可能。
下面，说明实施方式1的变形例1。
图2是表示变形例1的存储单元的主要部分的剖面图。图6是示意地表示在硅衬底上，由第一绝缘层(隧道层)/电荷蓄积层/第二绝缘层(阻挡层)/存储器栅电极(写入、读出和删除控制电极)构成的层叠膜的能带构造的图。
该变形例1如图2所示，成为阻挡层的绝缘层6成为第一绝缘层6a和第二绝缘层6b的层叠构造。该第二绝缘层6b控制电子从电荷蓄积层5向存储器栅电极7出入。在保持或存储器的读取时，重要的是关入电子，在删除数据时，重要的是阻止来自电极一侧的电子注入。该电子注入的阻止中，使用介电常数高的物质，不施加电压是最有效的。因此，在本变形例中，使用由高介电常数的LaAlO3、Al2O3、AlN、AlNO、ZrO2、SrZrO3、(Ba，Sr，Ca)ZrO3、La2Zr2O7、HfO2、SrHfO3、(Ba，Sr，Ca)HfO3、La2Hf2O7中的至少一种材料构成的膜、或者层叠多个这些膜的层叠膜。
通过使用功函数大的存储器栅电极7，提高电子势垒也是有效的。即使提高功函数，在阻挡层6a、6b中蓄积正电荷，在阻挡层6a、6b的势垒降低的状态下，与功函数小的情况是相同的。为了防止该现象，在本实施方式中，如图6所示，对阻挡层6b使用Al2O3膜。除了阻挡层6a，在电极7一侧使用导入Al2O3膜、富Al LaAlO3膜、AlN膜或AlNO膜等的阻挡层6b。
根据这样的结构，不仅能够防止阻挡层6a、6b的正固定电荷的发生，而且对电子的势垒提高。即如果使用功函数高的电极，则同时在电极7和阻挡层6a的界面上层叠Al2O3膜(阻挡层6b)是有效的。根据该结构，能有效防止在删除数据时来自电极7一侧的电子导入。在本实施方式中，如图2所示，提出LaAlO3膜(5nm)/Al2O3膜(1nm)/TaN的构造。
这里，说明与富金属层有关的区域设定。
通过包含在化学计量方面偏向富金属一侧的区域或薄膜，能控制阻挡层的电位。说明“多余地导入的金属”在膜厚的方向集中为1nm左右的宽度，以σ[C/cm2]的面密度分布的例子。这时，电位变化是V[V]1.8×10-14×σ左右。描述作为电位变化量V有意义的范围。
对膜厚1nm的厚度，如果具有0.1[V]以上的变化，就认为隧道的概率减少到10％左右，所以作为电位，0.1[V]以上的变化非常重要。作为V，如果能变化1.0[V]以上，则隧道概率与变化前相比，能改善3位数以上，但是空穴一侧的势垒下降，所以可认为1.0[V]是上限。即如果考虑电位变化V，则0.1[V]～1.0[V]有意义，脱离该范围就没有意义。
因此，“多余地导入的金属”的面密度优选为5×1012cm-2以上、5×1013cm-2以下。可是，如果也考虑向膜厚方向的“多余地导入的金属”的分布，就能有下限0.5倍左右、上限2倍左右的变化。因此，如果考虑“多余地导入的金属”的膜厚方向的分布，则“多余地导入的金属”的最佳面密度为2.5×1012cm-2以上、1×1014cm-2以下。
下面说明实施方式1的变形例2。
变形例2是将电荷蓄积层6的母体从SrTiO3变更为TiO2的结构。作为层叠构造，是与图2同等的结构。
该电荷蓄积层的成膜方法与所述的SrTiO3的成膜方法同样，对靶使用TiO2靶和RuO2靶，在氧/氮/Ar混合气体气氛内同时使用溅射制作。在成膜后，在氧气氛中进行退火处理。
成膜的TiO2采用金红石构造。导入的Ru量按面密度为5.0×1013cm-2，据此，取得大的蓄积电荷量。这时，Ru在TiO2间隙中形成能级，在能级中电子充满66.7％。在剩下的33.3％中，能在一部分或全部中充满电子这一点完全同样。
此外，也同样能抽出充满的电子的一部分或全部。即在删除数据时，容易过剩地抽出电子(或者也容易注入空穴)，能使阈值电压变化到负一侧。据此，能确保短时间内的阈值变动幅度大，在写入、读出、删除动作中有利(基于电子的过剩抽出的大阈值变动幅度的确保/高速删除)。由SrTiO3构成的母体、由TiO2构成的母体的差异在于，介电常数在SrTiO3中是300，在TiO2中下降到100。而TiO2膜中，成分只是Ti，所以工艺步骤变得容易，能将成本抑制为很低。
下面，说明实施方式1的变形例3。
该变形例3与变形例2同样，是对阻挡层的一部分导入富金属层的结构。关于结构，是与图2同样的层叠构造。
在该富金属层中导入负电荷，所以电子势垒增大，对电子的阻挡性能非常提高。作为构造，是硅(Si)衬底/SiO2隧道层(2.4nm)/SrTiO3:Ru(6nm)/LaAlO3(5nm)/富AlAl2O3(1nm)/TaN电极这样的构造。
对于实施方式1的构造，能进一步提高数据删除时的电压，所以能更高速删除。能带构造如图7所示，如果从电极一侧观察，就能观察为电子势垒提高。这里，制作对Al2O3多余地导入Al的膜，但是富AlAl2O3膜中的多余的Al量是1×1013cm-2。
变形例3具有通过丰富地取得电荷量、从电荷蓄积层过剩地抽出电子，能使Vth向负一侧也大幅度变化，容易进行多值化的效果。
如上所述，根据本实施方式和变形例1～3，通过使用基于介电常数30～1000的Ti氧化物、20～30的Zr氧化物或Hf氧化物的具有高介电常数的电荷蓄积膜，施加电压的大部分能施加在隧道层，高速、低驱动电压动作成为可能。这时，第二绝缘层(阻挡层)形成为多层膜，介电常数也提高，由此更低电压化成为可能。
此外，用Ti、Zr、Hf的氧化物形成母体材料，通过添加高价数物质，使带隙中产生能级，能取得非常深、稳定并且充分的电荷蓄积。隧道层和阻挡层薄膜化，并且能实现高速动作。
下面，说明本发明的实施方式2。
图8和图9所示的实施方式2的非易失性半导体存储器是应用于Fin构造的电荷蓄积存储器。关于该电荷蓄积存储器，说明使用例如CVD法或ALD法等，形成应用STI技术的FinFET型的电荷蓄积存储器的例子。
该存储器如图8的侧视图所示，以使隧道层12、电荷蓄积层13、阻挡层14和电极15重叠的方式，以帽形状依次覆盖由Si构成的Fin部11的周围，由此构成MONOS型的电荷蓄积存储器。
该存储器如图9的俯视图所示，如果从上面方向观察，Fin部11形成为隧道层12覆盖沟道部分，源和漏部分分别向两侧延伸出来，成为与外部元件接触的构造。通过最优化该Fin部11的沟道部分的厚度，能使阈值更大幅度变化。须指出的是，SOI上的FinFET也能同样形成。通过使用FinFET构造，更高速动作成为可能。
此外，说明实施方式2的变形例。
本变形例如图10所示，以使隧道层22、电荷蓄积层23、阻挡层24和电极25重叠的方式，以帽形状依次覆盖由Si构成的Fin部211的周围，由此构成MONOS型的电荷蓄积存储器。
在该结构中，如图11所示，如果从上面方向观察，就在Fin部21中形成嵌入势垒层26，Fin部21同等地分割为二。如果该势垒层26由与隧道层22相同的物质(SiO2或SiON)形成，在隧道层的形成工艺步骤中就能同时成膜。在图10所示的结构中，可进行2-bit/4F2的存储动作，只通过在Fin部分加入嵌入层，就能提高位密度。
所述的实施方式的非易失性半导体存储器(电荷蓄积型存储器)的电荷蓄积层是，将介电常数比氮化硅膜充分高的物质作为母体材料，为了使其中产生电子能出入的捕获能级，适量添加高价数物质的结构。可是，根据该组合，有时无法取得本发明的效果，以下，作为比较例进行说明。
比较例1
作为电荷蓄积层，考察向HfO2中添加La的情形。这里的考察在添加La系列的其他物质(Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)时也同样。如图12所示，HfO2中的La诱发氧亏损。结果，在导带底附近出现状态，通过与Hf的相互作用，成为扩展到膜全体的状态。结果可知，按面密度，在添加1×1012cm-2的阶段，已经表现n型的动作。
认为这些物质是为了增大氧缺陷而导入的。这时，蓄积的电子由于隧道层的局部缺陷，几乎全部流出，作为存储器特性，是非常脆弱的。这点与浮置栅型存储器同样，不能使隧道层变薄。结果，相邻的单元间的干涉增大，不能使等比例缩小进展。
比较例2
考察作为电荷蓄积层，向HfO2中导入Nb(V、Ta也同样)的情形。如图13所示，Nb不象La那样诱发氧缺陷，Nb自身将电子提供给HfO2等氧化物。结果，进行n型的动作。将Ti氧化物、Zr氧化物、Hf氧化物n型化，与比较例1同样，无法使隧道层变薄。
比较例3
考察作为电荷蓄积层，向SrTiO3中导入氧缺陷的情形。如图14所示，氧缺陷即使是少量，也进行n型的动作。使Ti氧化物、Zr氧化物、Hf氧化物n型化。与比较例1同样，无法使隧道层变薄。须指出的是，在TiO2膜中导入氧缺陷时，也具有同样的能带构造。
以上说明的各实施方式的非易失性存储器(电荷蓄积型存储器)能取得以下的作用效果。
1)使用具有高介电常数的电荷蓄积层，所以能将施加于电荷蓄积层的电压低压化，能将施加的电压的大部分施加在隧道层。结果，能进行基于高速、低驱动电压的写入、读出、删除动作。为了关入电荷而使用的第二绝缘层(阻挡层)的介电常数也提高，从而更低电压化成为可能。此外，使用Ti氧化物时，作为高的介电常数，30～1000也是可能的。在Zr氧化物或Hf氧化物中，介电常数可以是20～30。
2)通过向由Ti、Zr或Hf的氧化物构成的高电介质添加高价数物质，在带隙中产生能级，实现充分的电荷蓄积。
3)带隙中产生的能级非常深、稳定。隧道层、阻挡层与从以往使用的在硅氮化层中蓄积电荷的构造相比，在本实施方式中能实现薄膜化。此外，能降低隧道层的势垒，在薄膜化的同时，高速动作成为可能。
4)电子可从产生的能级出入。因此，能过剩地抽出电子，能确保大的阈值变动幅度。结果，能容易实现多值化。
5)因为不会象基于氧亏损的控制那样，膜成为n型半导体，所以能防止由于隧道层的局部缺陷而导致电荷消失。
6)通过使用介电常数高的母体材料，能增大电荷捕获截面积，所以电荷捕获效率增大，改善阈值控制性。
须指出的是，本实施方式说明了形成在硅衬底上的实施方式的存储单元构造的结构例，但是并不局限于此，也可以在硅衬底以外的衬底，例如玻璃衬底上形成硅层，形成本实施方式的存储单元构造。通过利用该构造，在液晶显示元件等显示元件的控制驱动电路内能作为非易失性半导体存储器形成。除了玻璃衬底，如果是陶瓷衬底等能承受成形时的处理温度的衬底、处理时不产生不需要的气体的衬底，就不特别限定。
可将以上说明的各实施方式的非易失性半导体存储器搭载到固定型和便携式的电子设备(例如，个人电脑、电话机、PDA、电视、导航系统、录音再现设备等)中，存储数据或应用软件或程序并利用。也能蓄积摄像设备(例如数字相机、数字摄影机)的图像数据和声音。此外，也容易实现代替通过因特网或LAN网络等网络进行通信的家电设备或复合型打印机FAX装置等中搭载的存储器或硬盘驱动器(HDD)，代行其功能。这样，与以往的设备的存储器或HDD同样，对数据存储、暂时保存极为有用。此外，在电子零件的电路中，作为系统LSI的内部存储器或高速缓冲存储器，或作为电子电路的一部分，使用非易失性存储器的存储器混载型的系统中搭载。进一步地，也可估计作为按照必要能改写系统(电路的功能等)的可改写系统LSI使用。
须指出的是，在所述的各实施方式中，将MONOS型闪速存储器作为一个例子说明，对将MONOS型闪速存储器集成化的存储器电路、逻辑电路混载在同一芯片上的系统LSI等也能容易应用，处于本发明的范围内。此外，在本发明的思想范畴中，如果是本领域技术人员，就能想到各种变更例、修正例，关于这些变更例、修正例，也属于本发明的范围。
Claims (20)
1.一种非易失性半导体存储器，其特征在于：
所述非易失性半导体存储器由半导体衬底和栅层叠物构成，其中，在该半导体衬底上隔开成为沟道区的间隔设置有源区和漏区，该栅层叠物的两端盖在所述源区上和所述漏区上并且该栅层叠物形成在所述沟道区上；
所述栅层叠物依次层叠：
形成在所述沟道区上的第一绝缘层；
在包含Ti、Zr和Hf中的至少一个的氧化物电介质膜中，导入价数比所述Ti、所述Zr或所述Hf更高的物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个作为添加物质的电荷蓄积层；
具有比所述第一绝缘层更高的介电常数的第二绝缘层；
存储器栅电极。
2.根据权利要求1所述的非易失性半导体存储器，其特征在于：
在所述氧化物电介质膜中导入的所述物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个的面密度处于1×1012cm-2～2×1014cm-2的范围内。
3.根据权利要求1或2所述的非易失性半导体存储器，其特征在于：
将所述物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个与所述氧化物电介质膜中的所述Ti、所述Zr或所述Hf置换。
4.根据权利要求3所述的非易失性半导体存储器，其特征在于：
所述物质中，所述Ru、Os、Ir和Rh中的至少一个与所述氧化物电介质膜中的所述Ti、所述Zr或所述Hf置换。
5.根据权利要求1或2所述的非易失性半导体存储器，其特征在于：
所述第一绝缘层由包括硅氧化膜、硅氧氮化膜、以及硅氮化膜中的至少一个的单层膜、或者其层叠膜构成。
6.根据权利要求1所述的非易失性半导体存储器，其特征在于：
在所述氧化物电介质膜中导入的所述物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个的面密度处于5×1012cm-2～0.7×1014cm-2的范围内。
7.根据权利要求6所述的非易失性半导体存储器，其特征在于：
将所述物质Tc、Re、Ru、Os、Rh、Ir、Pd、Pt、Co、以及Ni中的至少一个与所述氧化物电介质膜中的所述Ti、所述Zr或所述Hf置换。
8.根据权利要求1或2所述的非易失性半导体存储器，其特征在于：
所述氧化物电介质膜是由TiO2、SrTiO3、以及(Ba，Sr，Ca)TiO3中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
9.根据权利要求1或2所述的非易失性半导体存储器，其特征在于：
所述氧化物电介质膜是由ZrO2、SrZrO3、(Ba，Sr，Ca)ZrO3、La2Zr2O7、HfO2、SrHfO3、(Ba，Sr，Ca)HfO3、以及La2Hf2O7中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
10.根据权利要求1或2所述的非易失性半导体存储器，其特征在于：
所述第二绝缘层是由LaAlO3、Al2O3、AlN、AlNO、ZrO2、SrZrO3、(Ba，Sr，Ca)ZrO3、La2Zr2O7、HfO2、SrHfO3、(Ba，Sr，Ca)HfO3、以及La2Hf2O7中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
11.根据权利要求10所述的非易失性半导体存储器，其特征在于：
所述第二绝缘层还包含面密度处于2.5×1012/cm2～1×1014/cm2的范围内，在化学计量方面偏向富金属侧的区域或薄膜。
12.一种非易失性半导体存储器，其特征在于：
所述非易失性半导体存储器由半导体衬底和栅层叠物构成，其中，在该半导体衬底上隔开成为沟道区的间隔设置有源区和漏区，该栅层叠物的两端盖在所述源区上和所述漏区上并且该栅层叠物形成在所述沟道区上；
所述栅层叠物依次层叠：
形成在所述沟道区上的第一绝缘层；
在包含Ti、Zr和Hf中的至少一个的氧化物电介质膜中，导入价数比所述Ti、所述Zr或所述Hf更高的物质W、Mo、Cr、Mn以及Fe中的至少一个作为添加物质的电荷蓄积层；
具有比所述第一绝缘层更高的介电常数的第二绝缘层；
存储器栅电极。
13.根据权利要求12所述的非易失性半导体存储器，其特征在于：
在所述氧化物电介质膜中导入的所述物质W、Mo、Cr、Mn以及Fe中的至少一个的面密度处于1×1012cm-2～1×1014cm-2的范围内。
14.根据权利要求12或13所述的非易失性半导体存储器，其特征在于：
将所述物质W、Mo、Cr、Mn以及Fe中的至少一个与所述氧化物电介质膜中的所述Ti、所述Zr或所述Hf置换。
15.根据权利要求12或13所述的非易失性半导体存储器，其特征在于：
所述第一绝缘层是由硅氧化膜、硅氧氮化膜、以及硅氮化膜中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
16.根据权利要求12所述的非易失性半导体存储器，其特征在于：
在所述氧化物电介质膜中导入的所述物质W、Mo、Cr、Mn以及Fe中的至少一个的面密度处于5×1012cm-2～0.7×1014cm-2的范围内。
17.根据权利要求12或13所述的非易失性半导体存储器，其特征在于：
所述氧化物电介质膜是TiO2、SrTiO3、以及(Ba，Sr、Ca)TiO3中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
18.根据权利要求12或13所述的非易失性半导体存储器，其特征在于：
所述电荷蓄积层将锆氧化物或铪氧化物中的任一个作为母体材料形成，所述锆氧化物或所述铪氧化物是由ZrO2、SrZrO3、(Ba，Sr，Ca)ZrO3、La2Zr2O7、HfO2、SrHfO3、(Ba，Sr，Ca)HfO3、以及La2Hf2O7中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
19.根据权利要求12或13所述的非易失性半导体存储器，其特征在于：
所述第二绝缘层是由LaAlO3、Al2O3、AlN、AlNO、ZrO2、SrZrO3、(Ba，Sr，Ca)ZrO3、La2Zr2O7、HfO2、SrHfO3、(Ba，Sr，Ca)HfO3、以及La2Hf2O7中的至少一个构成的单层膜、或者将它们的单层膜层叠为多级的层叠膜。
20.根据权利要求19所述的非易失性半导体存储器，其特征在于：
所述第二绝缘层还包含面密度处于2.5×1012cm-2～1×1014cm-2的范围内，从化学计量方面偏向富金属侧的区域或薄膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006267983A JP4314259B2 (ja) | 2006-09-29 | 2006-09-29 | 不揮発性半導体メモリ |
| JP2006-267983 | 2006-09-29 | ||
| JP2006267983 | 2006-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154688A CN101154688A (zh) | 2008-04-02 |
| CN101154688B true CN101154688B (zh) | 2010-07-21 |
Family
ID=39256216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101620181A Expired - Fee Related CN101154688B (zh) | 2006-09-29 | 2007-09-29 | 非易失性半导体存储器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8330201B2 (zh) |
| JP (1) | JP4314259B2 (zh) |
| KR (1) | KR100906524B1 (zh) |
| CN (1) | CN101154688B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4372174B2 (ja) * | 2007-03-28 | 2009-11-25 | 株式会社東芝 | 不揮発性半導体メモリ及びその製造方法 |
| KR101003491B1 (ko) * | 2007-10-31 | 2010-12-30 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| JP5208538B2 (ja) * | 2008-02-21 | 2013-06-12 | 株式会社東芝 | 半導体記憶素子 |
| JP5361294B2 (ja) * | 2008-09-04 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2010092929A (ja) * | 2008-10-03 | 2010-04-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP5443789B2 (ja) * | 2009-03-09 | 2014-03-19 | 株式会社東芝 | 半導体装置 |
| WO2010106922A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社 東芝 | 半導体装置及びその製造方法 |
| JP4940264B2 (ja) * | 2009-04-27 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP5235930B2 (ja) | 2010-03-26 | 2013-07-10 | 株式会社東芝 | 半導体記憶装置、及びその製造方法 |
| CN102376555B (zh) * | 2010-08-26 | 2013-09-11 | 上海华虹Nec电子有限公司 | On膜氧化作为隧穿电介质提升sonos可靠性的方法 |
| CN103094283B (zh) * | 2011-10-27 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 8-bit半导体存储单元、制作方法及其存储单元阵列 |
| JP5646569B2 (ja) | 2012-09-26 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| JP6189261B2 (ja) * | 2014-07-07 | 2017-08-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR102005845B1 (ko) * | 2015-03-07 | 2019-08-01 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 및 이의 구동 방법 |
| JP2017168708A (ja) | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
| CN109698213A (zh) * | 2017-10-20 | 2019-04-30 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| JP2019169574A (ja) * | 2018-03-23 | 2019-10-03 | 東芝メモリ株式会社 | 半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790718A (zh) * | 2004-10-08 | 2006-06-21 | 三星电子株式会社 | 具有可选金属栅极材料的非易失性半导体存储器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6139780A (en) * | 1998-05-28 | 2000-10-31 | Sharp Kabushiki Kaisha | Dynamic random access memories with dielectric compositions stable to reduction |
| US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
| US7444183B2 (en) * | 2003-02-03 | 2008-10-28 | Enteromedics, Inc. | Intraluminal electrode apparatus and method |
| KR100885910B1 (ko) | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
| US20050205969A1 (en) | 2004-03-19 | 2005-09-22 | Sharp Laboratories Of America, Inc. | Charge trap non-volatile memory structure for 2 bits per transistor |
| KR100597642B1 (ko) * | 2004-07-30 | 2006-07-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7338907B2 (en) * | 2004-10-04 | 2008-03-04 | Sharp Laboratories Of America, Inc. | Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications |
| US20060131633A1 (en) * | 2004-12-21 | 2006-06-22 | Micron Technology, Inc. | Integrated two device non-volatile memory |
| KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100769547B1 (ko) * | 2005-12-05 | 2007-10-23 | 한국전자통신연구원 | 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 |
| KR20080010623A (ko) | 2006-07-27 | 2008-01-31 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
| JP4374037B2 (ja) * | 2007-03-28 | 2009-12-02 | 株式会社東芝 | 不揮発性半導体メモリ及びその製造方法 |
| JP5354944B2 (ja) * | 2008-03-27 | 2013-11-27 | 株式会社東芝 | 半導体装置および電界効果トランジスタ |
-
2006
- 2006-09-29 JP JP2006267983A patent/JP4314259B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-12 US US11/854,090 patent/US8330201B2/en active Active
- 2007-09-28 KR KR1020070097883A patent/KR100906524B1/ko not_active IP Right Cessation
- 2007-09-29 CN CN2007101620181A patent/CN101154688B/zh not_active Expired - Fee Related
-
2012
- 2012-10-31 US US13/665,209 patent/US8759896B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790718A (zh) * | 2004-10-08 | 2006-06-21 | 三星电子株式会社 | 具有可选金属栅极材料的非易失性半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008091421A (ja) | 2008-04-17 |
| KR20080029886A (ko) | 2008-04-03 |
| US8759896B2 (en) | 2014-06-24 |
| KR100906524B1 (ko) | 2009-07-07 |
| CN101154688A (zh) | 2008-04-02 |
| US20130062686A1 (en) | 2013-03-14 |
| US20080217680A1 (en) | 2008-09-11 |
| JP4314259B2 (ja) | 2009-08-12 |
| US8330201B2 (en) | 2012-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101154688B (zh) | 非易失性半导体存储器 | |
| US7804145B2 (en) | Semiconductor device, capacitor, and field effect transistor | |
| US7763934B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| US7579646B2 (en) | Flash memory with deep quantum well and high-K dielectric | |
| CN101546783B (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| KR100995726B1 (ko) | 불휘발성 반도체 메모리 | |
| US20080023744A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP4372174B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| KR20080031594A (ko) | 전하 트랩형 메모리 소자 | |
| KR100604846B1 (ko) | 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법 | |
| KR20090055202A (ko) | 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| JP2009054951A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| KR20090052682A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| KR100751665B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
| CN111799263A (zh) | 一种三维nand铁电存储器及其制备方法 | |
| TW201838154A (zh) | 非揮發式記憶體裝置與其操作方法 | |
| JPWO2007043491A1 (ja) | 半導体記憶装置およびその製造方法 | |
| JP5367763B2 (ja) | 不揮発性半導体メモリ | |
| JP2009076764A (ja) | 不揮発性半導体メモリおよびその書き込み方法ならびにその消去方法 | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| CN101771053B (zh) | 非易失性存储器件及其制造方法 | |
| KR20090020129A (ko) | 전하 트랩층을 가지는 비휘발성 메모리 소자 및 그 제조방법 | |
| JP4792094B2 (ja) | 不揮発性半導体メモリ | |
| KR101052328B1 (ko) | 전하트랩형 비휘발성 메모리 소자 | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100721 Termination date: 20140929 |
|
| EXPY | Termination of patent right or utility model |