KR100769547B1 - 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 - Google Patents
유전체 박막을 포함하는 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100769547B1 KR100769547B1 KR1020060044063A KR20060044063A KR100769547B1 KR 100769547 B1 KR100769547 B1 KR 100769547B1 KR 1020060044063 A KR1020060044063 A KR 1020060044063A KR 20060044063 A KR20060044063 A KR 20060044063A KR 100769547 B1 KR100769547 B1 KR 100769547B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric
- dielectric layer
- thin film
- memory device
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000003949 trap density measurement Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 17
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910002674 PdO Inorganic materials 0.000 claims description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 5
- 238000001894 space-charge-limited current method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 9
- 230000003446 memory effect Effects 0.000 description 8
- 239000011572 manganese Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910009580 YMnO Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009225 memory damage Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 복수의 유전체층을 갖는 유전체 박막을 포함하는 메모리 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 메모리 소자는 하부 전극; 상기 하부 전극 상에 형성되며, 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막; 및 상기 유전체 박막 상에 형성되는 상부 전극을 포함한다. 이에 따라, 공정이 단순하여 제조가 용이하고, 구조가 단순하여 고집적화 실현이 가능한 메모리 소자를 제공할 수 있다.
메모리, 유전체, 공간전하 제한전류 (space-charge-limited-current, SCLC)
Description
도 1은 본 발명의 일 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개략적인 측 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개략적인 측 단면도이다.
도 3은 본 발명의 또 다른 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개략적인 측 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 메모리 소자의 log I - V 특성을 나타내는 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 메모리 소자에 음 전압이 인가되었을 때, log I - log V 특성을 나타내는 그래프이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 소자에 양 전압이 인가되었을 때, log I - log V 특성을 나타내는 그래프이다.
도 7은 본 발명의 일 실시 예에 따른 메모리 소자에 음 전압과 양 전압이 반복적으로 인가되면서 그 사이에 소자의 전류 특성을 측정한 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
*도면의 주요 부분에 대한 도면 부호 설명*
100, 200, 300: 메모리 소자 110: 기판
120: 하부 전극 125: 상부 전극
130, 230: 유전체 박막 130a, 131, 231: 하부 유전체층
130b, 132, 233: 상부 유전체층 232: 중간 유전체층
본 발명은 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 복수의 유전체층을 갖는 유전체 박막을 포함하는 메모리 소자 및 그 제조방법에 관한 것이다.
일반적으로, 비휘발성 메모리 소자는 휴대전화기, 디지털 카메라, MP3 플레이어 등의 정보 저장 장치로서 다양한 기기에 탑재되어 널리 보급되고 있으며, 최근에는 데이터의 대량 저장에 대한 요구가 점점 더 커지고 있다. 또한, 비휘발성 메모리 소자는 이동 기기용으로 많이 사용되기 때문에, 저 전력으로의 동작이 가능해야 한다.
최근 추세에 따라 현재 주류를 이루는 비휘발성 메모리 소자는 플로팅 게이 트에 축적하는 전하를 제어하여 데이터를 기억하는 플래시 메모리 소자이다. 그러나, 비휘발성 메모리 소자인 플래시 메모리는 플로팅 게이트에 고 전계로 전하를 축적하는 구조이기 때문에, 소자 구조가 상대적으로 복잡해져서 고 집적화를 실현하는 것이 용이하지 않다는 단점을 갖는다.
이러한 문제점을 해결하기 위해, 비휘발성 메모리 소자로 전기적 소거 가능한 상전이 메모리(Ovonic Unified Memory, OUM메모리)가 제안되고 있다. OUM메모리는 메모리 층의 두 가지 상태(즉, 결정상태 - 비결정상태)의 전기전도도 차이를 이용하는 메모리 소자로, 플래시 메모리에 비하여 간단한 구조이기 때문에, 이론적으로는 고집적화의 실현이 가능하다. 그러나, OUM메모리의 경우, 메모리 층이 결정상태 - 비결정상태로 상 변화하기 위해서는 열이 필요한데, 상 변화에 필요한 열을 얻기 위해서는 셀당 1㎃ 정도의 전류가 요구되고, 이에 따라 배선을 두껍게 해야 하기 때문에 고집적화를 이루는 것이 용이하지 않다.
이러한 문제점을 해결하기 위한 방법으로 상 변화 없이도 전기 저항이 변화하는 비휘발성 메모리 소자가 한국 특허 공개번호 제2004-0049290호 및 일본 특허 공개번호 제2004-185756호에 개시되어 있다. 구체적으로, 상기 공개 특허에 개시된 비휘발성 메모리 소자는 망간(Mn)을 함유한 페로브 스카이트 구조의 산화물을 형성하고, 전압펄스 인가에 의하여 전기저항이 변화하는 원리를 이용한 것이다.
그러나, 이들 공개특허에 개시된 물질(예를 들면, PrCaMnO, LaCaMnO, LaCaPbMnO 등)의 망간 산화막은 고온의 공정 온도가 필요하고, 그 구조가 복잡하기 때문에 메모리 소자에 필요한 구조와는 다른 여러 가지 구조가 만들어질 수 있기 때문에, 제조 공정이 용이하지 않다는 문제점을 갖는다.
본 발명은 전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 단순한 제조 공정을 이용하여 비휘발성 메모리 소자를 제조할 수 있는 메모리 소자 제조방법을 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 단순한 제조 공정을 이용함으로써 고집적화가 가능한 메모리 소자를 제공하는 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따른 메모리 소자는, 하부 전극; 상기 하부 전극 상에 형성되며, 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막; 및 상기 유전체 박막 상에 형성되는 상부 전극을 포함한다.
바람직하게, 상기 유전체 박막에는 상기 전하 트랩 밀도에 따라 상이한 공간 전하 제한 전류(space-charge limit current)가 흐른다. 상기 공간 전하 제한 전류는 상기 유전체층에 첨가되는 불순물에 따라 제어된다. 상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, PdO와 이 물질 중 어느 하나에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체; ABO3 타입의 유전체; 및 상기 ABO3 타입 이외의 페로브스카이트 구조를 갖는 물질과 이 물질에 불순물을 첨가하여 제조된 유전체 중 적어도 하나를 이용한다. 상기 전하 트랩 밀도는 1017 ~ 1021/㎤ 범위이다. 상기 유전체 박막은 3㎚ ~ 100㎚ 범위의 두께로 형성된다. 상기 유전체층의 유전율은 3 ~ 1000 범위이다.
본 발명의 다른 일 측면에 따르면, 메모리 소자의 제조방법은 하부 전극을 형성하는 단계; 상기 하부 전극 상에 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막을 형성하는 단계; 및 상기 유전체 박막 상에 상부 전극을 형성하는 단계를 포함한다.
바람직하게, 상기 유전체 박막을 형성하는 단계는 상기 하부 전극 상에 하부 유전체층을 형성하는 단계; 및 상기 하부 유전체층 상에 상기 하부 유전체층과 동일한 유전체 또는 상이한 유전체 중 하나를 이용하여 상부 유전체층을 형성하는 단계를 포함한다. 상기 유전체 박막을 형성하는 단계는, 상기 하부 전극 상에 형성되는 하부 유전체층과 상기 하부 유전체층 상에 형성되는 상부 유전체층 사이에, 상기 하부 유전체층 및 상기 상부 유전체층 중 적어도 하나와 동일한 유전체 또는 상기 하부 유전체층 및 상기 상부 유전체층과 상이한 유전체를 이용하여 중간 유전체층을 형성하는 단계를 포함한다.
상기 중간 유전체층은 상기 하부 유전체층과 상기 상부 유전체층에 포함되어 있는 트랩의 이동을 방지하는 장벽 역할을 수행한다. 상기 하부 유전체층, 상기 중간 유전체층 및 상기 상부 유전체층을 동일한 유전체로 형성하는 경우에는, 상기 각 유전체층의 증착 조건을 서로 다르게 한다. 상기 증착 조건은 증착 온도, 증착 시간, 증착률, 증착 방법 중 적어도 하나이다. 상기 유전체 박막은 3㎚ ~ 100㎚ 범위의 두께를 갖도록 형성한다. 상기 유전체층은 3 ~ 1000 범위의 유전율을 갖는 유전체를 이용하여 형성한다. 상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, PdO와 이 물질 중 어느 하나에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체; ABO3 타입의 유전체; 및 상기 ABO3 타입 이외의 페로브스카이트 구조를 갖는 물질과 이 물질에 불순물을 첨가하여 제조된 유전체 중 적어도 하나를 이용한다.
이하에서는 본 발명의 실시 예를 도시한 도면들을 참조하여 본 발명의 실시 예에 따른 메모리 소자를 구체적으로 설명한다.
도 1은 본 발명의 일 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개력적인 측단면도이다. 도 1을 참조하면, 본 발명에 일 실시 예에 따른 메모리 소자(100)는 기판(110), 기판(110) 상에 형성된 하부 전극(120), 하부 전극(120) 상에 형성된 유전체 박막(130) 및 상부 전극(125)을 포함한다. 도 1에 개시된 유전체 박막(130)은 하부 유전체층(130a)과 상부 유전체층(130b)을 포함한다.
도 1에는 동일한 유전체를 이용한 복수의 유전체층(130a, 130b)을 갖는 유전체 박막(130)이 도시되어 있다. 도 1에 도시된 바와 같이, 동일한 유전체를 이용하는 경우에는, 물질을 구성하는 원자들 중 특정 원자의 결핍이나 과잉으로 생성된 내부 요인적 결정 결함(intrinsic defect) 또는 불순물을 도핑하여 생기는 외부 요인적 결정 결함(extrinsic defect)을 고려하여, 각층 마다 증착조건(증착 온도, 증착 시간, 증착률, 증착 방법 등)을 다르게 함으로서 각각 다른 트랩 전하 밀도를 갖는 유전체층을 형성할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개략적인 측단면도이다. 도 2를 참조하면, 본 발명에 일 실시 예에 따른 메모리 소자(100)는 기판(110), 기판(110) 상에 형성된 하부 전극(120), 하부 전극(120) 상에 형성된 유전체 박막(230) 및 상부 전극(125)을 포함한다. 도 2에 개시된 유전체 박막(230)은 하부 유전체층(231)과 상부 유전체층(232)을 포함한다.
도 2에는 상이한 유전체를 이용한 복수의 유전체층(231, 232)을 갖는 유전체 박막(230)이 도시되어 있다. 상이한 유전체를 이용하는 경우에는, 동일한 증착 조건 및 상이한 증착 조건을 이용하여 증착 가능하며, 동일한 증착 조건을 이용하여 증착하여도 상이한 유전체층으로 형성할 수 있다.
도 1 및 도 2에 도시된 바에 따르면, 본 발명에 따른 메모리 소자(100, 200)는 하부 전극(120) 및 상부 전극(125) 사이에 소정의 유전율을 갖으며 적층된 복수의 유전체층(130a, 130b; 231, 232)으로 이루어진 유전체 박막(130, 230)을 포함하는 박막형 축전기 형태이다. 유전체층(130a, 130b; 231, 232)은 3 ~ 1000 정도의 유전율 범위에서 선택된 유전체를 이용하며, 유전체 박막(130, 230)은 메모리 소자 에 인가되는 전압에 대해 상대적으로 큰 전기장을 형성할 수 있도록 상대적으로 얇은 두께로 형성하는 것이 바람직하다. 본 실시 예에서는 유전체 박막(130, 230)의 두께를 3 ~ 100㎚ 범위에서 선택하여 형성하며, 유전체 박막(130, 230)은 무기물질은 물론이고, 유기물질을 이용하여 형성할 수 있다.
유전체 박막(130, 230)을 구성하는 하부 유전체층(130a, 231)과 상부 유전체층(130b, 232)은 인가 전압의 방향에 따라 서로 다른 전기적 특성을 갖는다. 예를 들면, 하부 유전체층(130a, 231)과 상부 유전체층(130b, 232)은 인가 전압의 방향에 따라 유전체 박막 내부에 존재하는 트랩(trap)에서 전하가 빠져나간 상태에서 트랩-언 필드형 공간 전하 제한 전류(trap-unfilled SCLC)가 흐르는 특성과, 트랩(trap)에 전하가 채워져 있는 상태에서 트랩-필드형 공간 전하 제한 전류(trap-filled SCLC)가 흐르는 특성을 갖도록 제작할 수 있다. 또한, 유전체 박막(130, 230)은 트랩(trap)이 거의 없을 경우, 전자를 포획할 수 있는 트랩(trap)이 많은 경우, 및 정공을 포획할 수 있는 트랩(trap)이 많은 경우로 특성을 나뉘어 제작하거나, 이 특성을 적절하게 조합하여 유전체 박막(130, 230)을 제작할 수 있다.
전술과 같이 형성된 각 유전체층의 단위 체적당 전하 트랩 밀도가 일정 수준 이상인 경우, 전기적 수송특성인 공간 전하 제한 전류에 의해 유전체 박막(130, 230)에 전류가 흐른다. 본 실시 예에서의 단위 체적당 전하 트랩 밀도는 1017 ~ 1021/㎤ 이다.
한편, 상기 공간 전하 제한 전류를 제어하기 위해서는, 유전체층에 불순물을 도핑한다. 상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, PdO와 이 물질에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체를 이용한다. 또한, 유전체층을 형성하기 위해, ABO3 타입(예를 들면, (1족 원소)(5족 원소)O3 또는 (2족 원소)(4족 원소)O3)의 유전체를 이용할 수 있다. 여기서, (1족 원소)(5족 원소)O3의 유전체는 LiNbO3, LiTaO3, NaNbO3, ..,(Li,Na)(Nb,Ta)O3, (Li,Na,K)(Nb,Ta)O3 등을 포함하며, (2족 원소)(4족 원소)O3의 유전체는 CaTiO3, SrTiO3, BaTiO3, PbTiO3, ..., Pb(Zr,Ti)O3,.. (Ca,Sr,Ba,Pb)(Ti,Zr)O3, YMnO3, LaMnO3등을 포함한다. 유전체층은, 전술한 ABO3 타입 이외의 페로브스카이트 구조를 가지는 물질(예를 들면, Bi4Ta3O12,......(Sr,Ba)Nb2O6 등)과 이들 물질에 다른 여타의 불순물을 첨가하여 제조된 유전체를 이용할 수 있다. 상기 유전체층의 유전율은 3 ~ 1000 범위에서 선택되며, ABO3타입의 유전체는 다른 물질들에 비해 상대적으로 유전율이 높은 강유전체로 100 ~ 1000정도의 유전율을 가지며, 그 외의 유전체들은 3 ~ 수백이내의 유전율을 갖는다.
도 3은 본 발명의 또 다른 실시 예에 따른 유전체 박막을 갖는 메모리 소자의 개략적인 측단면도이다. 도 3을 참조하면, 메모리 소자(300)는 기판(110), 기판(110) 상에 형성된 하부 전극(120), 하부 전극(120) 상에 형성된 유전체 박 막(330) 및 유전체 박막(330) 상에 형성된 상부 전극(125)을 포함한다. 도 3에 개시된 유전체 박막(330)은 하부 유전체층(331), 하부 유전체층(331) 상에 형성되는 중간 유전체층(332) 및 중간 유전체층(332) 상에 형성되는 상부 유전체층(333)을 포함한다.
본 실시 예에 따른 메모리 소자(300) 또한, 도 1 및 도 2에 개시된 메모리 소자(100, 200)과 마찬가지로, 하부 전극(120) 및 상부 전극(125) 사이에 소정의 유전율을 갖는 복수의 유전체층(331, 332, 333)으로 이루어진 유전체 박막(330)을 포함하는 박막형 축전기 형태이다. 본 유전체층(331, 332, 333)은 3 ~ 1000의 유전율을 갖는 유전체를 이용하여 형성하며, 유전체층(331, 332, 333)은 도 1 및 2에 개시된 전술한 유전체 물질과 동일한 물질을 이용할 수 있다. 유전체 박막(330)은 메모리 소자(300)에 인가되는 전압에 대하여 상대적으로 큰 전기장을 형성할 수 있도록 상대적으로 얇은 두께를 갖도록 형성하는 것이 바람직하며, 본 실시 예에서의 유전체 박막(330)의 두께는 3 ~ 100㎚ 범위로 형성할 수 있다. 설명의 편의상, 하부 유전체층(331), 상부 유전체층(333)의 전기적 특성 및 도 1 및 도 2와 동일한 구성요소에 대한 설명은 도 1 및 도 2의 설명을 참조한다.
또한, 하부 유전체층(331) 상에 형성되는 중간 유전체층(332)의 기능은 하부 유전체층(331) 및 상부 유전체층(333)에 포함되어 있는 트랩(trap)이 다른 유전체층으로 이동하는 것을 막아주는 장벽 역할을 수행한다. 결과적으로, 중간 유전체층(332)이 트랩 전하 밀도가 다른 유전체층으로 트랩이 이동하는 것을 막아주기 때문에, 메모리 효과를 증대시킨다. 도 3에 개시된 중간 유전체층(332)은 상부 유전 체층(333) 및 하부 유전체층(331)과 각각 다른 유전체 물질을 이용하여 형성하거나, 상부 유전체층(333) 및 하부 유전체(331) 중 어느 한 층과 동일한 유전체를 이용하여 형성할 수 있다. 물론, 동일한 유전체를 이용하는 경우에는, 각층 마다 각기 다른 증착 조건(증착 온도, 증착 시간, 증착률, 증착 방법 등)을 이용하여 증착함으로써, 트랩 전하 밀도가 다른 유전체층을 형성할 수 있다. 전하 트랩 밀도 및 유전체층을 형성하는 물질에 대한 구체적인 설명 역시 도 1 및 도 2의 설명을 참조한다.
전술한 바와 같이, 하부 전극(120), 유전체 박막(130, 230, 330), 및 상부 전극(125)을 포함하여 제조된 메모리 소자(100, 200, 300)는 하부 전극(120)과 상부 전극(125) 간에 인가되는 전압에 따라 전기전도도의 변화가 유발된다. 한편, 유전체층의 전기전도도의 상태는 전압이 인가되지 않은 상태에서도 유지된다. 구체적으로, 유전체층의 전기 전도도가 고전도 상태인 경우는 고전도 상태로 유지되고, 저전도 상태인 경우는 저전도 상태로 유지된다.
이하에서는, 유전체 박막(130, 230, 330)에 대해서 보다 구체적으로 설명한다. 일반적으로 유전체는 금속이나 반도체와 달리 전류가 거의 흐르지 않는다. 그러나, 두께가 아주 얇은 유전체 박막(130, 230, 330)에 전압을 인가하면 강한 전기장이 형성된다. 이때, 유전체 박막(130, 230, 330)에 저 전압이 인가되면 전류가 전압에 비례(I∝ V)하는 오믹(Ohmic)전류가 흐르고, 고 전압이 인가되면 전류가 전압의 제곱에 비례(I∝V2)하는 공간 전하 제한 전류(SCLC)가 흐른다. 불순물에 의한 전하 트랩이 유전체 박막에 존재할 경우, 상기 공간 전하 제한 전류(SCLC)는 식(1)에 따라 결정된다.
그리고, VT(임계전압, 도 5 참조)는 트랩 필드형 제한 전압(trap-filled limit voltage;VTFL)으로, 식(3)에 따른다.
식(3)에 따르면, 공간 전하 제한 전류를 이용하는 메모리 소자는 유전체층의 유전율, 트랩 밀도, 유전체층의 두께 등을 조절함으로서, 메모리 소자에 흐르는 전류와 임계전압을 제어할 수 있다. 전하의 트랩은 전자 혹은 정공 중 한 가지 종류의 전하만을 포획하는데, 이러한 트랩이 박막 내부에서 상부와 하부에 불균일하게 분포될 경우, 외부에서 인가되는 전압의 방향에 따라 박막 내부에 흐르는 전류는 트랩 필드형 공간 전하 제한 전류(trap-filled SCLC)와 트랩-언 필드형 공간 전하 제한 전류(trap-unfilled SCLC)로 나뉠 수 있다. 상기 두 가지 상태에서는 전도도 가 상이한데, 임계전압(VT, V*T)이상에서 서로 다른 상태로 전환될 수 있다. 이러한 현상을 이용하여 저항 변화형 메모리 소자를 제작할 수 있다. 이때 유전체의 종류와 트랩의 특성에 따라 비휘발성 메모리의 성능을 제어할 수 있다.
본 발명에 따라 특성이 다른 여러 유전체 층을 다층 박막으로 제조할 경우, 하기의 식(4)에 의해 각각의 층에 인가되는 실효적 전압(V1, V2,...)을 제어할 수 있으며, 이에 따라, 우수한 특성을 갖는 비휘발성 메모리 소자를 제작할 수 있다.
여기서, Q는 전하량, V는 전압, C는 캐패시턴스, A는 전류, d는 두께 및 ε은 유전율을 나타낸다. 따라서, 각 두께를 변화시키면 전체 소자의 특성을 변화시킬 수 있다.
이상, 두 개 이상의 유전체 박막을 적층하여 메모리 소자를 제조하는 경우, 메모리 소자의 특성이 감소되는 것을 제어할 수 있다. 복수의 유전체 박막을 이용하여 메모리 소자를 형성하는 경우에는, 하부 유전체 박막을 구성하는 상부 유전체층과 상부 유전체 박막을 구성하는 하부 유전체층을 상기 식(4)에 따라, 즉, 각 유전체층의 두께와 유전율에 따라 각층에 인가되는 전계의 세기를 결정할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 메모리 소자의 log I - V 특성을 나타내는 그래프이다. 도 4는 메모리 소자의 전류 - 전압 특성을 나타내는 그래프로, 세로축은 log I(전류)를 나타내고, 가로축은 전압을 나타낸다. 그래프를 참조하면, 음 전압이 인가된 이후에는, 즉, 전압 3V에서 전압 -3V(3V → -3V)로 변하는 경우에는 트랩 필드형 공간 전하 제한 전류(trap-filled SCLC)가 흘러 저항이 작아지는 형태이지만, 양 전압이 인가된 이후에는, 즉, 전압 -3V에서 전압 3V(-3V → 3V)로 변하는 경우에는 트랩-언 필드형 공간 전하 제한 전류(trap-unfilled SCLC)가 흘러 저항이 커지는 상태를 나타낸다.
도 5는 본 발명의 일 실시 예에 따른 메모리 소자에 음 전압이 인가되었을 때, log I - log V 특성을 나타내는 그래프이다. 도 5는 음 전압이 인가되었을 때 log I - log V 특성을 나타내는 그래프로, 가로축은 전압을 나타내며, 세로축은 전류를 나타낸다. 또한, log값으로 그래프를 나타내기 위하여 음의 값은 절대값을 취하여 도시한다. 메모리 소자에 인가하는 전압을 0V에서 -3V(0V → -3V)로 변화시키는 경우와 -3V에서 0V(-3V → 0V)로 변화시키는 경우, 낮은 전압에서는 기울기가 대략 1인 오믹(ohmic) 전류가 흐르는 반면, 높은 전압에서는 낮은 전압에서보다 상대적으로 큰 기울기로 증가하다가 전압이 임계전압(VT)에 이르게 되면, 기울기가 급격하게 증가하면서 트랩 언 필드형 공간 전하 제한 전류(trap-unfilled SCLC)에서 트랩 필드형 공간 전하 제한 전류(trap-filled SCLC) 상태로 변화한다. 그 다 음, 음의 전압과 VT보다 낮은 전압에서는 트랩 필드형 공간 전하 제한 전류(trap-filled SCLC) 때문에 낮은 저항상태가 계속 유지된다.
도 6은 본 발명의 일 실시 예에 따른 메모리 소자에 양 전압이 인가되었을 때, log I - log V 특성을 나타내는 그래프이다. 도 6은 본 메모리 소자에 양 전압이 인가되었을 때, log I - log V 특성을 나타내는 그래프이다. 도 6은 양 전압이 인가되었을 때(0V에서 3V, 3V에서 0V), log I - log V 특성을 나타내는 그래프로, 가로축은 전압을 세로축은 전류를 나타낸다. 메모리 소자에 인가되는 전압이 0V에서 3V로 증가하는 경우, 낮은 전압에서는 기울기가 1인 오믹(ohmic) 전류가 흐르고 높은 전압에서는 트랩 필드형 공간 전하 제한 전류(SCLC) 상태로 변화하다가, 전압이 임계 전압(VT*)에서 더 작은 기울기로 감소하면서 트랩 필드형 SCLC에서 트랩 언 필드형 SCLC 상태로 변화한다. 이후 양 전압과 임계전압(VT*)보다 낮은 음전압에서는 트랩 언 필드형 SCLC 상태로 인하여 큰 저항을 갖는 상태가 유지된다.
도 4 ~ 도 6의 메모리 소자 특성 실험 시에는, 메모리 손상을 방지하기 위해, 상기 메모리 소자의 특성을 측정하는 측정 장비에 1㎃의 인가 전류의 제한을 두어 실험한다. 이에 따라, 측정 장비에 ±3V를 인가하여도 실제로는 인가 전압보다 작은 약 -2.7V ~ 2.9V 정도의 전압만 인가되므로, 메모리 소자 자체의 손상을 방지할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 메모리 소자에 음 전압과 양 전압이 반복적으로 인가되면서 그 사이에 소자의 전류 특성을 측정한 메모리 소자의 스위칭 특성을 나타내는 그래프이다. 비휘발성 메모리 소자의 스위칭 특성을 나타내는 도 7을 참조하면, 가로축은 시간을 나타내고, 세로축의 하부는 전압을 세로축의 상부는 전류를 나타낸다. 메모리 소자에 -3V가 펄스로 인가된 후 -1V에서 측정된 전류값은 약 -0.7㎃이고, +3V가 펄스로 인가된 후 -1V에서 측정된 전류값은 -0.2㎃이다. 결과적으로, 상기 메모리 소자는 인가 전압의 변동에 따라 전류가 변화하는(-0.7㎃에서 -0.2㎃ 사이) 스위칭 특성을 갖는다.
전술한 메모리 특성을 갖는 유전체 박막에 따르면, 즉, 유전체 물질을 다수의 층으로 적층하는 경우, 공간 전하 제한 전류의 (상태)변화에 의해 메모리 효과가 나타날 수 있다는 것을 확인할 수 있다. 예를 들면, TIO2막을 MOCVD법, ALD법, 스퍼터링법, 스핀코팅법 등을 이용하여 10㎚ 정도로 얇게 제조하였을 때, 상기 메모리 효과를 충분히 나타낼 만큼 높은 전기장이 인가되면, 전압펄스에 따라 전기저항이 변화하는 성질을 보이며, 도 1, 도 2, 도 3에 도시된 바와 같은 구조에서는 메모리 효과가 월등히 향상되었다. 또한, Mn이 첨가되지 않은 페로브스카이트 구조의 유전체와 ZrO2, HfO2등 다양한 유전체 물질을 이용하여 형성된 유전체 박막을 갖는 메모리 소자 역시 메모리 효과를 향상시킬 수 있으며, 또한, 메모리 효과가 매우 미약한 경우에도 유전체에 추가되는 물질에 따라 메모리 효과의 증감을 관찰할 수 있다. 예를 들면, 상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, 및 PdO 중 하나와 상기 물질에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체, ABO3 타입의 유전체 및 상기 ABO3 타입 이외의 페로브스카이트 구조를 갖는 물질 및 상기 물질에 불순물을 첨가하여 제조된 유전체 중 적어도 하나를 이용하는 경우에도 메모리 효과의 증감을 확인할 수 있다.
본 발명은 첨부된 도면에 도시된 실시 예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 것을 이해할 수 있을 것이다.
이상, 전술에 따르면, 본 발명은 다수의 유전체층이 적층된 간단한 구조의 유전체 박막을 이용하여 메모리 소자를 제조함으로써, 기존의 메모리 소자 제작에 비해 구조가 단순하여 생산성을 향상시킬 수 있을 뿐만 아니라고 집적화를 달성할 수 있다.
또한, 본 발명은 트랩 조절형 공간 전하 제한 전류(trap-controlled space-charge-limited-current)를 이용한 유전체층이 적층된 메모리 소자를 제조함으로써, 기존 하나의 유전체층을 이용한 메모리 소자에 비하여 on/off 상태의 전류이득이 향상될 수 있다.
Claims (16)
- 하부 전극;상기 하부 전극 상에 형성되며, 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막; 및상기 유전체 박막 상에 형성되는 상부 전극을 포함하는 메모리 소자.
- 제1항에 있어서,상기 유전체 박막에는 상기 전하 트랩 밀도에 따라 상이한 공간 전하 제한 전류(space-charge limit current)가 흐르는 메모리 소자.
- 제2항에 있어서,상기 공간 전하 제한 전류는 상기 유전체층에 첨가되는 불순물에 따라 제어되는 메모리 소자.
- 제1항에 있어서,상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, 및 PdO 및 이 물질에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체; ABO3 타입의 유전체; 및 상기 ABO3 타입 이외의 페로브스카이트 구조를 갖는 물질 및 이 물질에 불순물을 첨가하여 제조된 유전체 중 적어도 하나를 이용하는 메모리 소자.
- 제1항에 있어서,상기 전하 트랩 밀도는 1017 ~ 1021/㎤ 범위인 메모리 소자.
- 제1항에 있어서,상기 유전체 박막은 3㎚ ~ 100㎚ 범위의 두께로 형성되는 메모리 소자.
- 제1항에 있어서,상기 유전체층의 유전율은 3 ~ 1000 범위인 메모리 소자.
- 하부 전극을 형성하는 단계;상기 하부 전극 상에 전하 트랩 밀도가 상이한 복수의 유전체층을 갖는 적어도 하나의 유전체 박막을 형성하는 단계; 및상기 유전체 박막 상에 상부 전극을 형성하는 단계를 포함하는 메모리 소자의 제조 방법.
- 제8항에 있어서,상기 유전체 박막을 형성하는 단계는상기 하부 전극 상에 하부 유전체층을 형성하는 단계; 및상기 하부 유전체층 상에 상기 하부 유전체층과 동일한 유전체 또는 상이한 유전체 중 하나를 이용하여 상부 유전체층을 형성하는 단계를 포함하는 메모리 소자의 제조방법.
- 제8항에 있어서,상기 유전체 박막을 형성하는 단계는,상기 하부 전극 상에 형성되는 하부 유전체층과 상기 하부 유전체층 상에 형성되는 상부 유전체층 사이에, 상기 하부 유전체층 및 상기 상부 유전체층 중 적어도 하나와 동일한 유전체 또는 상기 하부 유전체층 및 상기 상부 유전체층과 상이한 유전체를 이용하여 중간 유전체층을 형성하는 단계를 포함하는 메모리 소자의 제조방법.
- 제10항에 있어서,상기 중간 유전체층은 상기 하부 유전체층과 상기 상부 유전체층에 포함되어 있는 트랩의 이동을 방지하는 장벽 역할을 수행하는 메모리 소자의 제조방법.
- 제9항에 있어서,상기 하부 유전체층 및 상기 상부 유전체층을 동일한 유전체로 형성하는 경우에는, 상기 각 유전체층의 증착 온도, 증착 시간, 증착률, 증착 방법 중 적어도 하나를 서로 다르게 하여 형성하는 메모리 소자의 제조방법.
- 제10항에 있어서,상기 하부 유전체층, 상기 중간 유전체층 및 상기 상부 유전체층을 동일한 유전체로 형성하는 경우에는, 상기 각 유전체층의 증착 온도, 증착 시간, 증착률, 증착 방법 중 적어도 하나를 서로 다르게 하여 형성하는 메모리 소자의 제조방법.
- 제8항에 있어상기 유전체 박막은 3㎚ ~ 100㎚ 범위의 두께를 갖도록 형성하는 메모리 소자의 제조방법.
- 제8항에 있어서,상기 유전체층은 3 ~ 1000 범위의 유전율을 갖는 유전체를 이용하여 형성하는 메모리 소자의 제조방법.
- 제8항에 있어서,상기 유전체층은 TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, NiO, 및 PdO 및 이 물질에 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Hf, Nb, Ta, Pd 및 La족 원소 중 하나 이상을 불순물로 첨가한 유전체; ABO3 타입의 유전체; 및 상기 ABO3 타입 이외의 페로브스카이트 구조를 갖는 물질 및 이 물질에 불순물을 첨가하여 제조된 유전체중 적어도 하나를 이용하는 메모리 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/607,500 US7960774B2 (en) | 2005-12-05 | 2006-12-01 | Memory devices including dielectric thin film and method of manufacturing the same |
| US13/101,556 US20110212612A1 (en) | 2005-12-05 | 2011-05-05 | Memory devices including dielectric thin film and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050117717 | 2005-12-05 | ||
| KR1020050117717 | 2005-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070058939A KR20070058939A (ko) | 2007-06-11 |
| KR100769547B1 true KR100769547B1 (ko) | 2007-10-23 |
Family
ID=38355503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060044063A KR100769547B1 (ko) | 2005-12-05 | 2006-05-17 | 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769547B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021973B1 (ko) | 2008-09-26 | 2011-03-16 | 서울대학교산학협력단 | 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960774B2 (en) | 2005-12-05 | 2011-06-14 | Electronics And Telecommunications Research Institute | Memory devices including dielectric thin film and method of manufacturing the same |
| JP4314259B2 (ja) * | 2006-09-29 | 2009-08-12 | 株式会社東芝 | 不揮発性半導体メモリ |
| KR100913395B1 (ko) * | 2006-12-04 | 2009-08-21 | 한국전자통신연구원 | 메모리 소자 및 그 제조방법 |
| KR100989180B1 (ko) * | 2008-07-21 | 2010-10-20 | 재단법인서울대학교산학협력재단 | 저항변화기록소자 및 그 제조방법 |
| KR20120055363A (ko) | 2010-11-23 | 2012-05-31 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151601A (ja) * | 1992-11-05 | 1994-05-31 | Fuji Xerox Co Ltd | 配向性強誘電体薄膜 |
| US6172385B1 (en) | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
| JP2002203917A (ja) | 2000-10-26 | 2002-07-19 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2003309250A (ja) | 2002-02-12 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体容量素子 |
-
2006
- 2006-05-17 KR KR1020060044063A patent/KR100769547B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151601A (ja) * | 1992-11-05 | 1994-05-31 | Fuji Xerox Co Ltd | 配向性強誘電体薄膜 |
| US6172385B1 (en) | 1998-10-30 | 2001-01-09 | International Business Machines Corporation | Multilayer ferroelectric capacitor structure |
| JP2002203917A (ja) | 2000-10-26 | 2002-07-19 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2003309250A (ja) | 2002-02-12 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体容量素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021973B1 (ko) | 2008-09-26 | 2011-03-16 | 서울대학교산학협력단 | 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070058939A (ko) | 2007-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960774B2 (en) | Memory devices including dielectric thin film and method of manufacturing the same | |
| US9722179B2 (en) | Transition metal oxide resistive switching device with doped buffer region | |
| TWI605575B (zh) | 三維非揮發性記憶體結構及其製造方法 | |
| KR100913395B1 (ko) | 메모리 소자 및 그 제조방법 | |
| US20180240804A1 (en) | Ferroelectric memory device and method of manufacturing the same | |
| KR100769547B1 (ko) | 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 | |
| JP5104763B2 (ja) | 不揮発性記憶装置 | |
| BRPI0719055A2 (pt) | Memória correlacionada de elétrons | |
| US20130320286A1 (en) | Switching elements and devices, memory devices and methods of manufacturing the same | |
| DE60203321T2 (de) | Ferroelektrische oder elektret-speicherschaltung | |
| KR20120046327A (ko) | 혼합된-금속-원자가 화합물에 기초한 멤리스터 | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| KR102591098B1 (ko) | 강유전성 구조체를 이용한 비휘발성 메모리 소자 | |
| JP5440803B2 (ja) | Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法 | |
| US11264448B2 (en) | Dielectric thin film and memcapacitor including the same | |
| KR20140001075A (ko) | 스위칭 요소 및 이를 채용한 메모리 소자 | |
| KR20160142424A (ko) | 크로스바 어레이 구조의 저항변화 메모리에 적용가능한 다층 박막 구조 및 상기 다층 박막 구조를 이용한 저항 변화 메모리 | |
| US7307304B2 (en) | Ferroelectric materials and ferroelectric memory device made therefrom | |
| KR102671671B1 (ko) | 멀티레벨 스위칭 특성을 갖는 멤리스터 및 그 제조 방법 | |
| US11818895B2 (en) | Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer | |
| US20220406884A1 (en) | Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure | |
| KR102107616B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| EP1271658A1 (en) | Ferroelectric film capacitor structure with selective doping | |
| US20230099330A1 (en) | Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same | |
| Park | ALD2017 Session AA-MoA: Memory and MIM I (1: 30-3: 30 pm)/Memory and MIM II (4: 00-5: 30 pm) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |