CN1227966A - 制造半导体器件的装置及制造半导体器件电容器的方法 - Google Patents
制造半导体器件的装置及制造半导体器件电容器的方法 Download PDFInfo
- Publication number
- CN1227966A CN1227966A CN98123103A CN98123103A CN1227966A CN 1227966 A CN1227966 A CN 1227966A CN 98123103 A CN98123103 A CN 98123103A CN 98123103 A CN98123103 A CN 98123103A CN 1227966 A CN1227966 A CN 1227966A
- Authority
- CN
- China
- Prior art keywords
- hsg film
- semiconductor device
- hsg
- film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 69
- 230000008569 process Effects 0.000 claims abstract description 39
- 238000004140 cleaning Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000004626 scanning electron microscopy Methods 0.000 claims description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 241000931526 Acer campestre Species 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005299 abrasion Methods 0.000 abstract 2
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000002000 scavenging effect Effects 0.000 description 3
- 238000006557 surface reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001089 thermophoresis Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
提供一种制造半导体器件的装置及制造半导体器件电容器的方法,防止由于清洗工艺期间HSG膜的磨损造成的半导体器件电容器的下电极上的HSG膜表面积减小。制造电容器的方法包括以下步骤:a)在形成于半导体衬底上的特定结构上形成半导体器件电容器的下电极;b)在下电极的暴露表面上形成HSG膜;c)稳定HSG膜,以防止由于随后的清洗步骤期间HSG膜的磨损造成的HSG膜表面积的减小;d)清洗稳定化了的HSG膜。
Description
本发明涉及一种制造半导体器件的装置及由其制造半导体器件电容器的方法,特别涉及一种制造半导体器件的装置,用于稳定形成于半导体衬底上的半球形晶粒(HSG)膜,以增大电容器的电容,从而防止在HSG膜形成后对其的清洗造成的对HSG膜的磨损,以及由此装置制造半导体器件电容器的方法。
由于半导体存储器件的集成度变得更高,且器件的复杂程度和容量增大,人们正努力尽可能地保持器件小型化,以便于随后应用于小型电子产品,同时满足器件容量增大的要求。因此需要更小的器件和更大的容量,每个存储单元的空间必须相应减小。
一般情况下,每个DRAM(动态随机存取存储器)存储单元由晶体管和电容构成。即使单元尺寸如上述减小,存储器件也必须具有相当小的阈值电容,以便发挥适当的作用。
有几种形成用于尽可能大地增大其电容的电容器,例如通过深入切入到半导体衬底中形成的沟槽电容器,和通过制造复杂的电容器结构即翼形或圆柱形结构以增大表面积而非淀积结构获得相当大电容的堆叠电容器,后一种电容器会导致很高的台阶高度。
半导体电容器包括下电极(存储电极)和上电极(平板电极),两电极间夹有介质材料。
DRAM器件的存储电容一般取决于电容器的下电极(或存储电极),因此,已有人提出了各种增大电容及提高半导体器件集成度的方法,包括形成其下电极的工艺,和以下工艺。例如,1)在腐蚀下电极的多晶硅膜后,淀积例如TiN和Ta2O3等高介电常数的介质材料的方法;2)通过改变腐蚀下电极的多晶硅膜的方法,增大电容器的表面积的方法。
然而,增大电容器的表面积的方法是通过利用下电极自身材料的性质而不是通过改变介质膜或如上所述的下电极结构实现的。这种方法通过形成多晶半球形晶粒(此后称之为HSG)及在下电极的暴露表面上形成粗糙化表面,增大电容器的表面积。一个HSG晶粒为500-1000埃,这样便可以将正常电容器的电容增大两倍之多。
图1展示了制造半导体器件的电容器的方法的常规工艺流程。
如图1所示,在由半导体衬底上的氮化膜或氧化膜构成的特定结构上形成接触孔后,淀积非晶硅膜,并进行腐蚀工艺,从而形成半导体器件电容器下电极的所需图形(S2)。
下电极通过接触孔与晶体管的源区接触,并根据从源区传递的电荷存储信息。形成于半导体衬底上的氧化膜为中间绝缘层。
然后,在步骤S4,在非晶硅(a-Si)和多晶硅的相变温度下,借助硅的迁移,在下电极上形成HSG膜,其中硅形成为半球形形,其表面能最稳定。HSG膜是利用标准的化学汽相淀积,例如低压化学汽相淀积(LPCVD)等形成的。即,在保持处理室内的温度为550℃后,注入具有高表面反应能力的含硅气体,即Si2H6或SiH4,从而在下电极表面上形成晶核,并对其进行热处理,借助晶核的热迁移,形成其表面粗糙的半球形形HSG。此外,在形成HSG后,通过磷扩散,使如上所述形成的HSG转变成多晶硅,于是,HSG的表面积为平整表面时的两或三倍。
图2是展示形成于下电极表面上的HSG表面态的SEM照片。
如图2所示,HSG表面上形成了很好的半球形晶粒。
然后,在步骤S6清洗其上形成有HSG的半导体衬底,从而去掉上述工艺期间形成的自然氧化膜。因为自然氧化膜的介电常数低,所以会极大地减小电容器的电容,并会在随后的介质膜形成工艺期间产生问题。自然氧化膜的去除可以利用标准的1号化学(SC-1)清洗液,通过湿法腐蚀工艺进行。
图3是展示利用SC-1清洗HSG10分钟后HSG的SEM照片。
因为与图2所示的HSG相比,显著去除了半球形形突起,所以图3所示的表面积突然减小。图3所示的HSG的表面积减小了50%。
HSG表面积的减小与清洗时间成正比。然而,如果减少清洗时间,则不能完全去掉HSG表面上的污物即不均匀的自然氧化膜等,会影响此后将淀积的介质层的均匀性,或增大层间的电阻和应力,导致产生漏电。
然后,经过清洗工艺后,由步骤S8在HSG上淀积氧氮化膜(NO膜),从而形成介质膜。
之后,由步骤S10在介质膜上淀积作为上电极的多晶硅,从而形成上电极。
制造电容器的常规方法存在如上所述的严重问题,即,如展示淀积和清洗后通过SEM看到的HSG表面的图3所示,因清洗HSG的表面被大量去掉,所以减小了表面积。
由于HSG的迁移,在形成HSG膜期间,形成了半球形形。非晶硅变成结晶硅,其中该结晶结构为短程有序而非长程有序。结果,由于不稳定的结晶结构,HSG的表面在用如标准1号化学试剂清洗液去除自然氧化膜的清洗工艺期间被损坏。
因此,由于HSG的磨损造成的HSG表面积减小导致了电容器电容的减小,这跟在减小电容器的尺寸的同时希望有大电容的要求背道而驰。
因此,本发明旨在提供一种制造半导体器件的方法,在进行清洗前,通过稳定HSG膜,防止HSG膜的清洗期间形成于半导体衬底上的HSG膜的表面积减小,基本上克服现有技术的局限和缺点造成的一个或多个问题。
本发明的另一目的是提供一种制造半导体器件的装置,用于稳定HSG膜的层特性,以便防止清洗期间HSG膜表面积的减小。
为实现这些和其它优点,根据所具体和概括描述的本发明,制造半导体器件电容器的方法包括以下步骤:a)在形成于半导体衬底上的特定结构上形成半导体器件电容器的下电极;b)在下电极的暴露表面上形成半球形晶粒(HSG)膜;c)稳定HSG膜,以防止由于随后的清洗步骤期间HSG膜的磨损造成的HSG膜表面积的减小;d)清洗稳定化了的HSG膜。
稳定HSG膜的步骤包括对HSG膜的表面进行电子充电。对HSG膜的电子充电利用扫描电子显微镜(SEM)设备,在1000-1500V的加速电压下,和8-12A的灯丝电流下,进行5-20分钟。
稳定HSG膜的步骤可以包括在比形成HSG膜的处理温度更高的温度下对HSG膜进行热处理。或者,稳定HSG膜的步骤可以通过利用激光或微波激射辐照HSG膜进行。
另外,稳定HSG的步骤可以通过向HSG膜中注入特定杂质进行。
根据本发明的另一方案,制造半导体器件的装置包括:在半导体器件电容器的下电极上形成HSG膜的处理室,及装在处理室内,用于在形成了HSG膜后,通过向HSG膜内注入电子对HSG膜充电,以稳定HSG膜的电子充电装置。
该电子充电装置包括:产生电子的电子枪;集结电子枪产生的电子的电子光学装置;及装于电子光学装置下,用于控制电子光学装置集结的电子的方向的偏转线圈。
根据本发明的再一方案,制造半导体器件的装置包括:用于在半导体器件电容器的下电极上形成HSG膜的第一处理室;连接到第一处理室且具有真空状态的装载锁定室;及连到装载锁定室的第二处理室,该室包括通过向HSG膜注入电子对HSG膜充电,以稳定HSG膜的电子充电装置。
根据本发明又一方案,制造半导体器件的装置包括:用于在半导体器件电容器的下电极上形成HSG膜的第一处理室;连接到第一处理室且具有真空状态的装载锁定室;及连到装载锁定室的热处理室,用于在高于形成HSG膜的温度下对HSG膜进行热处理,以稳定HSG膜。
应该理解,上述一般性的描述和以下具体说明都是例示性和说明性的,意欲提供对所要求的发明进行进一步的解释。
各附图中:
图1是制造半导体器件电容器的方法的常规工艺流程;
图2是展示形成于下电极的表面上的HSG膜的表面态的常规SEM照片;
图3是利用标准的1号化学(SC-1)清洗液清洗了HSG膜后利用常规方法淀积于下电极上的HSG膜的常规SEM照片;
图4是展示根据本发明一个实施例包括电子发射装置的处理室的示意图;
图5是根据本发明一个实施例制造半导体器件电容器的方法的工艺流程;
图6-9是展示根据本发明一个实施例制造半导体器件电容器的各步骤的剖面图;
图10是根据本发明一个实施例充电和利用SC-1清洗液清洗了HSG膜后HSG膜情况的SEM照片。
下面结合展示了本发明优选实施例的各附图详细说明本发明。但是,本发明可以以许多不同的方式实现,不构成对这里所述实施例的限制,而且,提供这些实施例的目的是完全彻底公开发明,并向所属领域的技术人员充分传达本发明的范围。其中相同的数字表示相同的部件。
根据本发明,提供一种制造半导体器件电容器的装置及方法,防止由于清洗工艺期间,为了增大电容器的表面积而形成的半球形晶粒(HSG)膜的去除造成的电容器的电容减小。
在电容器的下电极上形成HSG膜的技术最初是H.Watanabe等人在“利用籽晶法在现场磷非晶硅上形成半球形晶粒硅”中公开的,见SSDM’92,第422-424页。因为在结晶硅和非晶硅的转变温度下,借助硅的迁移形成了半球形形区,这种HSG膜增大了电容器的表面积,并且其表面能量稳定。这种HSG膜形成方法还依赖于如Si2H6和SiH4等硅气体族具有反应表面,并且硅层的许多部分形成用作CVD工艺期间所淀积颗粒的籽晶的突起,使得晶片粗糙的事实。这种粗糙表面增大了电极的有效表面积,因而增大了电容器的电容。然而,从非晶硅到结晶硅转变时,结晶结构刚好为短程有序而非长程有序,其半球形形结晶结构的状态不稳定,所以在随后的用例如SC-1清洗液等清洗化学试剂清洗HSG膜时,HSG突起被去掉。
因此,本发明提供一种稳定HSG膜的技术,利用电子充电或热处理,对其结晶结构不稳定的HSG表面施加特定的能量使HSG膜稳定。
图4展示了根据本发明一个实施例制造半导体器件的装置,具体说,这是一幅展示包括电子发射装置用于对HSG膜表面进行电子充电的处理室的示意图。所说的电子发射装置的结构基本上与扫描电子显微镜(SEM)设备一样,或也可以用SEM。
如图4所示,处理室1包括:设置于处理室内上侧的电子枪2,用于产生电子;加速发射的电子的阳极4;用于确定被阳极4加速后打到半导体衬底上的电子的束斑面积大小的电子光学装置6;用于确定打到半导体衬底上的电子的方向的偏转线圈8;及固定半导体衬底的夹盘。
包括电子发射装置的处理室1可以是能够进行形成HSG膜的低压化学汽相淀积(LPCVD)工艺的普通处理室。
然而,不象能进行HSG膜形成的普通处理那样,包括电子发射装置的处理室1可以用作制造半导体的单独设备,或者,包括电子发射装置的处理室1可以设于能够进行HSG膜形成的LPCVD设备的普通处理室和装载锁定室之间。
同时,即使为稳定HSG膜对HSG膜表面进行热处理,用激光(光激辐射)或微波激射(微波受激辐射)进行照射,或向HSG膜表面注入杂质时,也可以按与上述相同的方式安装形成HSG膜的处理室,即,仍然可以用能够进行HSG膜形成的处理室,或采用其它处理室。
现参照图5,详细说明根据本发明一个实施例的制造半导体器件电容器的方法。
在包括形成于半导体衬底上的氧化膜或氮化膜的特定结构上,形成半导体器件电容器的下电极(S12)。即,在半导体衬底上的特定结构上形成接触孔,在包括接触孔的整个半导体表面上淀积非晶硅,并进行普通的光刻和普通的腐蚀工艺,形成下电极图形。
然后,在下电极的暴露表面上形成HSG膜(S14),关于LPCVD工艺,所用设备可以是ANELVASRE-2100型。如上所述,HSG膜的形成依赖于在结晶硅和非晶硅的转变温度下,由硅的迁移形成半球形形区,且其表面能量稳定的事实,通过向处理室供应例如Si2H6和SiH4等具有高表面反应性的硅气体族,在550℃-640℃的温度下形成HSG膜。
然后,稳定HSG膜(S16),意在防止随后的清洗步骤中HSG膜受损。可以采用各种方法稳定如上所述的HSG膜,如进行电子充电,或热处理。另外,也可以用激光或微波激射辐照HSG膜,或者,注入一定量的杂质。
然后,在形成介质膜前清洗HSG膜(S18),以便去掉HSG膜上形成的自然氧化膜,或去掉沾污。因为自然氧化膜的介电常数低,所以会极大地减小电容器的电容。可以利用标准的1号化学清洗液或进行湿法腐蚀工艺去除自然氧化膜。处理时间为约10分钟。
然后,在清洗步骤后,在HSG膜上淀积氧氮化膜,形成介质膜(S20)。
然后,在介质膜上淀积多晶硅,形成上电极(S22),可以利用普通的光腐蚀工艺形成上电极,从而提供所需图形,由此完成半导体器件电容器。
图6-9是展示根据本发明一个实施例制造半导体器件电容器的步骤的剖面图。
图6是展示在半导体衬底上形成下电极26的剖面图,半导体衬底具有其上包括绝缘某导电层图形(未示出)的氮化膜等的特定结构和氧化膜24。
下电极26通过接触孔23与晶体管的源电耦合。下电极26可用于存储信息位,其中存储晶体管允许数据写入电容或从电容读出。形成于半导体衬底上的特定结构和氧化膜24为层间绝缘层。即作为层间绝缘层的氧化膜24形成于在半导体衬底20上形成的特定结构上,然后,形成接触孔23,电连接下电极26和半导体衬底20。接着,利用LPCVD技术,在包括接触孔23的整个半导体衬底上形成用作下电极26的非晶硅,并通过光腐蚀工艺形成下电极26。下电极26的类型和结构可以制成各种各样。
图7是展示在下电极26上形成HSG膜的剖面图。HSG膜的形成依赖于借助硅迁移,在结晶硅和非晶硅的转变温度范围内形成其表面能量稳定的半球形形区的事实,。
图7是展示在下电极26上形成HSG膜28的剖面图。
HSG硅膜增大了电容器的表面积。HSG膜28将电容器的表面积增大了是平整表面的两或三倍。
HSG膜28是由LPCVD技术形成的。即,稳定化步骤的温度保持在如550℃,从550-640℃的温度,压力为1乇。在随后的引晶步骤中,将包括Si2H6和SiH4分子的引晶气体引到暴露的下电极26的表面上,这些分子表现出活泼的表面反应性。接着,进行热处理,形成HSG膜28。于是,HSG膜28表面的特征在于由于硅颗粒的迁移造成的凸凹形半球形形状。此外,在形成HSG膜28期间可以扩散如磷等杂质。然后,稳定形成于半导体衬底上的HSG膜28,以防止HSG膜28在随后清洗半导体衬底的步骤中被磨损。
为了稳定HSG膜28,将半导体衬底移到SEM设备,对HSG膜28进行电子充电。在利用其中具有电子发射装置的处理室时,在形成HSG膜后,用电子辐照HSG膜的表面,由此进行电子充电。
在如图4所示的具有SEM设备的处理室内的处理条件如下。由SEM设备产生的电子的加速电压为1000-1500伏,灯丝电流为8-12A,处理时间为5-20分钟。最好是,电子充电在小于1300V的加速电压和小于10A的电流下进行。
通过利用SC-1清洗液的湿法腐蚀,去掉形成于HSG膜28上的自然氧化膜(未示出)。自然氧化膜对增大电容器的电容起反作用。即,自然氧化膜的介电常数低,所以会减小电容器的电容,并会在淀积介质膜30期间产生问题。
图10是充电和利用SC-1清洗液清洗了HSG膜28后HSG膜28情况的SEM照片。如图10所示,清洗后HSG膜28的情况与清洗前相同。因此,根据本发明,可以防止由于对HSG膜的清洗造成的电容器,表面积减小,从而使电容器的电容增大。不管清洗时间如何,电子充电后的HSG膜的表面态表现出恒定的特征。
图8是展示在HSG28上淀积介质膜30的剖面图,其中利用典型的CVD技术在HSG膜28上形成氮化膜,并通过干法或湿法氧化氮化膜的表面,形成氧氮化(NO)介质膜30。
图9是展示在介质膜上淀积上电极32的剖面图。在NO介质膜30上淀积掺杂的多晶硅层,形成上电极30,从而完成电容器的形成。
因此,根据本发明,在进行HSG膜的清洗前,稳定形成于半导体衬底上的HSG膜,所以可以防止HSG膜在清洗步骤中损伤,于是很好地保持了电容器的所需电容。
对于所属领域的技术人员来说很显然,可以做出各种变形和改变,而不会背离本发明精神实质或范围。所以本发明意在覆盖所本发明所具有的变形和改变,而这些变形和改变都落在所附权利要求书及其等效物的范围内。
Claims (15)
1.制造半导体器件电容器的方法,包括以下步骤:
a)在形成于半导体衬底上的特定结构上形成半导体器件电容器的下电极;
b)在下电极的暴露表面上形成半球形晶粒(HSG)膜;
c)稳定所述HSG膜,以防止由于随后的清洗步骤期间HSG膜的磨损造成的HSG膜表面积的减小;
d)清洗稳定化了的HSG膜。
2.如权利要求1所述的制造半导体器件电容器的方法,其中稳定HSG膜的步骤包括对HSG膜表面进行电子充电。
3.如权利要求2所述的制造半导体器件电容器的方法,其中HSG膜的电子充电利用扫描电子显微镜(SEM)设备进行。
4.如权利要求3所述的制造半导体器件电容器的方法,其中进行电子充电的SEM设备的处理条件是加速电压为1000-1500V,灯丝电流为8-12A。
5.如权利要求4所述的制造半导体器件电容器的方法,其中电子充电的处理时间为5-20分钟。
6.如权利要求1所述的制造半导体器件电容器的方法,其中稳定HSG膜的步骤包括在比形成HSG膜的处理温度更高的温度对HSG膜进行热处理。
7.如权利要求1所述的制造半导体器件电容器的方法,其中通过用激光(光激辐射)辐照HSG膜进行稳定HSG膜的步骤。
8.如权利要求1所述的制造半导体器件电容器的方法,其中通过利用微波激射(微波激发辐射)辐照HSG膜进行稳定HSG膜的步骤。
9.如权利要求1所述的制造半导体器件电容器的方法,其中通过向HSG膜中注入特定杂质进行稳定HSG膜的步骤。
10.如权利要求1所述的制造半导体器件电容器的方法,其中利用低压化学汽相淀积(LPCVD)技术进行形成HSG膜的步骤。
11.如权利要求1所述的制造半导体器件电容器的方法,其中利用标准的1号化学(SC-1)清洗液对已稳定化的HSG膜进行清洗的步骤。
12.一种制造半导体器件的装置,包括:在半导体器件电容器的下电极上形成HSG膜的处理室,其特征在于安装在所述处理室中的电子充电装置,用于在形成了HSG膜后,通过HSG膜内注入电子对HSG膜充电,以稳定HSG膜。
13.如权利要求12所述的制造半导体器件的装置,其特征在于所述电子充电装置包括:产生电子的电子枪;集结电子枪产生的电子的电子光学装置;及装于电子光学装置下用于控制电子光学装置集结的电子的方向的偏转线圈。
14.一种制造半导体器件的装置,包括:
在半导体器件电容器的下电极上形成HSG膜的第一处理室;
连接到第一处理室且具有真空状态的装载锁定室;及
连到装载锁定室的第二处理室,其包括通过向HSG膜注入电子对HSG膜充电,以稳定HSG膜的电子充电装置。
15.一种制造半导体器件的装置,包括:
在半导体器件电容器的下电极上形成HSG膜的第一处理室;
连接到第一处理室且具有真空状态的装载锁定室;及
连到装载锁定室的热处理室,用于在比形成HSG膜的温度更高的温度下对HSG膜处理热处理,以稳定HSG膜。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR6810/98 | 1998-03-02 | ||
KR19980006810 | 1998-03-02 | ||
KR1019980037196A KR100308620B1 (ko) | 1998-03-02 | 1998-09-09 | 반도체소자의제조장비및이를이용한반도체소자의커패시터제조방법 |
KR37196/98 | 1998-09-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1227966A true CN1227966A (zh) | 1999-09-08 |
CN1246882C CN1246882C (zh) | 2006-03-22 |
Family
ID=26633484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981231039A Expired - Fee Related CN1246882C (zh) | 1998-03-02 | 1998-12-01 | 制造半导体器件的装置及制造半导体器件电容器的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6214689B1 (zh) |
JP (1) | JPH11284149A (zh) |
CN (1) | CN1246882C (zh) |
TW (1) | TW385544B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361081B1 (ko) * | 1999-10-29 | 2002-11-18 | 삼성전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
JP4876306B2 (ja) * | 2000-10-19 | 2012-02-15 | ソニー株式会社 | 半導体装置の製造方法 |
US6459482B1 (en) * | 2000-10-24 | 2002-10-01 | Advanced Micro Devices, Inc. | Grainless material for calibration sample |
KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US7670963B2 (en) * | 2007-05-25 | 2010-03-02 | Cypress Semiconductor Corportion | Single-wafer process for fabricating a nonvolatile charge trap memory device |
US8283261B2 (en) | 2007-05-25 | 2012-10-09 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
US8222688B1 (en) | 2009-04-24 | 2012-07-17 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
US8710578B2 (en) | 2009-04-24 | 2014-04-29 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2824308A1 (de) * | 1978-06-02 | 1979-12-13 | Siemens Ag | Verfahren zum einpraegen einer spannung mit einem elektronenstrahl |
JPH03260073A (ja) * | 1990-03-12 | 1991-11-20 | Fuji Electric Co Ltd | 薄膜形成方法 |
JP2997791B2 (ja) * | 1991-03-15 | 2000-01-11 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JP3192673B2 (ja) * | 1991-03-18 | 2001-07-30 | 宮崎沖電気株式会社 | 半導体素子の製造方法 |
JP3034327B2 (ja) * | 1991-03-25 | 2000-04-17 | 宮崎沖電気株式会社 | キャパシタ電極の形成方法 |
JP2761685B2 (ja) * | 1991-10-17 | 1998-06-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5370766A (en) * | 1993-08-16 | 1994-12-06 | California Micro Devices | Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices |
JPH07115139A (ja) * | 1993-10-18 | 1995-05-02 | Miyazaki Oki Electric Co Ltd | 半導体素子およびその製造方法 |
JP3309887B2 (ja) * | 1994-08-17 | 2002-07-29 | 住友電気工業株式会社 | 半導体装置 |
JPH08180824A (ja) * | 1994-12-22 | 1996-07-12 | Hitachi Ltd | 電子線源、その製造方法、電子線源装置及びそれを用いた電子線装置 |
JPH09129848A (ja) * | 1995-11-06 | 1997-05-16 | Mitsubishi Electric Corp | キャパシタを有する半導体装置の製造方法 |
TW315510B (zh) * | 1995-12-26 | 1997-09-11 | Samsung Electronics Co Ltd | |
JPH09289292A (ja) * | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US6017630A (en) * | 1996-05-22 | 2000-01-25 | Research Development Corporation | Ultrafine particle and production method thereof, production method of ultrafine particle bonded body, and fullerene and production method thereof |
-
1998
- 1998-10-06 TW TW087116573A patent/TW385544B/zh not_active IP Right Cessation
- 1998-11-20 JP JP10330378A patent/JPH11284149A/ja not_active Withdrawn
- 1998-12-01 CN CNB981231039A patent/CN1246882C/zh not_active Expired - Fee Related
-
1999
- 1999-03-01 US US09/258,792 patent/US6214689B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11284149A (ja) | 1999-10-15 |
CN1246882C (zh) | 2006-03-22 |
US6214689B1 (en) | 2001-04-10 |
TW385544B (en) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1246882C (zh) | 制造半导体器件的装置及制造半导体器件电容器的方法 | |
CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
CN1130761C (zh) | 形成集成电路电容器的方法及由此形成的电容器 | |
US5770500A (en) | Process for improving roughness of conductive layer | |
CN1181529C (zh) | 半导体装置的电容器的制造方法 | |
CN1113395C (zh) | 制造半导体器件的清洗组合物和用其制备该器件的方法 | |
US6376305B1 (en) | Method of forming DRAM circuitry, DRAM circuitry, method of forming a field emission device, and field emission device | |
KR100379331B1 (ko) | 커패시터 하부 전극 및 그 제조 방법 | |
JPH06232344A (ja) | 半導体装置のキャパシタ | |
CN1324650C (zh) | 制造半导体器件中的电容器的方法 | |
CN1127136C (zh) | 制造随机存取存储单元阵列的方法 | |
US6194266B1 (en) | Method for forming a capacitor having selective hemispherical grained polysilicon | |
KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
KR19990088422A (ko) | 반도체장치및그제조방법 | |
KR100308620B1 (ko) | 반도체소자의제조장비및이를이용한반도체소자의커패시터제조방법 | |
US6162732A (en) | Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM | |
TW508804B (en) | Integrated circuit capacitors having improved electrode and dielectric layer characteristics | |
US6207526B1 (en) | Method of fabricating an extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
CN1716534A (zh) | 形成半导体器件的电容器的方法 | |
US6528436B1 (en) | Method of forming silicon nitride layer directly on HSG polysilicon | |
KR100363698B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
CN1176489C (zh) | 一种于具自动对准接触窗机构的基材上形成电容器的方法 | |
CN1237600C (zh) | 形成埋层电极板的方法 | |
KR20010105797A (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
KR20030032653A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060322 Termination date: 20101201 |