CN1115730C - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN1115730C
CN1115730C CN99100804A CN99100804A CN1115730C CN 1115730 C CN1115730 C CN 1115730C CN 99100804 A CN99100804 A CN 99100804A CN 99100804 A CN99100804 A CN 99100804A CN 1115730 C CN1115730 C CN 1115730C
Authority
CN
China
Prior art keywords
hsg
silicon
mentioned
silicon fiml
fiml
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99100804A
Other languages
English (en)
Other versions
CN1234611A (zh
Inventor
广田俊幸
本间一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1234611A publication Critical patent/CN1234611A/zh
Application granted granted Critical
Publication of CN1115730C publication Critical patent/CN1115730C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半球形晶粒状HSG下电极及其制备方法，提供一种电容器，其中包括：多晶硅下电极、介电膜、上电极，制备该电容器至少包括以下步骤：在下电极上形成一层半球形晶粒HSG硅，其中每个HSG在与下电极相接触的一面都具有一个直径较小的颈部；沉积一层硅膜，通过充填上述硅层的颈部外围与HSG之间的间隙来覆盖住上述HSG，同时保留所形成的HSG的不平整形状；形成介电膜；形成上电极。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，特别是涉及一种在存储器件如DRAM、SRAM等的电容器部件中使用的半球形晶粒(HSG)下电极结构，以及具有下电极结构的电容器及其制备方法。
背景技术
最近几年，半球形晶粒(HSG)硅被用作DRAM中的电容器的下电极。使用HSG硅具有以下优点：有利于通过较少的工时扩展电极表面积。然而，由于制备HSG硅时没有引入杂质，因此有必要在HSG硅制成之后引入杂质以使其能够作为电极使用。
在早期发展过程中，人们曾尝试用离子注入方法引入杂质，但是不久就发现，所预期的表面积的增加却未能实现。其原因在于，伴随离子注入的溅射结果，半球形晶粒的形状遭到破坏。
后来，建立了用非晶硅掺杂来制取HSG晶粒(HSG)的一套方法，另外还使用热扩散法通过HSG埋层而将杂质引入HSG主体的方法。
在文章“用籽晶法原位P-掺杂非晶硅制取半球形晶粒硅结构”(固态器件与材料，1992，P422)中声称：在P-掺杂的非晶硅上可以形成尺寸和密度均可控的晶粒，随后通过热扩散使磷进一步向晶粒中扩散从而使得晶粒起到电极的作用。
然而，扩散层的区域必须很精细，而伴随器件的微米化却要求缩短扩散时间，因此，适宜的杂质热扩散就变得非常困难。杂质向HSG主体中的不充分引入，会造成这样的问题：由于电极的损耗，电容器的电容并不象预期的一样增加。尤其是，当试图通过形成半球形晶粒而扩大表面积时，与埋层相接触的一面的球粒直径却减小了，从而引起所谓的“颈缩”效应。因此，杂质要通过这样的窄“颈”扩散就变得非常困难。
另外，在具有这种窄“颈”的HSG中，HSG很有可能在类似清洗的过程中破碎而引起电极短路，从而导致产量下降。
过去，为了防止HSG的损耗和破碎，将HSG制成无限制部分的半球形，即采取牺牲有效面积的方式。
发明内容
本发明目的在于提供一种制取电容器的方法，使用该方法，既能够避免HSG的损耗和破碎，又无需象传统方法一样牺牲有效面积。
本发明的另一个目的在于提供一种利用上述方法制取HSG下电极结构和电容器。
本发明为解决上述问题，所制取的电容器包括以下几部分：多晶硅下电极、介电膜、上电极。该电容器的制取至少包括以下几个步骤：在硅层上形成HSG硅主体，该主体在与硅层相接触一边具有小直径的“颈”；在HSG硅体上沉积一层硅膜并保持住HSG的粗糙面，硅膜覆盖住在颈部周围的硅层和HSG之间空隙；形成一层介电膜；形成上电极。
更进一步说，本发明涉及一种具有HSG下电极的电容器，该电容器包括一个硅层和在硅层上形成的球形硅晶粒，其中，硅晶粒在与硅层的接触面上具有一个小直径(第一直径)的颈；一层硅膜，通过充填住围绕颈部的硅层和硅晶粒之间的空隙并同时保留硅晶粒粗糙外形来覆盖住硅晶粒；一个下电极，其中覆盖有硅膜的颈的直径(第二直径)比覆盖有硅膜的硅晶粒的最大直径要小；在下电极上形成的介电膜；以及在介电膜上形成的导电膜。
附图说明
参考图例，通过对本发明的详细描述，将更突出本发明的上述和其它的目的、特征和优势。
图1为本发明实施例中的HSG部分的放大剖视图；
图2为本发明另一实施例中的HSG部分的放大剖视图；
图3是根据本发明对电容器的形成过程的解释示意图，图中显示了形成HSG之前的下电极部分的剖视示意图；
图4是图3所示的下电极在形成HSG之后的剖视示意图；
图5是在带有如图4所示HSG的电容器上所形成的介电膜的剖视示意图；
图6是在图5的结构上所形成的上电极的剖视示意图；
图7是在图6的结构上所形成的绝缘膜层的剖视示意图；
图8为不同实施例中的电容器的C-V特征曲线图；
图9为无缺陷因子和电容的比和带有硅膜的颈部直径和HSG最大直径的比值之间的关系示意图。
具体实施方式
本发明至少包括以下步骤：在下电极上形成具有上述形状的HSG硅，沉积一层未掺杂或掺杂的硅膜以覆盖HSG并同时反映出其粗糙面，形成介电膜，形成上电极。
换而言之，由于在随后的热扩散过程中，HSG的“颈部”是杂质从下电极向HSG主体内扩散的通道，通过在HSG上沉积一层硅膜，使得HSG的“颈部”被加粗，从而有利于杂质向HSG的主体内扩散。
本发明中，在HSG上沉积一层硅膜必然会造成相对于未沉积硅膜的HSG的表面积的减少。鉴于此，在不影响本发明的情况下，有可能通过采取将硅膜均匀刻蚀留下部分硅膜的方法来达到部分补偿由于沉积硅膜所带来的表面积的减少。
另外，在本发明中，通过在HSG表面上沉积掺杂的硅膜，就有可能增加作为杂质扩散通道的HSG“颈部”的直径，而且使得掺杂的硅膜本身也可向HSG提供杂质源。
在本发明中，最好是在有选择性地在下电极上形成HSG硅之后，在同一反应炉中沉积覆盖HSG的掺杂或未掺杂的硅膜，而不使HSG暴露于空气中以避免HSG的氧化。
一种形成HSG硅的方法在本发明人的公开专利No.Hei 8-306646中已做了详细描述。根据该专利，首先，在下电极上，使用LP-CVD方法以所需的形状来沉积含有细晶硅的未掺杂非晶硅，在此方法中，电极用气化过的硅在减压下如在550度-570度时的1mTorr下进行照射，该气体中包含一些如硅烷(SiH4)和乙硅烷(Si2H6)的气态化合物，如有必要，该气体也可用惰性气体进行稀释。当所需厚度的非晶硅膜形成后，即可停止硅烷或乙硅烷的照射，开始在高真空或在惰性气氛下对样品退火以使HSG长大。样品退火时，作为晶核的微晶硅中的硅原子发生迁移从而使得HSG得以生长。
另外，除用LP-CVD方法以外，也可用分子束外延技术(MBE)形成未掺杂的非晶膜。
选取退火条件，可调整退火温度和时间以得到所需尺寸的HSG，例如，可在550度-600度的温度范围内保持2-60min。退火时间与退火温度、非晶硅中的杂质含量、目标HSG的尺寸有关。
本发明中，下电极是由掺杂的非晶硅形成的。只要能够得到所需要的电极特征，对于掺杂量没有特殊的限制，但最好在1.0E20-5.0E20atom/cc之间。掺杂可以通过以下两种方式进行：将原材料混合，即可在形成非晶硅膜的同时引入所需的杂质；或者在形成未掺杂的非晶膜之后进行离子注入。
本发明中，只要能使硅导电，杂质可以选取任意元素，但对于n-型杂质，最好选取P，As，Sb，Bi，尤其是P为最佳选择。
本发明中，HSG硅的形状可以是球形、半球形，也可以是蘑菇形。在这些形状中，都具有所谓的“颈”结构，即与埋层下电极表面相接触部分的直径小于在垂直于生长方向的平面内的最大直径，从而形成扩散限制部分。在不同的生长条件下，由于相邻晶粒间的相互作用，HSG有可能形成不同于球形的外形，但即使在这种情形下，其截面仍然具有这种形状：即单个晶粒在与下电极相接触的部分仍然保留窄颈状外形。
HSG的最大直径以300-900较佳，500-700则更佳。
图9显示了为无缺陷因子和电容比(假设在-1V电压下无HSG处理时为1)与颈部直径和HSG最大直径的比值之间的关系。颈部直径和HSG最大直径的比值是通过50个HSG样品的SEM图片统计得到的，而这些样品又是通过对HSG处理之后改变P掺杂硅膜的生长厚度来得到的，在统计中，先测量比值，再取平均值。在起始阶段(指P掺杂硅膜形成之前)，晶粒尺寸和HSG颈部直径比分别定为约600和约0.2(颈部直径约120)。
当颈部直径比小于0.3时，由于出现损耗，使得电容量增加较小，当比值在0.4附近时，电容量达到最大值；此后随比值增加直到0.9，电容量也在逐渐减小；当大于0.9时，由于晶粒间的联接以及凹坑的充填，导致电容量迅速降低。无缺陷因子显示，大于95％的颈部直径比值均落在0.4-0.95之间。当该比值小于0.4时，由于HSG的破碎引起电极间的短路，这种损耗造成了电容量的减小，并进而使得无缺陷因子降低。当颈部直径比大小0.95时无缺陷因子的降低是由下述因素造成的：由于凹坑的充填而失去表面积延展并进而导致电容量的下降。据此可以认为，通过沉积硅膜而使颈部与HSG的最大直径的比值增加到0.4-0.95之间(最好是0.4-0.9之间)时，即可得到较大的电容和较高的无缺陷因子。
在传统工艺中，当颈部直径比增加至所需值时，就必须将HSG的晶粒尺寸降到较小的值，这样就会妨碍电容的增加。而且，如上所述，传统工艺还存在一个缺陷：为得到较大的电容，而使晶粒尺寸增到足够大时，相反地颈部直径比就会变小，进而造成HSG很易于破碎。需要强调的是，本发明中，即使为获得大的表面积的增加而甚至使HSG的直径大于500，也无须限制颈部的直径。
本发明中，HSG生长之后，再沉积上一层硅膜(最好用LP-CVD法)在保持HSG粗糙形貌的情况下，增加颈部直径。在这种情况下，例如采用LP-CVD法来形成沉积膜，此时即使当相邻HSG相互联接时，形成气体的膜也能够进入HSG之间的空隙，从而也能够如上述情形增加颈部直径。
在此工艺过程中形成的硅膜即可以是未掺杂的硅膜，也可以是已掺杂的硅膜。一旦掺杂的硅膜形成后，它本身即可作为杂质来源提供杂质，增加杂质向HSG内部的扩散量。对于一个电容器来说，使用电极时采用掺杂的硅膜正是所需要的，因为它能够进一步抑制负偏压端即下电极端的损耗。
另外，在本发明中，在HSG上沉积未掺杂或已掺杂的硅膜之后，还有可能通过在POCl3气氛中热处理的方式从外部引入杂质。在进行POCl3气氛中热处理过程中，会形成一层P玻璃层，但是只需进行下一步骤即在HF酸中处理即可除去P玻璃层。通过这种从外部引入杂质的方式，有可能进一步抑制负偏压端的损耗。
然后，在带有颈部增大的HSG上沉积一层介电膜。一般已知的材料均可用作介电膜。例如，可用沉积一层氮化硅来形成介电膜。这种介电膜的厚度在45-60之间，较佳的情况下，选择48-50，这一数值与SiO2厚度相当。
下一步，形成电容器的上电极。上电极可由一层同下电极相同的掺杂的非晶硅膜来形成。上电极也可以采用金属如氮化钛或者氮化钨，在此情形中，可采用氧化钛等来作为介电膜。
在制备过程中的热处理阶段，会发生杂质向HSG内的扩散。然而，也能够提供单独的热扩散过程。通过在高于600度(最好在700度)下加热，可进行杂质的热扩散。对于热扩散的最佳温度可根据器件特征来进行适当选择。
下面，将对本发明的这种半导体电容器的形成进行实施例的详细描述。
实施例1：
首先如图3所示，该图为一晶体管示意图，包括以下几个部分：栅极31，在硅基片100中形成的两个扩散区32和35，晶体管被局部氧化硅膜绝缘层34隔离。扩散区35与在隔离膜51上形成的位线33相连，另一扩散区32通过在隔离膜51、52、53上形成的接触孔6与电容器相连。隔离层是在接触孔6的侧壁上形成的。然后，在隔离膜53上形成掺P的非晶硅膜以和扩散层32相接触。
然后，采用光刻技术，将下电极7制成所需形状。
下一步，除去下电极表面的氧化膜之后，用硅烷(掺入20％的Ar，作为基本气体)在550-570度和1mTorr气压下照射样品，有选择地在下电极表面上形成含微晶的未掺杂的非晶硅，直到厚度达到100-150。(在这一阶段，HSG并没有生长。众所周知，在硅烷照射时，HSG并未生长)
下一步，停止硅烷照射，通过退火，使HSG8长至直径达到500-700。图4为形成HSG之后的剖面示意图。如图1和图4所示，已长成的HSG通过大约80直径的薄颈3与下埋掺P非晶硅膜相连接。在“颈”与下埋非晶硅膜之间存在50-80的间隙。
下一步，在带有进行过第二次硅烷照射的HSG的下电极表面上有选择地形成一层约50厚的硅膜4。图1为这种情形下的单个HSG2的状况示意图。通过扫描电镜(SEM)观察，可以发现，在HSG2的“颈3”与下埋非晶硅膜1之间的间隙为硅膜4所充填，由此使得颈部直径达到500(图1)。
下一步，如图5所示，在700度下利用LP-CVD工艺形成约60的氮化硅膜9来作为介电膜。
下一步，通过在800度下热解氧化30min(未附)，使得氮化硅膜的部分表面转化为氧化膜。
下一步，如图6所示，利用LP-CVD工艺，在以上基础上再形成一层含P 3E20atom/cc的硅膜，从而得到上电极10。
下一步，再沉积一层隔离膜(BPSG膜)11，通过在800度下热处理10min而使得杂质被激活(图7)。
由此作出的C-V该电容器的特征曲线如图8所示。另外，作为对比，将在以前工艺条件下做出的没有硅膜4的电容器和缺乏HSG的电容器的C-V特征曲线也同时绘出。
尽管本发明中一些实施例中的电容的最大值电容(C)在某种程度上不如对比样品，但是在实际应用当中，在偏差负压-1.2V附近，本发明中的电容明显高于对比样品。
HSG在形成之后并未含有杂质，因此有必要采用某种方法引入杂质以使HSG能够作为电极使用。
在对比样品中，杂质必须采用热扩散方法通过约80直径的窄“颈”3从埋层引入到HSG主体中，窄“颈”3的狭窄即是引起问题的关键所在。
在本发明中，通过增加窄“颈”3的直径，使得杂质向HSG主体的扩散相对对比样品而言变得更为容易。而且，在对比样品中，还存在这样的问题：由于“颈”3的狭窄，HSG很有可能在类似清洗的过程中被破碎并进而引起电极短路，从而破坏产率。而在本发明中，“颈”得到增强，因此使得抗机械破碎的能力得到提高。
实施例2：
在实施例1中，存在一个不利的情况：即电容(C)的最大值稍微比对比样品要小。这是由于在HSG上形成的膜部分充填凹坑从而引起了表面的减小。鉴于此，当在HSG上有选择地生长硅膜之后，用氨的混合水溶液和过氧化物在60度时对硅膜进行刻蚀(约刻蚀30左右)。
由于是各向同性的刻蚀，充填在“颈”3与下埋硅1之间空隙的硅膜4仍然得以保留下来，并发现，曾经增加过的“颈部”直径减小到440。图2中示出了此时单HSG2的情况。
随后，用与实施例1中同样的方法形成电容器以及该电容器的C-V曲线(见图8)。
由于颈直径相对表面积的恢复而言，其减少量较小，因此我们能够看到电容(C)的最大值也比实施例1中的略有所增加。
实施例3：
在实施例1和实施例2中，在HSG上形成的是未掺杂的硅膜。在本实施例中，为了达到通过HSG引入杂质的目的，使用掺P的硅膜来代替未掺杂的硅膜。掺P的硅膜是在530-570度和1mTorr气压条件下从含P的气相体系(PH3)和硅烷中形成的。在成膜过程中，首先引入PH3，再引入硅烷得到3E20atoms/cc浓度的气体，进一步得到约50厚度的膜。
此后，采用与实施例1中相同的方法形成电容器。其C-V特征曲线也显示在图8中(实施例3-1)。
另外，通过将掺P硅膜各向同性刻蚀10而形成的电容器的C-V特征曲线也显示在图8中(实施例3-2)。
由图8可以看出，本实施例中的负压端(下电极)的损耗与实施例1和2相比，得到了进一步的抑制。实施例4：
本实施例描述的是从外部向HSG内的P扩散情形：即先在HSG上形成未掺杂或掺P的硅膜，然后将样品放入POCl3气氛中进行热处理。
例如：采用与实施例1中相同的方法形成HSG之后，在HSG上沉积一层约100厚的未掺杂的硅膜。然后，在800度的POCl3气氛中进行5min的热处理，从而产生约120厚的P玻璃层。在HF酸中除去磷玻璃之后，再采用与实施例1相同的方法通过形成介电膜和上电极来得到这种电容器。
由此得到的电容器的C-V特征曲线也显示在图8中(实施例4)。由图8可以看出，负压端的损耗得到了进一步的抑制。
采用传统的方法即不增加HSG的颈部直径的情形下进行P的扩散时，HSG的部分或全部被转化为磷玻璃层，在用HF酸清洗除P玻璃的过程中，一些HSG落到下电极上，从而导致不能增加电容量。另外，落下的HSG会引起下电极的短路，进而明显降低产率。
根据本发明，通过增加颈部直径，有可能向HSG中引入足量的杂质，防止损耗，确保电容器的必要电容。
尽管本发明只引述了几项实施例，但这并不意味着是对本发明的限制。实施例中的各种改动，对于熟悉该项技术的专业人员来说，只需依据本发明所引述的内容，这些改动即可变得非常明显而易于理解。因此，本发明包含附加的权利要求能够覆盖本发明真正保护范围之内的所有变更或实施例。

Claims (14)

1.一种半导体器件，包括半球形晶粒HSG电极，该电极具有硅层和形成在硅层上的半球形硅晶粒，电极的特征在于：
所述硅晶粒具有一个第一直径在与上述硅层相接触面部分变小的颈部，覆盖上述硅晶粒并充填了上述颈部与硅层之间空隙的硅膜，同时保留了硅晶粒的不平整，颈部被上述硅膜覆盖形成第二直径，第二直径比用上述硅膜覆盖形成的硅晶粒的最大直径要小。
2.根据权利要求1所述半导体器件，其特征在于：所形成的颈部的第二直径大于其第一直径。
3.根据权利要求1所述的半导体器件，其特征在于：硅层是含有杂质的硅。
4.根据权利要求2所述的半导体器件，其特征在于：硅膜是含有杂质的硅。
5.根据权利要求1所述的半导体器件，其特征在于：在电极上进一步形成一层介电膜，在上述介电膜上再形成一层导电膜。
6.一种电容器的制备方法，该电容器包括多晶硅下电极、介电膜、上电极，所述方法包括以下步骤：
在硅层上形成一层半球形晶粒HSG硅，其中每个HSG在与硅层相接触的一面都具有一个直径较小的颈部；
通过沉积一层硅膜形成下电极，沉积硅膜的目的在于通过充填上述硅层的颈部外围与HSG之间的间隙来达到覆盖住上述HSG，同时保留所形成的HSG的不平整形状；
在上述下电极上形成介电膜；
在上述介电膜上形成上电极。
7.根据权利要求6所述的形成电容器的方法，其特征在于：在上述HSG上沉积形成的硅膜是通过低压化学气相沉积法得到的。
8.根据权利要求6所述的形成电容器的方法，其特征在于：在上述HSG上沉积形成的硅膜是一种未掺杂的硅膜。
9.根据权利要求6所述的形成电容器的方法，其特征在于：在上述HSG上沉积形成的硅膜是一种掺杂的硅膜。
10.根据权利要求9所述的形成电容器的方法，其特征在于：在上述硅膜中的杂质浓度不少于1E20atoms/cc。
11.根据权利要求6所述的形成电容器的方法，其特征在于：各向同性刻蚀沉积在上述HSG上的硅膜时，保留下一部分硅膜。
12.根据权利要求6所述的形成电容器的方法，其特征在于：
在下电极上有选择地形成HSG之后，再沉积一层硅膜覆盖覆盖住HSG，整个操作过程均在同一反应炉中进行，而不将HSG暴露于空气中。
13.根据权利要求6所述的形成电容器的方法，其特征在于：在HSG上沉积一层硅膜后，再在POCl3气氛中进行热处理。
14.根据权利要求6所述的形成电容器的方法，其特征在于：
在沉积上述硅膜后，得到增加的HSG的颈部直径与HSG的最大直径之比在0.4-0.95范围之内。
CN99100804A 1998-02-16 1999-02-14 一种半导体器件及其制造方法 Expired - Fee Related CN1115730C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10032854A JPH11233735A (ja) 1998-02-16 1998-02-16 下部電極構造、それを用いたキャパシタ及びその形成方法
JP32854/1998 1998-02-16
JP32854/98 1998-02-16

Publications (2)

Publication Number Publication Date
CN1234611A CN1234611A (zh) 1999-11-10
CN1115730C true CN1115730C (zh) 2003-07-23

Family

ID=12370436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99100804A Expired - Fee Related CN1115730C (zh) 1998-02-16 1999-02-14 一种半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US6342714B1 (zh)
JP (1) JPH11233735A (zh)
KR (1) KR100350588B1 (zh)
CN (1) CN1115730C (zh)
TW (1) TW425617B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324579B2 (ja) 1999-09-10 2002-09-17 日本電気株式会社 半導体記憶装置の製造方法
KR100447976B1 (ko) * 2001-12-28 2004-09-10 주식회사 하이닉스반도체 반도체 장치의 커패시터 제조방법
KR100823034B1 (ko) * 2005-12-29 2008-04-17 동부일렉트로닉스 주식회사 반도체 장치의 캐패시터 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146174A (en) 1975-06-11 1976-12-15 Mitsubishi Electric Corp Diode device fabrication method
JPS61208829A (ja) 1985-03-14 1986-09-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3071268B2 (ja) * 1991-10-23 2000-07-31 沖電気工業株式会社 半導体装置の製造方法
JPH06275778A (ja) 1993-03-23 1994-09-30 Sony Corp キャパシタの形成方法
JP2833545B2 (ja) 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
JP2638554B2 (ja) * 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure
US6037220A (en) * 1998-07-24 2000-03-14 Vanguard International Semiconductor Corporation Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon
TW455935B (en) * 1998-09-21 2001-09-21 Mosel Vitelic Inc Manufacture method of hemi-spherical grain structure on surface of semiconductor substrate

Also Published As

Publication number Publication date
KR100350588B1 (ko) 2002-08-28
CN1234611A (zh) 1999-11-10
US6342714B1 (en) 2002-01-29
JPH11233735A (ja) 1999-08-27
TW425617B (en) 2001-03-11
KR19990072695A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
US6060355A (en) Process for improving roughness of conductive layer
CN1151545C (zh) 带半球形晶粒的电容器下电极的制造方法
US6440795B1 (en) Hemispherical grained silicon on conductive nitride
US6015743A (en) Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method
US6159828A (en) Semiconductor processing method of providing a doped polysilicon layer
JPH04293228A (ja) 多結晶シリコン層の製造方法
US6037219A (en) One step in situ doped amorphous silicon layers used for selective hemispherical grain silicon formation for crown shaped capacitor applications
JP2746167B2 (ja) 半導体装置の製造方法
KR100224707B1 (ko) 반도체 장치 커패시터의 제조방법
CN1148799C (zh) 形成dram单元电容器的方法
US8691656B2 (en) Methods of forming an interconnect between a substrate bit line contact and a bit line in DRAM
CN1101596C (zh) 制备半导体器件的方法
CN1115730C (zh) 一种半导体器件及其制造方法
US6165830A (en) Method to decrease capacitance depletion, for a DRAM capacitor, via selective deposition of a doped polysilicon layer on a selectively formed hemispherical grain silicon layer
KR100631092B1 (ko) 반도체 메모리 셀 및 그 제조 방법
CN1276494C (zh) 电容器以及动态随机存储器的制造方法
EP0941552B1 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
CN1126177C (zh) 具有利用半球形晶粒生长形成的叠层电极的半导体器件
KR100547541B1 (ko) 캐패시터와메모리구조및방법
JP3395165B2 (ja) 半導体キャパシタの製造方法
US6146966A (en) Process for forming a capacitor incorporated in a semiconductor device
JP3407022B2 (ja) 半導体装置及びその製造方法、並びに半導体記憶装置
JPH09232529A (ja) 半導体記憶装置およびその製造方法
EP0849781A1 (en) Method for forming a rough polysilicon structure for a semiconductor memory device
JP3057084B2 (ja) 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030829

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030829

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee