JPH06275778A - キャパシタの形成方法 - Google Patents
キャパシタの形成方法Info
- Publication number
- JPH06275778A JPH06275778A JP5064082A JP6408293A JPH06275778A JP H06275778 A JPH06275778 A JP H06275778A JP 5064082 A JP5064082 A JP 5064082A JP 6408293 A JP6408293 A JP 6408293A JP H06275778 A JPH06275778 A JP H06275778A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- thin film
- polysilicon
- film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
メモリセルの集積度を落とすことなくキャパシタ容量を
増大させるキャパシタ形成方法を提供する。 【目的】 【構成】シリコンからなる薄膜８を形成する工程と、水
素化ケイ素と酸化窒素とを反応させて、上記シリコンか
らなる薄膜上に複数個のポリシリコン粒１０を形成する
工程と、上記ポリシリコン粒１０および一部の前記シリ
コンからなる薄膜８をエッチング除去し、残存した上記
シリコンからなる薄膜８の表面上に凹凸を形成する工程
と、上記残存したシリコンからなる薄膜中に不純物を導
入して活性化する工程と、上記シリコンからなる薄膜に
所望のパターンを形成して電極とする工程とを、含む。
増大させるキャパシタ形成方法を提供する。 【目的】 【構成】シリコンからなる薄膜８を形成する工程と、水
素化ケイ素と酸化窒素とを反応させて、上記シリコンか
らなる薄膜上に複数個のポリシリコン粒１０を形成する
工程と、上記ポリシリコン粒１０および一部の前記シリ
コンからなる薄膜８をエッチング除去し、残存した上記
シリコンからなる薄膜８の表面上に凹凸を形成する工程
と、上記残存したシリコンからなる薄膜中に不純物を導
入して活性化する工程と、上記シリコンからなる薄膜に
所望のパターンを形成して電極とする工程とを、含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のキャパシ
タの形成方法に係り、特にキャパシタの容量を増大させ
る方法に関するものである。
タの形成方法に係り、特にキャパシタの容量を増大させ
る方法に関するものである。
【０００２】
【従来の技術】近年、半導体を用いたメモリＬＳＩ、特
にＤＲＡＭ（Dynamic Random AccessMemory）ＬＳＩは
著しく高集積化が進み、最も小さな面積で実現できる１
個のスイッチングトランジスタと１個のキャパシタから
なるメモリセル（記憶素子の最小単位）が提案され、現
在主流になっている。このような構成のもとで、さらに
高い集積度を達成するため最近では平面面積を小さくし
ても容量が減少しないキャパシタの構造が種々提案され
ている。そのひとつの構造としてキャパシタを基板表面
より上方に形成する積層容量型（スタック型）のメモリ
セルがある。その一例が特開昭５９−１０４１５６号に
開示されている。
にＤＲＡＭ（Dynamic Random AccessMemory）ＬＳＩは
著しく高集積化が進み、最も小さな面積で実現できる１
個のスイッチングトランジスタと１個のキャパシタから
なるメモリセル（記憶素子の最小単位）が提案され、現
在主流になっている。このような構成のもとで、さらに
高い集積度を達成するため最近では平面面積を小さくし
ても容量が減少しないキャパシタの構造が種々提案され
ている。そのひとつの構造としてキャパシタを基板表面
より上方に形成する積層容量型（スタック型）のメモリ
セルがある。その一例が特開昭５９−１０４１５６号に
開示されている。
【０００３】
【発明が解決しようとする課題】上記スタック型構造を
有するメモリセルの集積度を向上させるために、キャパ
シタの平面面積を小さくするが、これではキャパシタ容
量が小さくなるのでその代わりにキャパシタ絶縁膜の膜
厚を薄くすることにより同等のキャパシタ容量を確保し
ていた。しかし、膜厚が薄くなることはキャパシタ絶縁
膜を通して流れる洩れ電流の増大につながり、メモリセ
ルの記憶性能を低下させる原因となる。従ってキャパシ
タ絶縁膜の薄膜化にも限界があり、例えば６４メガビッ
トＤＲＡＭをスタック型構造で実現することはキャパシ
タ容量の確保が難しく困難な状況となっている。
有するメモリセルの集積度を向上させるために、キャパ
シタの平面面積を小さくするが、これではキャパシタ容
量が小さくなるのでその代わりにキャパシタ絶縁膜の膜
厚を薄くすることにより同等のキャパシタ容量を確保し
ていた。しかし、膜厚が薄くなることはキャパシタ絶縁
膜を通して流れる洩れ電流の増大につながり、メモリセ
ルの記憶性能を低下させる原因となる。従ってキャパシ
タ絶縁膜の薄膜化にも限界があり、例えば６４メガビッ
トＤＲＡＭをスタック型構造で実現することはキャパシ
タ容量の確保が難しく困難な状況となっている。
【０００４】そこで本発明は、メモリセルの集積度を落
すことなくキャパシタ容量を増大させるキャパシタの形
成方法を提供することを目的とする。
すことなくキャパシタ容量を増大させるキャパシタの形
成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題は本発明によれ
ば、シリコンからなる薄膜を形成する工程と、水素化ケ
イ素と酸化窒素とを反応させて、前記シリコンからなる
薄膜上に複数個のポリシリコン粒を形成する工程と、前
記ポリシリコン粒および一部の前記シリコンからなる薄
膜をエッチング除去して残存した前記シリコンからなる
薄膜の表面上に凹凸を形成する工程と、前記残存したシ
リコンからなる薄膜中に不純物を導入して活性化する工
程と、前記シリコンからなる薄膜に所望のパターンを形
成して電極とする工程とを、含むことを特徴とするキャ
パシタの形成方法によって解決される。
ば、シリコンからなる薄膜を形成する工程と、水素化ケ
イ素と酸化窒素とを反応させて、前記シリコンからなる
薄膜上に複数個のポリシリコン粒を形成する工程と、前
記ポリシリコン粒および一部の前記シリコンからなる薄
膜をエッチング除去して残存した前記シリコンからなる
薄膜の表面上に凹凸を形成する工程と、前記残存したシ
リコンからなる薄膜中に不純物を導入して活性化する工
程と、前記シリコンからなる薄膜に所望のパターンを形
成して電極とする工程とを、含むことを特徴とするキャ
パシタの形成方法によって解決される。
【０００６】また上記課題は本発明によれば、前記水酸
化ケイ素がＳｉＨ4であり、前記酸化窒素がＮ2Ｏである
ことを特徴とするキャパシタ形成方法によって好適に解
決される。
化ケイ素がＳｉＨ4であり、前記酸化窒素がＮ2Ｏである
ことを特徴とするキャパシタ形成方法によって好適に解
決される。
【０００７】また上記課題は本発明によれば、前記Ｓｉ
Ｈ4／Ｎ2Ｏ流量比が１／４０以上であることを特徴とす
るキャパシタ形成方法によって好適に解決される。
Ｈ4／Ｎ2Ｏ流量比が１／４０以上であることを特徴とす
るキャパシタ形成方法によって好適に解決される。
【０００８】また上記課題は本発明によれば、前記Ｓｉ
Ｈ4導入時に、所定の時間のみＳｉＨ4／Ｎ2Ｏ流量比を
１／４０以上にすることを特徴とするキャパシタ形成方
法によって好適に解決される。
Ｈ4導入時に、所定の時間のみＳｉＨ4／Ｎ2Ｏ流量比を
１／４０以上にすることを特徴とするキャパシタ形成方
法によって好適に解決される。
【０００９】
【作用】本発明によれば、図１（ｂ）および図２に示す
ようにシリコンからなる薄膜８を形成した後に水酸化水
素として例えばＳｉＨ4と、酸化窒素として例えばＮ2Ｏ
とを反応させるとシリコンからなる薄膜８上にポリシリ
コン粒１０が形成されて、凹凸表面が形成される。ポリ
シリコン粒１０がなくなるまでエッチバックすると、図
３（Ｃ）に示すようにシリコンからなる薄膜８ａの表面
上に凹凸が形成されて、シリコンからなる薄膜８ａの表
面積を大きくできるので、キャパシタの容量を増大させ
ることができる。
ようにシリコンからなる薄膜８を形成した後に水酸化水
素として例えばＳｉＨ4と、酸化窒素として例えばＮ2Ｏ
とを反応させるとシリコンからなる薄膜８上にポリシリ
コン粒１０が形成されて、凹凸表面が形成される。ポリ
シリコン粒１０がなくなるまでエッチバックすると、図
３（Ｃ）に示すようにシリコンからなる薄膜８ａの表面
上に凹凸が形成されて、シリコンからなる薄膜８ａの表
面積を大きくできるので、キャパシタの容量を増大させ
ることができる。
【００１０】ポリシリコン粒１０はＳｉＨ4／Ｎ2Ｏの流
量比が１／４０以上の時に形成することができる。しか
し、それ未満の場合ではキャパシタの容量を増大させる
のに充分なポリシリコン粒は形成されない。またＳｉＨ
4導入時に、所定の時間ＳｉＨ4／Ｎ2Ｏの流量比を１／
４０以上にして、その後は１／４０以下の流量比でもポ
リシリコン粒１０として核形成される。
量比が１／４０以上の時に形成することができる。しか
し、それ未満の場合ではキャパシタの容量を増大させる
のに充分なポリシリコン粒は形成されない。またＳｉＨ
4導入時に、所定の時間ＳｉＨ4／Ｎ2Ｏの流量比を１／
４０以上にして、その後は１／４０以下の流量比でもポ
リシリコン粒１０として核形成される。
【００１１】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。
る。
【００１２】図１は本発明に係るキャパシタの形成方法
を示す一実施例によるＤＲＡＭの製造工程断面図であ
る。
を示す一実施例によるＤＲＡＭの製造工程断面図であ
る。
【００１３】まず図１（ａ）に示すように、Ｐ型の（１
００）面方位を有するシリコン基板１の表面にＬＯＣＯ
Ｓ法を用いて厚さ６００ｎｍのフィールド酸化膜２を熱
酸化法により形成する。次にゲート酸化膜となる厚さ２
５ｎｍのシリコン酸化膜３を熱酸化法により形成する。
００）面方位を有するシリコン基板１の表面にＬＯＣＯ
Ｓ法を用いて厚さ６００ｎｍのフィールド酸化膜２を熱
酸化法により形成する。次にゲート酸化膜となる厚さ２
５ｎｍのシリコン酸化膜３を熱酸化法により形成する。
【００１４】次にゲート電極となる厚さ３００ｎｍのポ
リシリコン膜４をＣＶＤ（化学気相成長）法により形成
し、その後ポリシリコン膜４に熱拡散法によりリン
（Ｐ）を導入し、導電性をもたせる。次に表面に形成さ
れたリンガラスを除去し、その後厚さ２００ｎｍのシリ
コン酸化膜５を形成する。次にリソグラフィーとドライ
エッチングの１つであるＲＩＥ（反応性イオンエッチン
グ）によりポリシリコン膜４とシリコン酸化膜５のパタ
ーンを形成する。
リシリコン膜４をＣＶＤ（化学気相成長）法により形成
し、その後ポリシリコン膜４に熱拡散法によりリン
（Ｐ）を導入し、導電性をもたせる。次に表面に形成さ
れたリンガラスを除去し、その後厚さ２００ｎｍのシリ
コン酸化膜５を形成する。次にリソグラフィーとドライ
エッチングの１つであるＲＩＥ（反応性イオンエッチン
グ）によりポリシリコン膜４とシリコン酸化膜５のパタ
ーンを形成する。
【００１５】次にＣＶＤ法により、厚さ２００ｎｍのシ
リコン酸化膜を形成し、その後全面ＲＩＥによりエッチ
バックしポリシリコン膜４の側壁にのみシリコン酸化膜
６を残存させる。次にリソグラフィーおよびウェットエ
ッチ法によりシリコン酸化膜３のパターンを形成する。
次にイオン注入法によりヒ素（Ａｓ）を選択的にシリコ
ン基板１に導入し、熱処理を行ってｎ型拡散層７を形成
し、ＬＤＤ（LightlyDopect Domain）構造とする。以上
の工程によりＤＲＡＭのスイッチング用ＭＯＳトランジ
スタの形成が終了する。
リコン酸化膜を形成し、その後全面ＲＩＥによりエッチ
バックしポリシリコン膜４の側壁にのみシリコン酸化膜
６を残存させる。次にリソグラフィーおよびウェットエ
ッチ法によりシリコン酸化膜３のパターンを形成する。
次にイオン注入法によりヒ素（Ａｓ）を選択的にシリコ
ン基板１に導入し、熱処理を行ってｎ型拡散層７を形成
し、ＬＤＤ（LightlyDopect Domain）構造とする。以上
の工程によりＤＲＡＭのスイッチング用ＭＯＳトランジ
スタの形成が終了する。
【００１６】次にＤＲＡＭのキャパシタの形成工程につ
いて説明する。まず、リソグラフィーとＲＩＥにより所
定のｎ型拡散層７上のシリコン酸化膜３を除去する。次
に露出したｎ型拡散層７表面の汚染物質を除去するため
にＲＣＡ洗浄を行う。
いて説明する。まず、リソグラフィーとＲＩＥにより所
定のｎ型拡散層７上のシリコン酸化膜３を除去する。次
に露出したｎ型拡散層７表面の汚染物質を除去するため
にＲＣＡ洗浄を行う。
【００１７】次に図１（ｂ）に示すように、減圧ＣＶＤ
法により厚さ２００ｎｍのポリシリコン膜８を形成し、
下地電極とする。次に、縦型拡散炉による減圧ＣＶＤ装
置を用いてＳｉＨ4（シラン）とＮ2Ｏ（亜酸化窒素）を
原料ガスとして、温度８００°Ｃ、圧力０．８Ｔｏｒ
ｒ、ガス比１：１０の条件で厚さ５ｎｍのシリコン酸化
膜９およびポリシリコン粒１０を形成する。すると、図
２に示すようにそのポリシリコン粒１０を核として、そ
の周りにシリコン酸化膜９が被膜形成される。
法により厚さ２００ｎｍのポリシリコン膜８を形成し、
下地電極とする。次に、縦型拡散炉による減圧ＣＶＤ装
置を用いてＳｉＨ4（シラン）とＮ2Ｏ（亜酸化窒素）を
原料ガスとして、温度８００°Ｃ、圧力０．８Ｔｏｒ
ｒ、ガス比１：１０の条件で厚さ５ｎｍのシリコン酸化
膜９およびポリシリコン粒１０を形成する。すると、図
２に示すようにそのポリシリコン粒１０を核として、そ
の周りにシリコン酸化膜９が被膜形成される。
【００１８】このポリシリコン粒１０はＮ2Ｏガスと反
応しきれないＳｉＨ4が発生したときに形成される。Ｓ
ｉＨ4とＮ2Ｏからシリコン酸化膜（ＳｉＯ2）９が形成
される時の反応式は以下のように示される。
応しきれないＳｉＨ4が発生したときに形成される。Ｓ
ｉＨ4とＮ2Ｏからシリコン酸化膜（ＳｉＯ2）９が形成
される時の反応式は以下のように示される。
【００１９】 ＳｉＨ4＋２Ｎ2Ｏ→ＳｉＯ2＋２Ｎ2＋２Ｈ2Ｏ この式によれば、ＳｉＨ4／Ｎ2Ｏ流量比が１／２であれ
ば未反応のＳｉＨ4はできずに反応が進みポリシリコン
粒１０は形成されないはずであるが、実際にはこの条件
でポリシリコン粒１０が形成される。この場合ポリシリ
コン粒１０が形成されるＳｉＨ4／Ｎ2Ｏ流量比の臨界ガ
ス流量比が１／４０であることを実験により確認した。
従ってこの臨界ガス流量比よりも大きなガス流量比でＳ
ｉＨ4とＮ2Ｏを反応させることによりポリシリコン粒１
０を形成することができる。
ば未反応のＳｉＨ4はできずに反応が進みポリシリコン
粒１０は形成されないはずであるが、実際にはこの条件
でポリシリコン粒１０が形成される。この場合ポリシリ
コン粒１０が形成されるＳｉＨ4／Ｎ2Ｏ流量比の臨界ガ
ス流量比が１／４０であることを実験により確認した。
従ってこの臨界ガス流量比よりも大きなガス流量比でＳ
ｉＨ4とＮ2Ｏを反応させることによりポリシリコン粒１
０を形成することができる。
【００２０】次にポリシリコン膜８の表面に島状の凹凸
を形成する方法について説明する。シリコン酸化膜９と
ポリシリコン粒１０とを形成した状態でＨＦ（フッ化水
素酸）：Ｈ2Ｏ＝１：２０からなるエッチング液に３０
秒間浸漬し、シリコン酸化膜９を除去する。この状態が
図３（ａ）であり、ポリシリコン膜８上に０．１μｍの
粒径のポリシリコン粒１０が島状に存在する。次にＲＩ
Ｅにより全面エッチバックすると、ポリシリコン粒１０
およびポリシリコン膜８の表面がエッチングされ、図３
（ｂ）に示すようにポリシリコン粒１０ａが徐々に小さ
くなり、最終的にはポリシリコン粒１０ａが無くなり、
図３（ｃ）に示すようにポリシリコン粒１０が転写され
てポリシリコン膜８ａの凹部８ｃと凸部８ｄが形成さ
れ、ポリシリコン膜８ａの表面積が増大する。
を形成する方法について説明する。シリコン酸化膜９と
ポリシリコン粒１０とを形成した状態でＨＦ（フッ化水
素酸）：Ｈ2Ｏ＝１：２０からなるエッチング液に３０
秒間浸漬し、シリコン酸化膜９を除去する。この状態が
図３（ａ）であり、ポリシリコン膜８上に０．１μｍの
粒径のポリシリコン粒１０が島状に存在する。次にＲＩ
Ｅにより全面エッチバックすると、ポリシリコン粒１０
およびポリシリコン膜８の表面がエッチングされ、図３
（ｂ）に示すようにポリシリコン粒１０ａが徐々に小さ
くなり、最終的にはポリシリコン粒１０ａが無くなり、
図３（ｃ）に示すようにポリシリコン粒１０が転写され
てポリシリコン膜８ａの凹部８ｃと凸部８ｄが形成さ
れ、ポリシリコン膜８ａの表面積が増大する。
【００２１】次に熱拡散法により、ポリシリコン膜８ａ
にリンを導入し、導電性をもたせる。次にポリシリコン
膜８ａに形成されたリンガラスを除去する。次にリソグ
ラフィーとＲＩＥにより、図１（ｃ）に示すようにポリ
シリコン膜８ａのパターンを形成し、第１の電極を構成
する。するとポリシリコン膜８ａの表面積が増大した
分、それだけキャパシタ容量が増大する。
にリンを導入し、導電性をもたせる。次にポリシリコン
膜８ａに形成されたリンガラスを除去する。次にリソグ
ラフィーとＲＩＥにより、図１（ｃ）に示すようにポリ
シリコン膜８ａのパターンを形成し、第１の電極を構成
する。するとポリシリコン膜８ａの表面積が増大した
分、それだけキャパシタ容量が増大する。
【００２２】次にＤＲＡＭのキャパシタ絶縁膜の形成す
る工程を図１（ｄ）を用いて説明する。まず、ＮＨ
3（アンモニア）ガスとＳｉＨ2Ｃｌ2（ジクロロシラ
ン）を用いた減圧ＣＶＤ法により、ポリシリコン膜８ａ
表面に膜厚５ｎｍの窒化膜を形成する。次に水素燃焼方
式による水蒸気雰囲気において窒化膜表面に厚さ１ｎｍ
のシリコン酸化膜を形成する。ポリシリコン膜８ａ表面
には自然酸化膜が形成されているので、三層構造（シリ
コン酸化膜／窒化膜／自然酸化膜）からなる実質５ｎｍ
のキャパシタ絶縁膜１１となる。
る工程を図１（ｄ）を用いて説明する。まず、ＮＨ
3（アンモニア）ガスとＳｉＨ2Ｃｌ2（ジクロロシラ
ン）を用いた減圧ＣＶＤ法により、ポリシリコン膜８ａ
表面に膜厚５ｎｍの窒化膜を形成する。次に水素燃焼方
式による水蒸気雰囲気において窒化膜表面に厚さ１ｎｍ
のシリコン酸化膜を形成する。ポリシリコン膜８ａ表面
には自然酸化膜が形成されているので、三層構造（シリ
コン酸化膜／窒化膜／自然酸化膜）からなる実質５ｎｍ
のキャパシタ絶縁膜１１となる。
【００２３】次にＳｉＨ4ガスを用いた低圧ＣＶＤ法に
より厚さ３５０ｎｍのポリシリコン膜１２を形成し、熱
拡散法によりポリシリコン膜１２にリンを導入して導電
性を持たせる。次にリソグラフィーとＲＩＥによりポリ
シリコン膜１２をパターニングし、第２の電極を形成す
る。
より厚さ３５０ｎｍのポリシリコン膜１２を形成し、熱
拡散法によりポリシリコン膜１２にリンを導入して導電
性を持たせる。次にリソグラフィーとＲＩＥによりポリ
シリコン膜１２をパターニングし、第２の電極を形成す
る。
【００２４】次に層間絶縁膜としてリンガラス１３の形
成と、アルミニウム配線１４の形成を周知の方法で行
う。上記工程を経て、ＤＲＡＭのメモリセルが形成され
る。
成と、アルミニウム配線１４の形成を周知の方法で行
う。上記工程を経て、ＤＲＡＭのメモリセルが形成され
る。
【００２５】なお上述したように、ポリシリコン粒１０
形成のＳｉＨ4／Ｎ2Ｏガス流量比の臨界ガス流量比が１
／４０であるが、この臨界ガス流量比よりも小さいガス
流量比にした場合でもＳｉＨ4の導入方法を調整するこ
とによりポリシリコン粒１０を形成することができる。
これを以下に説明する。
形成のＳｉＨ4／Ｎ2Ｏガス流量比の臨界ガス流量比が１
／４０であるが、この臨界ガス流量比よりも小さいガス
流量比にした場合でもＳｉＨ4の導入方法を調整するこ
とによりポリシリコン粒１０を形成することができる。
これを以下に説明する。
【００２６】図４はポリシリコン粒１０形成時のＳｉＨ
4ガス流量のタイムチャートを示す図である。図４に示
すようにｔ＝０においてＮ2Ｏガスの導入を開始し、例
えば１２００ｃｃ／ｍｉｎで、縦型減圧ＣＶＤ装置の炉
内にＮ2Ｏガスを供給する。ｔ0においてＳｉＨ4ガスの
導入を開始した時、ＳｉＨ4ガスの流量をコントロール
するマスフローコントローラーによって瞬時（ｔ1−
ｔ0：１秒以下）だけＳｉＨ4／Ｎ2Ｏガス流量比を１／
４０以上例えば、最大ガス流量比１／１０に設定して炉
内にオーバーシュートして流すことによってポリシリコ
ン粒１０を形成することができる。ＳｉＨ4の導入時の
瞬時の間に、ポリシリコン粒１０が核形成されるからで
ある。
4ガス流量のタイムチャートを示す図である。図４に示
すようにｔ＝０においてＮ2Ｏガスの導入を開始し、例
えば１２００ｃｃ／ｍｉｎで、縦型減圧ＣＶＤ装置の炉
内にＮ2Ｏガスを供給する。ｔ0においてＳｉＨ4ガスの
導入を開始した時、ＳｉＨ4ガスの流量をコントロール
するマスフローコントローラーによって瞬時（ｔ1−
ｔ0：１秒以下）だけＳｉＨ4／Ｎ2Ｏガス流量比を１／
４０以上例えば、最大ガス流量比１／１０に設定して炉
内にオーバーシュートして流すことによってポリシリコ
ン粒１０を形成することができる。ＳｉＨ4の導入時の
瞬時の間に、ポリシリコン粒１０が核形成されるからで
ある。
【００２７】次に第１の電極８ａ表面上に凹凸を形成す
ることにより、キャパシタの容量の増大量を説明する。
ポリシリコン粒１０を直径が０．１μｍ程度の球と想定
し、このポリシリコン粒１０をエッチング除去して形成
される凸部は高さ０．１μｍ、直径０．１μｍの円錐で
あると想定した時、この円錐の側面積は底面積の約２．
２（５の平方根）倍であるので第１の電極８ａ上に凸部
がびっしり形成されるとその表面積は約２．２倍とな
り、キャパシタ容量が最大で約２．２倍に増大する。
ることにより、キャパシタの容量の増大量を説明する。
ポリシリコン粒１０を直径が０．１μｍ程度の球と想定
し、このポリシリコン粒１０をエッチング除去して形成
される凸部は高さ０．１μｍ、直径０．１μｍの円錐で
あると想定した時、この円錐の側面積は底面積の約２．
２（５の平方根）倍であるので第１の電極８ａ上に凸部
がびっしり形成されるとその表面積は約２．２倍とな
り、キャパシタ容量が最大で約２．２倍に増大する。
【００２８】
【発明の効果】以上説明したように本発明によれば、表
面に凹凸を有するシリコン膜を形成し、このシリコン膜
をキャパシタの電極として用いることにより、凹凸のな
いキャパシタに比べて最大で約２．２倍程度に容量を増
大させることができる。
面に凹凸を有するシリコン膜を形成し、このシリコン膜
をキャパシタの電極として用いることにより、凹凸のな
いキャパシタに比べて最大で約２．２倍程度に容量を増
大させることができる。
【図１】実施例によるＤＲＡＭ製造工程断面図である。
【図２】図１（ｂ）の一部の拡大断面図である。
【図３】ポリシリコン膜表面上の斜視図である。
【図４】ＳｉＨ4ガス流量のタイムチャートを示す図で
ある。
ある。
１ シリコン基板 ２ フィールド酸化膜 ３ シリコン酸化膜 ４ ポリシリコン（ゲート電極） ５ シリコン酸化膜 ６ シリコン酸化膜 ７ 拡散層 ８ ポリシリコン膜（第１の薄膜） ９ シリコン酸化膜 １０ ポリシリコン粒 １１ キャパシタ絶縁膜
Claims (4)
- 【請求項１】 シリコンからなる薄膜を形成する工程
と、 水素化ケイ素と酸化窒素とを反応させて、前記シリコン
からなる薄膜上に複数個のポリシリコン粒を形成する工
程と、 前記ポリシリコン粒および一部の前記シリコンからなる
薄膜をエッチング除去して残存した前記シリコンからな
る薄膜の表面上に凹凸を形成する工程と、 前記残存したシリコンからなる薄膜中に不純物を導入し
て活性化する工程と、 前記シリコンからなる薄膜に所望のパターンを形成して
電極とする工程とを、 含むことを特徴とするキャパシタの形成方法。 - 【請求項２】 前記水酸化ケイ素がＳｉＨ4であり、前
記酸化窒素がＮ2Ｏであることを特徴とする請求項１記
載のキャパシタの形成方法。 - 【請求項３】 前記ＳｉＨ4／Ｎ2Ｏ流量比が１／４０以
上であることを特徴とする請求項２記載のキャパシタの
形成方法。 - 【請求項４】 前記ＳｉＨ4導入時に、所定の時間のみ
ＳｉＨ4／Ｎ2Ｏ流量比を１／４０以上にすることを特徴
とする請求項２記載のキャパシタの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064082A JPH06275778A (ja) | 1993-03-23 | 1993-03-23 | キャパシタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064082A JPH06275778A (ja) | 1993-03-23 | 1993-03-23 | キャパシタの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275778A true JPH06275778A (ja) | 1994-09-30 |
Family
ID=13247812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5064082A Pending JPH06275778A (ja) | 1993-03-23 | 1993-03-23 | キャパシタの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275778A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732738A1 (en) * | 1995-03-09 | 1996-09-18 | Texas Instruments Incorporated | DRAM capacitor electrode process |
| US6342714B1 (en) | 1998-02-16 | 2002-01-29 | Nec Corporation | HSG lower electrode structure having a neck supported by a silicon layer |
-
1993
- 1993-03-23 JP JP5064082A patent/JPH06275778A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732738A1 (en) * | 1995-03-09 | 1996-09-18 | Texas Instruments Incorporated | DRAM capacitor electrode process |
| US6342714B1 (en) | 1998-02-16 | 2002-01-29 | Nec Corporation | HSG lower electrode structure having a neck supported by a silicon layer |
| KR100350588B1 (ko) * | 1998-02-16 | 2002-08-28 | 닛본 덴기 가부시끼가이샤 | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| US7459746B2 (en) | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5913127A (en) | Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMS | |
| US20060246679A1 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
| JP2564316B2 (ja) | 半導体装置およびその製造方法 | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| JP2674963B2 (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JPH05315543A (ja) | 半導体装置およびその製造方法 | |
| US6221730B1 (en) | Fabrication method of semiconductor device with HSG configuration | |
| JPH06275778A (ja) | キャパシタの形成方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH01187847A (ja) | キヤパシタの形成方法 | |
| US20050095778A1 (en) | Method for forming capacitor of semiconductor device | |
| JP2000269452A (ja) | 半導体装置及びその製造方法、並びに半導体記憶装置 | |
| KR970011670B1 (ko) | 디램셀의 저장전극 형성방법 | |
| KR940011797B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100475045B1 (ko) | 반도체소자의 커패시터 전극용 금속층의 제조방법 | |
| JP3200593B2 (ja) | 半導体装置 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JPH05136364A (ja) | 半導体装置の製造方法 | |
| JP2002134717A (ja) | 半導体装置の製造方法 | |
| JPH1140774A (ja) | 半導体装置の製造方法 | |
| JPH04209570A (ja) | 半導体素子の製造方法 |