JPH11233735A - 下部電極構造、それを用いたキャパシタ及びその形成方法 - Google Patents
下部電極構造、それを用いたキャパシタ及びその形成方法Info
- Publication number
- JPH11233735A JPH11233735A JP10032854A JP3285498A JPH11233735A JP H11233735 A JPH11233735 A JP H11233735A JP 10032854 A JP10032854 A JP 10032854A JP 3285498 A JP3285498 A JP 3285498A JP H11233735 A JPH11233735 A JP H11233735A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- hsg
- lower electrode
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 107
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 106
- 239000010703 silicon Substances 0.000 claims abstract description 106
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 3
- 229920005591 polysilicon Polymers 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011856 silicon-based particle Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 210000003739 neck Anatomy 0.000 description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 1
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＨＳＧへの不純物拡散不良による空乏化を抑
え、マイナス側の容量低下を抑制し、かつ、ＨＳＧの欠
損を防止して歩留まりを向上させる。 【解決手段】 ポリシリコン下部電極、誘電体膜、及び
上部電極から構成されるキャパシタの形成方法であっ
て、下部電極上に該下部電極との接触面側でその径の細
くなる首３を有するＨＳＧシリコン２を形成する工程、
形成されたＨＳＧの凹凸形状を保って、かつ前記首３の
周囲の前記下部電極とＨＳＧとの隙間を埋めて前記ＨＳ
Ｇを覆うようにシリコン膜４を堆積する工程、誘電体膜
を形成する工程、及び上部電極を形成する工程とを少な
くとも含むことを特徴とする。
え、マイナス側の容量低下を抑制し、かつ、ＨＳＧの欠
損を防止して歩留まりを向上させる。 【解決手段】 ポリシリコン下部電極、誘電体膜、及び
上部電極から構成されるキャパシタの形成方法であっ
て、下部電極上に該下部電極との接触面側でその径の細
くなる首３を有するＨＳＧシリコン２を形成する工程、
形成されたＨＳＧの凹凸形状を保って、かつ前記首３の
周囲の前記下部電極とＨＳＧとの隙間を埋めて前記ＨＳ
Ｇを覆うようにシリコン膜４を堆積する工程、誘電体膜
を形成する工程、及び上部電極を形成する工程とを少な
くとも含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にＤ
ＲＡＭやＳＲＡＭ等の記憶デバイスのキャパシタ部の下
部電極構造、並びに該下部電極を有するキャパシタ及び
その形成方法に関する。
ＲＡＭやＳＲＡＭ等の記憶デバイスのキャパシタ部の下
部電極構造、並びに該下部電極を有するキャパシタ及び
その形成方法に関する。
【０００２】
【従来の技術】近年、DRAMのキャパシタの下部電極とし
て、ＨＳＧ（Hemispherical grained）シリコンが用い
られるようになってきている。このようなＨＳＧシリコ
ンを使用する方法は、電極の表面積を、少ない工程数で
容易に拡大可能であるという特徴を持っている。しかし
ながら、ＨＳＧシリコンを形成した直後は、その中に不
純物を含まないことから、電極として機能させる為に
は、後から何らかの方法で、不純物を導入しなければな
らない。
て、ＨＳＧ（Hemispherical grained）シリコンが用い
られるようになってきている。このようなＨＳＧシリコ
ンを使用する方法は、電極の表面積を、少ない工程数で
容易に拡大可能であるという特徴を持っている。しかし
ながら、ＨＳＧシリコンを形成した直後は、その中に不
純物を含まないことから、電極として機能させる為に
は、後から何らかの方法で、不純物を導入しなければな
らない。
【０００３】はじめ、イオン注入を行う方法が考えられ
たが、注入に伴うスパッタリング効果で、ＨＳＧの形が
崩れ、期待したような表面積の増加は見込めなかった。
たが、注入に伴うスパッタリング効果で、ＨＳＧの形が
崩れ、期待したような表面積の増加は見込めなかった。
【０００４】その後、不純物をドープしたアモルファス
シリコン上にＨＳＧを形成する方法が確立され、不純物
をＨＳＧの下地からＨＳＧ本体に、熱拡散によって導入
する方法が採用されるようになった。
シリコン上にＨＳＧを形成する方法が確立され、不純物
をＨＳＧの下地からＨＳＧ本体に、熱拡散によって導入
する方法が採用されるようになった。
【０００５】1992年の“Solid state Devices and Mate
rials"の422頁には、”Hemispherical Grained Silicon
Formation on in-situ Phosphorous Doped Amorphous-
Si Using the Seeding Method"と題して、リンドープし
たアモルファスシリコン上にサイズ及び密度の制御され
たグレインが形成できることが記載されており、その後
の熱拡散によりリンをグレインに拡散させることで、形
成されたグレインを電極として作用させることが可能と
なる。
rials"の422頁には、”Hemispherical Grained Silicon
Formation on in-situ Phosphorous Doped Amorphous-
Si Using the Seeding Method"と題して、リンドープし
たアモルファスシリコン上にサイズ及び密度の制御され
たグレインが形成できることが記載されており、その後
の熱拡散によりリンをグレインに拡散させることで、形
成されたグレインを電極として作用させることが可能と
なる。
【０００６】しかし、素子の微細化により拡散層領域も
微細化され、熱履歴を低減する必要があり、その結果、
充分に不純物を熱拡散させることが、困難になりつつあ
る。ＨＳＧ本体への不純物の導入が、不十分になった結
果、空乏化によって、キャパシタの容量が期待したよう
に増加しないという問題が起こってきた。特にグレイン
を球状に形成して表面積の拡大を図ろうとした場合、グ
レインの下地との接触面側ではその径が細くなる、いわ
ゆる「首」を有しており、そのような細い「首」を介し
ての不純物拡散はより一層困難である。
微細化され、熱履歴を低減する必要があり、その結果、
充分に不純物を熱拡散させることが、困難になりつつあ
る。ＨＳＧ本体への不純物の導入が、不十分になった結
果、空乏化によって、キャパシタの容量が期待したよう
に増加しないという問題が起こってきた。特にグレイン
を球状に形成して表面積の拡大を図ろうとした場合、グ
レインの下地との接触面側ではその径が細くなる、いわ
ゆる「首」を有しており、そのような細い「首」を介し
ての不純物拡散はより一層困難である。
【０００７】また、そのような細い「首」を有するＨＳ
Ｇでは、洗浄等の工程で、ＨＳＧが欠損し、この破片が
電極間ショートの原因になり、歩留まりを劣化させる場
合があった。
Ｇでは、洗浄等の工程で、ＨＳＧが欠損し、この破片が
電極間ショートの原因になり、歩留まりを劣化させる場
合があった。
【０００８】
【発明が解決しようとする課題】従来、このような空乏
化、ＨＳＧの欠損を防止するため、形成するＨＳＧの形
状をくびれの無い半球状に形成していた。つまり、有効
表面積を犠牲にしていた。
化、ＨＳＧの欠損を防止するため、形成するＨＳＧの形
状をくびれの無い半球状に形成していた。つまり、有効
表面積を犠牲にしていた。
【０００９】本発明の目的は、従来のように有効表面積
を犠牲にすること無く、空乏化、ＨＳＧの欠損を防止す
ることが可能なキャパシタの形成方法を提供するもので
ある。また、本発明は、上記形成方法によるＨＳＧ下部
電極構造並びにキャパシタの構成に関する。
を犠牲にすること無く、空乏化、ＨＳＧの欠損を防止す
ることが可能なキャパシタの形成方法を提供するもので
ある。また、本発明は、上記形成方法によるＨＳＧ下部
電極構造並びにキャパシタの構成に関する。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の本発明は、ポリシリコン下部電極、誘電体膜、及び上
部電極から構成されるキャパシタの形成方法であって、
シリコン層上に該シリコン層との接触面側でその径の細
くなる首を有するＨＳＧシリコンを形成する工程、形成
されたＨＳＧの凹凸形状を保って、かつ前記首の周囲の
前記シリコン層とＨＳＧとの隙間を埋めて前記ＨＳＧを
覆うようにシリコン膜を堆積して下部電極を形成する工
程、誘電体膜を形成する工程、及び上部電極を形成する
工程とを少なくとも含むことを特徴とするキャパシタの
形成方法である。
の本発明は、ポリシリコン下部電極、誘電体膜、及び上
部電極から構成されるキャパシタの形成方法であって、
シリコン層上に該シリコン層との接触面側でその径の細
くなる首を有するＨＳＧシリコンを形成する工程、形成
されたＨＳＧの凹凸形状を保って、かつ前記首の周囲の
前記シリコン層とＨＳＧとの隙間を埋めて前記ＨＳＧを
覆うようにシリコン膜を堆積して下部電極を形成する工
程、誘電体膜を形成する工程、及び上部電極を形成する
工程とを少なくとも含むことを特徴とするキャパシタの
形成方法である。
【００１１】また、本発明は、シリコン層と、該シリコ
ン層上に形成された球状のシリコン粒とを有するＨＳＧ
下部電極であって、前記シリコン粒は、前記シリコン層
との接触面側でその径（第１の直径）の細くなる首を有
し、該シリコン粒の凹凸形状を保って、且つ前記首の周
囲の前記シリコン層との隙間を埋めて前記シリコン粒を
覆うように形成されたシリコン膜を備え、前記シリコン
膜で覆われた首の直径（第２の直径）が、前記シリコン
膜によって覆われて形成されたシリコン粒の最大直径よ
りも小さく形成されていることを特徴とする下部電極構
造、並びに上記の下部電極構造上に形成された誘電体膜
と、前記誘電体膜上に形成された導電膜とを備えること
を特徴とするキャパシタに関するものである。
ン層上に形成された球状のシリコン粒とを有するＨＳＧ
下部電極であって、前記シリコン粒は、前記シリコン層
との接触面側でその径（第１の直径）の細くなる首を有
し、該シリコン粒の凹凸形状を保って、且つ前記首の周
囲の前記シリコン層との隙間を埋めて前記シリコン粒を
覆うように形成されたシリコン膜を備え、前記シリコン
膜で覆われた首の直径（第２の直径）が、前記シリコン
膜によって覆われて形成されたシリコン粒の最大直径よ
りも小さく形成されていることを特徴とする下部電極構
造、並びに上記の下部電極構造上に形成された誘電体膜
と、前記誘電体膜上に形成された導電膜とを備えること
を特徴とするキャパシタに関するものである。
【００１２】
【発明の実施の形態】本発明では、下部電極上に前記形
状のＨＳＧシリコンを形成する工程と、形成されたＨＳ
Ｇの凹凸を反映させて、かつこれを覆うようにノンドー
プ、又は不純物をドープしたシリコン膜を堆積する工程
と、誘電体膜を形成する工程と、上部電極を形成する工
程とを少なくとも含んで構成される。
状のＨＳＧシリコンを形成する工程と、形成されたＨＳ
Ｇの凹凸を反映させて、かつこれを覆うようにノンドー
プ、又は不純物をドープしたシリコン膜を堆積する工程
と、誘電体膜を形成する工程と、上部電極を形成する工
程とを少なくとも含んで構成される。
【００１３】つまり、形成されたＨＳＧの表面にシリコ
ン膜を堆積することで、その後の熱拡散工程において下
部電極からの不純物の拡散経路となるＨＳＧの「首」を
太らせ、不純物がＨＳＧ本体に拡散しやすいようにする
のである。
ン膜を堆積することで、その後の熱拡散工程において下
部電極からの不純物の拡散経路となるＨＳＧの「首」を
太らせ、不純物がＨＳＧ本体に拡散しやすいようにする
のである。
【００１４】本発明では、ＨＳＧ上にシリコン膜を堆積
することで、ＨＳＧのみの場合と比べて表面積の減少は
避けられない。そこで、堆積したシリコン膜の一部を残
して、等方的なシリコンのエッチングを行う工程を設け
ることで、本発明の効果を損なわずに、シリコン膜の形
成によって減少した表面積を一部回復することができ
る。
することで、ＨＳＧのみの場合と比べて表面積の減少は
避けられない。そこで、堆積したシリコン膜の一部を残
して、等方的なシリコンのエッチングを行う工程を設け
ることで、本発明の効果を損なわずに、シリコン膜の形
成によって減少した表面積を一部回復することができ
る。
【００１５】また、本発明では、形成されたＨＳＧの表
面に不純物ドープシリコン膜を堆積することで、不純物
の拡散経路となるＨＳＧの「首」を太らせるとともに、
不純物ドープシリコン膜自体を不純物のＨＳＧへの供給
源とすることができる。
面に不純物ドープシリコン膜を堆積することで、不純物
の拡散経路となるＨＳＧの「首」を太らせるとともに、
不純物ドープシリコン膜自体を不純物のＨＳＧへの供給
源とすることができる。
【００１６】下部電極上にＨＳＧシリコンを選択的に形
成する工程の後、大気に曝露すること無くそのまま同一
反応炉内でＨＳＧを覆うノンドープシリコン又は、ドー
プトシリコンを堆積させることで、ＨＳＧシリコンが酸
化されることなく好ましい。
成する工程の後、大気に曝露すること無くそのまま同一
反応炉内でＨＳＧを覆うノンドープシリコン又は、ドー
プトシリコンを堆積させることで、ＨＳＧシリコンが酸
化されることなく好ましい。
【００１７】ＨＳＧシリコンの形成方法は、例えば、本
出願人による特開平８−３０６６４６号公報等に詳細に
述べられている。すなわち、まず、所望の形状にパター
ニングされた下部電極上に、シラン（ＳｉＨ4）又はジ
シラン（Ｓｉ2Ｈ6）等のシリコンを含むガス化可能な化
合物をガス状態で、所望により不活性ガス等で希釈し
て、例えば１ｍＴｏｒｒ程度の減圧下で５５０〜５７０
℃程度の温度で照射するいわゆるＬＰ−ＣＶＤ法によ
り、シリコンの微結晶を含むノンドープのアモルファス
シリコン膜を形成する。所望の膜厚のアモルファスシリ
コン膜が形成されたところで、シラン又はジシランの照
射を止め、高真空或いは不活性雰囲気中でアニールを行
ってＨＳＧを球状に成長させる。アニールすることによ
って、前記シリコンの微結晶を核としてその核周辺のシ
リコン原子がマイグレーションしてＨＳＧの成長が起こ
る。
出願人による特開平８−３０６６４６号公報等に詳細に
述べられている。すなわち、まず、所望の形状にパター
ニングされた下部電極上に、シラン（ＳｉＨ4）又はジ
シラン（Ｓｉ2Ｈ6）等のシリコンを含むガス化可能な化
合物をガス状態で、所望により不活性ガス等で希釈し
て、例えば１ｍＴｏｒｒ程度の減圧下で５５０〜５７０
℃程度の温度で照射するいわゆるＬＰ−ＣＶＤ法によ
り、シリコンの微結晶を含むノンドープのアモルファス
シリコン膜を形成する。所望の膜厚のアモルファスシリ
コン膜が形成されたところで、シラン又はジシランの照
射を止め、高真空或いは不活性雰囲気中でアニールを行
ってＨＳＧを球状に成長させる。アニールすることによ
って、前記シリコンの微結晶を核としてその核周辺のシ
リコン原子がマイグレーションしてＨＳＧの成長が起こ
る。
【００１８】ノンドープアモルファスシリコン膜の形成
は、前記ＬＰ−ＣＶＤ法以外にも分子線エピタキシー
（ＭＢＥ）法によっても良い。
は、前記ＬＰ−ＣＶＤ法以外にも分子線エピタキシー
（ＭＢＥ）法によっても良い。
【００１９】ＨＳＧを成長させるアニール条件として
は、アニール温度、アニール時間を調整して所望のグレ
インサイズまでＨＳＧの成長を行えば良く、例えば、５
５０〜６００℃の温度で約２〜６０分間行う。なお、ア
ニール時間に関しては、アニール温度とアモルファスシ
リコンの不純物濃度、そして、目標とするＨＳＧのサイ
ズに依存する。
は、アニール温度、アニール時間を調整して所望のグレ
インサイズまでＨＳＧの成長を行えば良く、例えば、５
５０〜６００℃の温度で約２〜６０分間行う。なお、ア
ニール時間に関しては、アニール温度とアモルファスシ
リコンの不純物濃度、そして、目標とするＨＳＧのサイ
ズに依存する。
【００２０】本発明では下部電極は不純物をドープした
アモルファスシリコンで形成する。不純物のドープ量は
所望の電極特性が得られれば特に制限はないが、好まし
くは１．０Ｅ２０〜５．０Ｅ２０ ａｔｏｍｓ／ｃｃ程
度が望ましい。不純物のドーピングはアモルファスシリ
コン成膜時に所望の不純物を導入できる原料を同時に投
入しても、ノンドープアモルファスシリコン成膜後にイ
オン注入しても良い。
アモルファスシリコンで形成する。不純物のドープ量は
所望の電極特性が得られれば特に制限はないが、好まし
くは１．０Ｅ２０〜５．０Ｅ２０ ａｔｏｍｓ／ｃｃ程
度が望ましい。不純物のドーピングはアモルファスシリ
コン成膜時に所望の不純物を導入できる原料を同時に投
入しても、ノンドープアモルファスシリコン成膜後にイ
オン注入しても良い。
【００２１】本発明において、不純物とは、シリコンに
導電性を付与できるものであればいずれでも良いが、好
ましくはリン（P）、砒素（As）、アンチモン（Sb）、
ビスマス（Bi）等のｎ型不純物が挙げられ、特にリンは
好ましい。
導電性を付与できるものであればいずれでも良いが、好
ましくはリン（P）、砒素（As）、アンチモン（Sb）、
ビスマス（Bi）等のｎ型不純物が挙げられ、特にリンは
好ましい。
【００２２】本発明において形成されるＨＳＧシリコン
の形状としては、球状、半球状、又は、マッシュルーム
状とでも形容される形状で、下地の下部電極との接触面
側の径がその成長方向に垂直な面の最大径よりも小さく
なり、その部分がくびれた、いわゆる「首」を有する構
造である。ＨＳＧの成長によっては、ＨＳＧグレイン同
士が接触して球状ではなくなるが、その場合であっても
その断面は、個々のグレインの下部電極との接触面側で
細くなる首を保持する形状である。
の形状としては、球状、半球状、又は、マッシュルーム
状とでも形容される形状で、下地の下部電極との接触面
側の径がその成長方向に垂直な面の最大径よりも小さく
なり、その部分がくびれた、いわゆる「首」を有する構
造である。ＨＳＧの成長によっては、ＨＳＧグレイン同
士が接触して球状ではなくなるが、その場合であっても
その断面は、個々のグレインの下部電極との接触面側で
細くなる首を保持する形状である。
【００２３】ＨＳＧの最大径は、好ましくは約３００〜
９００Å、より好ましくは約５００〜７００Å程度であ
る。
９００Å、より好ましくは約５００〜７００Å程度であ
る。
【００２４】図９は、ＨＳＧの最大径に対する首の径の
比と、良品率および容量比（−１Ｖの印加電圧におい
て、ＨＳＧ化しない場合を１とした）との関係を調べた
ものである。ＨＳＧの最大径に対する首の径の比の測定
は、ＨＳＧ化後のリンドープシリコンの成長膜厚を変え
て作製したサンプルに対して断面ＳＥＭを撮影し、５０
個のＨＳＧに対して、それぞれＨＳＧの首の径とＨＳＧ
の最大径との比を測定し、平均を求めた。初期（リンド
ープシリコン成膜前）のＨＳＧのグレインサイズは、約
６００Å、首の径の比は約０．２（首の径は約１２０
Å）になるように設定した。
比と、良品率および容量比（−１Ｖの印加電圧におい
て、ＨＳＧ化しない場合を１とした）との関係を調べた
ものである。ＨＳＧの最大径に対する首の径の比の測定
は、ＨＳＧ化後のリンドープシリコンの成長膜厚を変え
て作製したサンプルに対して断面ＳＥＭを撮影し、５０
個のＨＳＧに対して、それぞれＨＳＧの首の径とＨＳＧ
の最大径との比を測定し、平均を求めた。初期（リンド
ープシリコン成膜前）のＨＳＧのグレインサイズは、約
６００Å、首の径の比は約０．２（首の径は約１２０
Å）になるように設定した。
【００２５】首の径の比が約０．３より小さい場合、空
乏化によって容量の増加は小さいが、約０．４付近で最
大となる。その後、０．９までは緩やかに減少し、０．
９を越えるとグレイン同士が連結して凹部が埋め込まれ
急激に容量が低下する。また、良品率は、０．４から
０．９５の範囲で９５%以上を示す。０．４未満で良品
率が低下するのは、ＨＳＧが欠損し、電極間ショートを
引き起こし、空乏化によって容量が低下するためであ
る。また、０．９５を越えて良品率が低下するのは、凹
部が埋め込まれて表面積拡大効果が失われ、容量が低下
することに起因するものと考えられる。従って、シリコ
ン膜で太くした首の径をＨＳＧの最大径に対して０．４
〜０．９５、より好ましくは０．４〜０．９に設定する
ことで、大きな容量が得られ、かつ高い良品率が得られ
ることがわかる。
乏化によって容量の増加は小さいが、約０．４付近で最
大となる。その後、０．９までは緩やかに減少し、０．
９を越えるとグレイン同士が連結して凹部が埋め込まれ
急激に容量が低下する。また、良品率は、０．４から
０．９５の範囲で９５%以上を示す。０．４未満で良品
率が低下するのは、ＨＳＧが欠損し、電極間ショートを
引き起こし、空乏化によって容量が低下するためであ
る。また、０．９５を越えて良品率が低下するのは、凹
部が埋め込まれて表面積拡大効果が失われ、容量が低下
することに起因するものと考えられる。従って、シリコ
ン膜で太くした首の径をＨＳＧの最大径に対して０．４
〜０．９５、より好ましくは０．４〜０．９に設定する
ことで、大きな容量が得られ、かつ高い良品率が得られ
ることがわかる。
【００２６】なお、従来技術では、首の径の比を太くし
ようとする場合、グレインの大きさを小さく抑える必要
があり、容量増加も小さくなる。また、容量増加を大き
くしようとしてグレインの大きさを十分大きく設定する
と、首の径の比は逆に小さくなるため、欠損し易くなる
という欠点があったことは既に述べた通りである。本発
明では、表面積増加の大きい直径５００Å以上のＨＳＧ
においても、その首の径を比較的自由に制御することを
可能にしている点は、特筆すべきものである。
ようとする場合、グレインの大きさを小さく抑える必要
があり、容量増加も小さくなる。また、容量増加を大き
くしようとしてグレインの大きさを十分大きく設定する
と、首の径の比は逆に小さくなるため、欠損し易くなる
という欠点があったことは既に述べた通りである。本発
明では、表面積増加の大きい直径５００Å以上のＨＳＧ
においても、その首の径を比較的自由に制御することを
可能にしている点は、特筆すべきものである。
【００２７】このＨＳＧの成長後、本発明では好ましく
はＬＰ−ＣＶＤ法によりシリコン膜を堆積して、ＨＳＧ
の凹凸形状を保持しつつ、前記首を太らせる。ＬＰ−Ｃ
ＶＤ法による堆積膜形成により、例えばＨＳＧ同士が接
触して連結してしまった場合であっても、その隙間を介
して成膜ガスが進入できるため、前記したように首を太
らせることができる。
はＬＰ−ＣＶＤ法によりシリコン膜を堆積して、ＨＳＧ
の凹凸形状を保持しつつ、前記首を太らせる。ＬＰ−Ｃ
ＶＤ法による堆積膜形成により、例えばＨＳＧ同士が接
触して連結してしまった場合であっても、その隙間を介
して成膜ガスが進入できるため、前記したように首を太
らせることができる。
【００２８】この工程で形成するシリコン膜は、ノンド
ープシリコン膜であっても不純物をドープしたシリコン
膜であっても良い。不純物をドープしたシリコン膜を形
成した場合、形成したシリコン膜自身が不純物供給源と
なり、ＨＳＧ内への不純物ドープ量が増大するため、キ
ャパシタとして作用させた場合にマイナスバイアス側の
空乏化が更に抑制され好ましい。
ープシリコン膜であっても不純物をドープしたシリコン
膜であっても良い。不純物をドープしたシリコン膜を形
成した場合、形成したシリコン膜自身が不純物供給源と
なり、ＨＳＧ内への不純物ドープ量が増大するため、キ
ャパシタとして作用させた場合にマイナスバイアス側の
空乏化が更に抑制され好ましい。
【００２９】また、本発明では、ＨＳＧへノンドープ又
はドープトシリコンを堆積した後、更にＰＯＣｌ3雰囲
気で熱処理を行い、外部から不純物を導入させることも
できる。ＰＯＣｌ3雰囲気で熱処理を行うことでリンガ
ラス層が形成されるが、形成されたリンガラス層をフッ
酸で除去して、以下の工程を続ければ良い。このように
外部から不純物を導入することで、マイナス側の空乏化
がより抑制される。
はドープトシリコンを堆積した後、更にＰＯＣｌ3雰囲
気で熱処理を行い、外部から不純物を導入させることも
できる。ＰＯＣｌ3雰囲気で熱処理を行うことでリンガ
ラス層が形成されるが、形成されたリンガラス層をフッ
酸で除去して、以下の工程を続ければ良い。このように
外部から不純物を導入することで、マイナス側の空乏化
がより抑制される。
【００３０】このように首を太くしたＨＳＧ上に誘電体
膜を形成する。誘電体膜としては従来公知の材料が使用
可能であり、例えば、窒化シリコン膜を成膜した後、酸
化雰囲気でその表面を酸化して誘電体膜とすることがで
きる。このような誘電体膜はＳｉＯ2膜換算で４５〜６
０Å、より好ましくは４８〜５０Å程度の厚みに形成さ
れる。
膜を形成する。誘電体膜としては従来公知の材料が使用
可能であり、例えば、窒化シリコン膜を成膜した後、酸
化雰囲気でその表面を酸化して誘電体膜とすることがで
きる。このような誘電体膜はＳｉＯ2膜換算で４５〜６
０Å、より好ましくは４８〜５０Å程度の厚みに形成さ
れる。
【００３１】その後、キャパシタの上部電極を形成す
る。上部電極は、下部電極と同様に不純物をドープした
アモルファスシリコン膜で形成することができる。また
上部電極としては、窒化チタンやタングステンなどの金
属電極を使用しても良く、その場合は、誘電体膜として
酸化タンタルなどを使用することもできる。
る。上部電極は、下部電極と同様に不純物をドープした
アモルファスシリコン膜で形成することができる。また
上部電極としては、窒化チタンやタングステンなどの金
属電極を使用しても良く、その場合は、誘電体膜として
酸化タンタルなどを使用することもできる。
【００３２】ＨＳＧへの不純物拡散は、製造工程中の各
熱処理工程で拡散される。また、別途熱拡散させる工程
を設けても良い。不純物の熱拡散は６００℃以上、好ま
しくは７００℃以上に加熱されることで実施される。熱
拡散の温度は素子特性に応じて適宜最適の温度を選択す
れば良い。
熱処理工程で拡散される。また、別途熱拡散させる工程
を設けても良い。不純物の熱拡散は６００℃以上、好ま
しくは７００℃以上に加熱されることで実施される。熱
拡散の温度は素子特性に応じて適宜最適の温度を選択す
れば良い。
【００３３】
【実施例】以下、本発明の半導体装置のキャパシタの形
成方法に限って、具体的な例を挙げて詳細に説明する
が、本発明はこれらの実施例のみに限定されるものでは
ない。
成方法に限って、具体的な例を挙げて詳細に説明する
が、本発明はこれらの実施例のみに限定されるものでは
ない。
【００３４】実施例１ 先ず、図３に示すように、半導体基板にトランジスタ等
を形成した後、層間絶縁膜５上に半導体基板の所定箇所
との電気的接続がなされるようにコンタクトホール６を
開孔し、次に、不純物としてリンを含むアモルファスシ
リコンを成膜した。
を形成した後、層間絶縁膜５上に半導体基板の所定箇所
との電気的接続がなされるようにコンタクトホール６を
開孔し、次に、不純物としてリンを含むアモルファスシ
リコンを成膜した。
【００３５】その後、既知のリソグラフィー技術と、エ
ッチング技術を用いて所望の形状にパターニングを行っ
て下部電極７とした。
ッチング技術を用いて所望の形状にパターニングを行っ
て下部電極７とした。
【００３６】次に、下部電極表面の自然酸化膜等を除去
した後、５５０〜５７０℃の温度で、先ず１ｍTorr程度
の圧力で、シラン（アルゴンベース２０％）を照射し、
下部電極７の表面に選択的に微結晶を含むノンドープの
アモルファスシリコン膜を約１００〜１５０Å形成し
た。（この段階ではＨＳＧの成長は起こらない。シラン
の照射中はＨＳＧは成長しないことが判っている。）
した後、５５０〜５７０℃の温度で、先ず１ｍTorr程度
の圧力で、シラン（アルゴンベース２０％）を照射し、
下部電極７の表面に選択的に微結晶を含むノンドープの
アモルファスシリコン膜を約１００〜１５０Å形成し
た。（この段階ではＨＳＧの成長は起こらない。シラン
の照射中はＨＳＧは成長しないことが判っている。）
【００３７】その後、シランの照射を止め、アニールを
行って、ＨＳＧ８を直径約５００〜７００Åに成長させ
た。ＨＳＧを形成した後の断面を模式的に図４に示す。
同図に示すように、成長したＨＳＧと下地のリンがドー
プされたアモルファスシリコンとは、８０Å程度の細い
「首」３を介してつながっている。「首」と下地アモル
ファスシリコンの間は、５０〜８０Å程度の隙間があ
る。
行って、ＨＳＧ８を直径約５００〜７００Åに成長させ
た。ＨＳＧを形成した後の断面を模式的に図４に示す。
同図に示すように、成長したＨＳＧと下地のリンがドー
プされたアモルファスシリコンとは、８０Å程度の細い
「首」３を介してつながっている。「首」と下地アモル
ファスシリコンの間は、５０〜８０Å程度の隙間があ
る。
【００３８】次に、再度シランを照射して、ＨＳＧが形
成された下部電極表面に、選択的にシリコン膜４を約50
Å形成した。このときの、一つのＨＳＧの様子を模式的
に図１に示す。断面をＳＥＭによって観察したところ、
シリコン膜４によって、図１に示すようにＨＳＧの
「首」と下地アモルファスシリコンとの間の隙間が埋め
られて、首が太り、〜５００Å程度となった。
成された下部電極表面に、選択的にシリコン膜４を約50
Å形成した。このときの、一つのＨＳＧの様子を模式的
に図１に示す。断面をＳＥＭによって観察したところ、
シリコン膜４によって、図１に示すようにＨＳＧの
「首」と下地アモルファスシリコンとの間の隙間が埋め
られて、首が太り、〜５００Å程度となった。
【００３９】次に、図５に示すように、誘電体膜として
既知のＬＰ−ＣＶＤ法により７００℃で６０Åの窒化シ
リコン膜９を形成した。
既知のＬＰ−ＣＶＤ法により７００℃で６０Åの窒化シ
リコン膜９を形成した。
【００４０】続いて８００℃３０分のパイロジェニック
酸化を行い窒化シリコン膜の表面の一部を酸化膜に換え
た（図示せず）。次に、図６に示すように、既知のＬＰ
−ＣＶＤ法により、不純物としてリンを３Ｅ２０atoms/
cc含むシリコン膜を形成して、上部電極１０とした。そ
の後、さらに層間絶縁膜（ＢＰＳＧ）１１を堆積し、８
００℃１０分の熱処理を施して不純物を活性化させた
（図７）。
酸化を行い窒化シリコン膜の表面の一部を酸化膜に換え
た（図示せず）。次に、図６に示すように、既知のＬＰ
−ＣＶＤ法により、不純物としてリンを３Ｅ２０atoms/
cc含むシリコン膜を形成して、上部電極１０とした。そ
の後、さらに層間絶縁膜（ＢＰＳＧ）１１を堆積し、８
００℃１０分の熱処理を施して不純物を活性化させた
（図７）。
【００４１】このようにして形成された、キャパシタの
Ｃ−Ｖ特性を図８に示す。また、比較例としてシリコン
膜４を形成せずに同様にして形成したキャパシタ（従来
技術）、及び参考としてＨＳＧの無いキャパシタののＣ
−Ｖ特性も図８に示す。
Ｃ−Ｖ特性を図８に示す。また、比較例としてシリコン
膜４を形成せずに同様にして形成したキャパシタ（従来
技術）、及び参考としてＨＳＧの無いキャパシタののＣ
−Ｖ特性も図８に示す。
【００４２】容量Ｃｓの最大値は、若干比較例で形成し
たものに比べ劣っているが、実際にデバイスで使用され
る−１．２Ｖ付近では、逆に本発明のほうが容量が高く
なることが判る。
たものに比べ劣っているが、実際にデバイスで使用され
る−１．２Ｖ付近では、逆に本発明のほうが容量が高く
なることが判る。
【００４３】ＨＳＧシリコンを形成した直後は、その中
に不純物を含まないことから、電極として機能させる為
には、後から何らかの方法で、不純物を導入しなければ
ならない。
に不純物を含まないことから、電極として機能させる為
には、後から何らかの方法で、不純物を導入しなければ
ならない。
【００４４】比較例では不純物をＨＳＧの下地から細い
８０Å程度の「首」３を通してＨＳＧ本体に、熱拡散に
よって導入しなければならないが、この「首」３の細さ
が、「ボトルネック」になっていた。
８０Å程度の「首」３を通してＨＳＧ本体に、熱拡散に
よって導入しなければならないが、この「首」３の細さ
が、「ボトルネック」になっていた。
【００４５】本発明では、「首」３を太らせることで、
比較例よりも、不純物のＨＳＧへの導入を容易にしてい
る。また、比較例では「首」３が細い為に、洗浄等の工
程で、ＨＳＧが欠損し、この破片が電極間ショートの原
因になり、歩留まりを劣化させる場合があったが、本発
明では、「首」が補強されることで、機械的な損傷に対
する耐性も向上している。
比較例よりも、不純物のＨＳＧへの導入を容易にしてい
る。また、比較例では「首」３が細い為に、洗浄等の工
程で、ＨＳＧが欠損し、この破片が電極間ショートの原
因になり、歩留まりを劣化させる場合があったが、本発
明では、「首」が補強されることで、機械的な損傷に対
する耐性も向上している。
【００４６】実施例２ 実施例１では、Ｃｓの最大値は、比較例に比べて、若干
減少するという不利益があった。これは、ＨＳＧ上に成
膜することによって、凹部の一部が埋め込まれ、表面積
が減少した為であると考えられる。そこで、ＨＳＧ上に
シリコンを選択成長した後に、６０℃のアンモニアと過
酸化水素水の混合水溶液を用いて、そのシリコンを約３
０Åエッチングした。
減少するという不利益があった。これは、ＨＳＧ上に成
膜することによって、凹部の一部が埋め込まれ、表面積
が減少した為であると考えられる。そこで、ＨＳＧ上に
シリコンを選択成長した後に、６０℃のアンモニアと過
酸化水素水の混合水溶液を用いて、そのシリコンを約３
０Åエッチングした。
【００４７】このエッチングは等方的に行われるので、
一度埋め込まれた「首」３と下地のシリコンとの間はそ
のまま残り、一度太らせた「首」も〜４４０Å程度にし
か細らないことが判った。この様子を図２に示す。
一度埋め込まれた「首」３と下地のシリコンとの間はそ
のまま残り、一度太らせた「首」も〜４４０Å程度にし
か細らないことが判った。この様子を図２に示す。
【００４８】以下、実施例１と同様にしてキャパシタを
形成した。このようにして形成したキャパシタのＣ−Ｖ
特性を図８に示す。
形成した。このようにして形成したキャパシタのＣ−Ｖ
特性を図８に示す。
【００４９】表面積の回復に対して、首の細りが少ない
ので、Ｃｓの最大値も、実施例１よりも向上しているの
が判る。
ので、Ｃｓの最大値も、実施例１よりも向上しているの
が判る。
【００５０】実施例３ 実施例１、実施例２では、ＨＳＧ上にノンドープのシリ
コンを成膜していたが、不純物を導入する為にノンドー
プシリコンの替わりに、リンドープト・シリコンを成膜
した。リンドープト・シリコンはホスフィン（ＰＨ3）
とシランを含むガス系から温度５３０℃〜５７０℃、圧
力約1mTorrで選択的に成膜した。成膜に際しては、ＰＨ
3を先に流し、その後シランを流して、3Ｅ20 atoms/cc
以上の濃度になるようにして、約５０Å成膜した。
コンを成膜していたが、不純物を導入する為にノンドー
プシリコンの替わりに、リンドープト・シリコンを成膜
した。リンドープト・シリコンはホスフィン（ＰＨ3）
とシランを含むガス系から温度５３０℃〜５７０℃、圧
力約1mTorrで選択的に成膜した。成膜に際しては、ＰＨ
3を先に流し、その後シランを流して、3Ｅ20 atoms/cc
以上の濃度になるようにして、約５０Å成膜した。
【００５１】以下、実施例１と同様にしてキャパシタを
形成した。このようにして形成したキャパシタのＣ−Ｖ
特性を図８に示す（実施例３−１）。
形成した。このようにして形成したキャパシタのＣ−Ｖ
特性を図８に示す（実施例３−１）。
【００５２】また、リンドープト・シリコン形成後、実
施例２と同様にして約１０Å等方性エッチングし、以下
同様にして形成したキャパシタのＣ−Ｖ特性も図８に示
す（実施例３−２）。実施例１、２と比較してマイナス
側の空乏化がさらに抑制されているのが判る。
施例２と同様にして約１０Å等方性エッチングし、以下
同様にして形成したキャパシタのＣ−Ｖ特性も図８に示
す（実施例３−２）。実施例１、２と比較してマイナス
側の空乏化がさらに抑制されているのが判る。
【００５３】実施例４ ノンドープシリコン又はリンドープトシリコンをＨＳＧ
上に成膜した後、更にＰＯＣｌ3雰囲気で熱処理を行
い、リンを外部からＨＳＧへ熱拡散させる例について説
明する。
上に成膜した後、更にＰＯＣｌ3雰囲気で熱処理を行
い、リンを外部からＨＳＧへ熱拡散させる例について説
明する。
【００５４】例えば、実施例１と同様にしてＨＳＧを形
成した後、約１００ÅのノンドープシリコンをＨＳＧ上
に堆積した。その後、８００℃のＰＯＣｌ3雰囲気で５
分間の熱処理を行ったところ、約１２０Åのリンガラス
層が形成された。その後、形成されたリンガラス層をフ
ッ酸で除去し、実施例１と同様にして、誘電体膜と上部
電極を形成して、キャパシタとした。
成した後、約１００ÅのノンドープシリコンをＨＳＧ上
に堆積した。その後、８００℃のＰＯＣｌ3雰囲気で５
分間の熱処理を行ったところ、約１２０Åのリンガラス
層が形成された。その後、形成されたリンガラス層をフ
ッ酸で除去し、実施例１と同様にして、誘電体膜と上部
電極を形成して、キャパシタとした。
【００５５】このようにして作成したキャパシタのＣ−
Ｖ特性を図８に示す。マイナス側（下部電極側）での空
乏化が更に抑制されていることが判る。
Ｖ特性を図８に示す。マイナス側（下部電極側）での空
乏化が更に抑制されていることが判る。
【００５６】ＨＳＧの首を太らせずに従来の技術を用い
てリン拡散を行った場合、ＨＳＧの首の一部又は全部が
リンガラス層に変換されてしまい、フッ酸でリンガラス
層を除去する際にＨＳＧの脱落が生じ、容量が増加しな
かった。また、脱離したＨＳＧが下部電極間をショート
させて歩留まりを著しく低下させていた。
てリン拡散を行った場合、ＨＳＧの首の一部又は全部が
リンガラス層に変換されてしまい、フッ酸でリンガラス
層を除去する際にＨＳＧの脱落が生じ、容量が増加しな
かった。また、脱離したＨＳＧが下部電極間をショート
させて歩留まりを著しく低下させていた。
【００５７】
【発明の効果】本発明によれば、ＨＳＧの首を太らせた
ことで、不純物をＨＳＧ内に充分導入することができ、
空乏化が防げ、必要なキャパシタの容量値を確保するこ
とが出来るようになる。
ことで、不純物をＨＳＧ内に充分導入することができ、
空乏化が防げ、必要なキャパシタの容量値を確保するこ
とが出来るようになる。
【００５８】また、首を太らせることにより洗浄等に対
する機械的耐性が強くなり、歩留まりが向上する。
する機械的耐性が強くなり、歩留まりが向上する。
【図１】本発明の一実施形態になるＨＳＧ部分の拡大断
面図である。
面図である。
【図２】本発明の他の実施形態になるＨＳＧ部分の拡大
断面図である。
断面図である。
【図３】本発明のキャパシタの形成工程を説明する図
で、ＨＳＧ形成前の下部電極部分の概略断面図である。
で、ＨＳＧ形成前の下部電極部分の概略断面図である。
【図４】図３で示した下部電極にＨＳＧを形成した状態
を示す概略断面図である。
を示す概略断面図である。
【図５】図４で示したＨＳＧ付きキャパシタ上に誘電体
膜を形成した状態を示す概略断面図である。
膜を形成した状態を示す概略断面図である。
【図６】図５で示した構成に上部電極を形成した状態を
示す概略断面図である。
示す概略断面図である。
【図７】図６で示した構成に層間絶縁膜を形成した状態
を示す概略断面図である。
を示す概略断面図である。
【図８】各実施例及び比較例で形成したキャパシタのＣ
−Ｖ特性を示すグラフである。
−Ｖ特性を示すグラフである。
【図９】ＨＳＧの最大径に対するシリコン膜形成により
太らせた首の径の比と良品率、容量比との関係を示すグ
ラフである。
太らせた首の径の比と良品率、容量比との関係を示すグ
ラフである。
１ リン・ドープト・アモルファスシリコン膜 ２ ＨＳＧシリコン ３ ＨＳＧの首 ４ シリコン膜 ５ 層間絶縁膜 ６ コンタクトホール ７ 下部電極 ８ ＨＳＧ ９ 窒化シリコン膜 １０ 上部電極 １１ 層間絶縁膜（BPSG膜）
Claims (14)
- 【請求項１】 シリコン層と、該シリコン層上に形成さ
れた球状のシリコン粒とを有するＨＳＧ下部電極であっ
て、 前記シリコン粒は、前記シリコン層との接触面側でその
径（第１の直径）の細くなる首を有し、該シリコン粒の
凹凸形状を保って、且つ前記首の周囲の前記シリコン層
との隙間を埋めて前記シリコン粒を覆うように形成され
たシリコン膜を備え、 前記シリコン膜で覆われた首の直径（第２の直径）が、
前記シリコン膜によって覆われて形成されたシリコン粒
の最大直径よりも小さく形成されていることを特徴とす
る下部電極構造。 - 【請求項２】 前記第２の直径は、前記第１の直径より
大きく形成されていることを特徴とする請求項１に記載
の下部電極構造。 - 【請求項３】 前記シリコン層は、不純物を含むシリコ
ンによって構成されていることを特徴とする請求項１に
記載の下部電極構造。 - 【請求項４】 前記シリコン膜は、不純物を含むシリコ
ンによって構成されていることを特徴とする請求項１に
記載の下部電極構造。 - 【請求項５】 請求項１〜４のいずれか１項に記載の下
部電極構造上に形成された誘電体膜と、前記誘電体膜上
に形成された導電膜とを備えることを特徴とするキャパ
シタ。 - 【請求項６】 ポリシリコン下部電極、誘電体膜、及び
上部電極から構成されるキャパシタの形成方法であっ
て、 シリコン層上に該シリコン層との接触面側でその径の細
くなる首を有するＨＳＧシリコンを形成する工程、 形成されたＨＳＧの凹凸形状を保って、かつ前記首の周
囲の前記シリコン層とＨＳＧとの隙間を埋めて前記ＨＳ
Ｇを覆うようにシリコン膜を堆積して下部電極を形成す
る工程、誘電体膜を形成する工程、及び上部電極を形成
する工程とを少なくとも含むことを特徴とするキャパシ
タの形成方法。 - 【請求項７】 前記ＨＳＧ上に堆積したシリコン膜が減
圧化学気相成長（ＬＰ−ＣＶＤ）法によって形成された
ものであることを特徴とする請求項６に記載のキャパシ
タの形成方法。 - 【請求項８】 前記ＨＳＧ上に堆積したシリコン膜がノ
ンドープシリコン膜である請求項６又は７に記載のキャ
パシタの形成方法。 - 【請求項９】 前記ＨＳＧ上に堆積したシリコン膜が不
純物をドープしたシリコン膜である請求項６又は７に記
載のキャパシタの形成方法。 - 【請求項１０】 前記シリコン膜中の不純物が１Ｅ２０
ａｔｏｍｓ／ｃｃ以上である請求項９に記載のキャパ
シタの形成方法。 - 【請求項１１】 前記ＨＳＧ上に堆積したシリコン膜の
一部を残して、等方的なシリコンのエッチングを行う工
程を含むことを特徴とする請求項６〜１０のいずれか１
項に記載のキャパシタの形成方法。 - 【請求項１２】 下部電極上に選択的にＨＳＧシリコン
を形成する工程の後、大気に曝露することなくそのまま
同一反応炉内で、少なくともＨＳＧを覆うようにシリコ
ン膜を堆積することを特徴とする請求項６〜１１のいず
れか１項に記載のキャパシタの形成方法。 - 【請求項１３】 ＨＳＧ上にシリコン膜を堆積した後、
更にＰＯＣｌ3雰囲気で熱処理を行う工程を有すること
を特徴とする請求項６〜１２のいずれか１項に記載のキ
ャパシタの形成方法。 - 【請求項１４】 ＨＳＧの最大径に対する前記シリコン
膜で太らせたＨＳＧの首の径の比が０．４〜０．９５で
あることを特徴とする請求項６〜１３のいずれか１項に
記載のキャパシタの形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10032854A JPH11233735A (ja) | 1998-02-16 | 1998-02-16 | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
| TW088102299A TW425617B (en) | 1998-02-16 | 1999-02-12 | HSG lower electrode structure, capacitor using the same, and the formation of the capacitor |
| US09/249,016 US6342714B1 (en) | 1998-02-16 | 1999-02-12 | HSG lower electrode structure having a neck supported by a silicon layer |
| KR1019990005325A KR100350588B1 (ko) | 1998-02-16 | 1999-02-13 | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 |
| CN99100804A CN1115730C (zh) | 1998-02-16 | 1999-02-14 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10032854A JPH11233735A (ja) | 1998-02-16 | 1998-02-16 | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233735A true JPH11233735A (ja) | 1999-08-27 |
Family
ID=12370436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10032854A Pending JPH11233735A (ja) | 1998-02-16 | 1998-02-16 | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6342714B1 (ja) |
| JP (1) | JPH11233735A (ja) |
| KR (1) | KR100350588B1 (ja) |
| CN (1) | CN1115730C (ja) |
| TW (1) | TW425617B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| KR100447976B1 (ko) * | 2001-12-28 | 2004-09-10 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823034B1 (ko) * | 2005-12-29 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
| JPS61208829A (ja) | 1985-03-14 | 1986-09-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3071268B2 (ja) * | 1991-10-23 | 2000-07-31 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JPH06275778A (ja) | 1993-03-23 | 1994-09-30 | Sony Corp | キャパシタの形成方法 |
| JP2833545B2 (ja) | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2638554B2 (ja) * | 1995-03-16 | 1997-08-06 | 日本電気株式会社 | 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法 |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| US5930625A (en) * | 1998-04-24 | 1999-07-27 | Vanguard International Semiconductor Corporation | Method for fabricating a stacked, or crown shaped, capacitor structure |
| US6037220A (en) * | 1998-07-24 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon |
| TW455935B (en) * | 1998-09-21 | 2001-09-21 | Mosel Vitelic Inc | Manufacture method of hemi-spherical grain structure on surface of semiconductor substrate |
-
1998
- 1998-02-16 JP JP10032854A patent/JPH11233735A/ja active Pending
-
1999
- 1999-02-12 US US09/249,016 patent/US6342714B1/en not_active Expired - Fee Related
- 1999-02-12 TW TW088102299A patent/TW425617B/zh not_active IP Right Cessation
- 1999-02-13 KR KR1019990005325A patent/KR100350588B1/ko not_active IP Right Cessation
- 1999-02-14 CN CN99100804A patent/CN1115730C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436761B1 (en) | 1999-09-10 | 2002-08-20 | Nec Corporation | Method for manufacturing semiconductor memory devices |
| KR100447976B1 (ko) * | 2001-12-28 | 2004-09-10 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100350588B1 (ko) | 2002-08-28 |
| CN1234611A (zh) | 1999-11-10 |
| US6342714B1 (en) | 2002-01-29 |
| CN1115730C (zh) | 2003-07-23 |
| TW425617B (en) | 2001-03-11 |
| KR19990072695A (ko) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| JP3180740B2 (ja) | キャパシタの製造方法 | |
| KR100702882B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100282709B1 (ko) | 반구형 실리콘을 이용한 캐패시터의 제조 방법 | |
| US8691656B2 (en) | Methods of forming an interconnect between a substrate bit line contact and a bit line in DRAM | |
| US5661071A (en) | Method of making an antifuse cell with tungsten silicide electrode | |
| KR100262927B1 (ko) | 반도체 장치 제조 방법 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11233735A (ja) | 下部電極構造、それを用いたキャパシタ及びその形成方法 | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| US6335242B1 (en) | Method for fabricating semiconductor device having a HSG layer | |
| US6472269B2 (en) | Method for forming capacitor | |
| US6187630B1 (en) | Method for forming hemispherical silicon grains on designated areas of silicon layer | |
| US20030186510A1 (en) | Seniconductor memory device with capacitor | |
| JP3621013B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH0778981A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3019803B2 (ja) | 半導体装置の製造方法 | |
| JP2570760B2 (ja) | 配線形成方法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| KR19990031793A (ko) | 헤미스피리컬 그레인층을 이용한 반도체장치의 커패시터 형성방법 | |
| JP2003078028A (ja) | 半導体装置およびその製造方法 | |
| KR19990016223A (ko) | 반구형 그레인 실리콘막을 이용하는 반도체 장치의 커패시터및 그 제조방법 | |
| JPH0969521A (ja) | 半導体装置の製造方法 | |
| JP2001196554A (ja) | 半導体装置の製造方法 | |
| JP2003017584A (ja) | 半導体装置及びその製造方法 |