JP3621013B2 - 半導体素子のキャパシタ製造方法 - Google Patents
半導体素子のキャパシタ製造方法 Download PDFInfo
- Publication number
- JP3621013B2 JP3621013B2 JP2000049964A JP2000049964A JP3621013B2 JP 3621013 B2 JP3621013 B2 JP 3621013B2 JP 2000049964 A JP2000049964 A JP 2000049964A JP 2000049964 A JP2000049964 A JP 2000049964A JP 3621013 B2 JP3621013 B2 JP 3621013B2
- Authority
- JP
- Japan
- Prior art keywords
- doping
- hsg
- lower electrode
- concentration
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係るもので、特にＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）の表面ドーピング濃度を極大化してＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ（ｂｒｅａｋ ｄｏｗｎ ｖｏｌｔａｇｅ）特性を向上させることができる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化が進行されるに従い、チップサイズを縮小すると共に大容量メモリを具現するため、同一占有面積内でキャパシタが占める面積を減らしキャパシタンスは大きく確保しようとする努力が進行されつつある。従って、現在、ＨＳＧ工程を適用してＤＲＡＭ素子のキャパシタ面積を極大化する方式により素子を製造している。
【０００３】
しかし、前記ＨＳＧ工程を適用して製造されたキャパシタは、ＨＳＧ自体がアンドープ−シリコン（ｕｎｄｏｐｅｄ−Ｓｉ）がシーディング（ｓｅｅｄｉｎｇ）された膜質であるため、素子駆動の時に下部電極の濃度低下に起因するディプリーションキャパシタンス（ｄｅｐｌｅｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）の減少が誘発されるだけでなく、ＤＲＡＭ素子の全体キャパシタンスが減少するという問題点が発生される。
前記問題を解決するため、最近、高濃度の下部電極が開発されて使用されている。図８はこのような従来のＤＲＡＭキャパシタ製造方法を示した工程ブロック図で、図９は前記工程ブロックに基づき製造されたキャパシタ構造を示した断面図であって、この図面を用いてその製造方法を第６段階に区分して簡単に説明する。
【０００４】
第１段階（１０）として、半導体基板１００上に層間絶縁膜１０２を形成する。第２段階（２０）として、下部電極の形成される部分を限定するマスクパターンを用いて半導体基板１００表面の所定部分が露出するように、層間絶縁膜１０２を食刻して前記絶縁膜１０２内に埋没コンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）ｈを形成する。
【０００５】
第３段階（３０）として、前記コンタクトホールｈの内部が充分に充填されるように、表面の露出した基板１００上部と層間絶縁膜１０２上に電極物質として高濃度Ｐ型不純物がドーピングされた非晶質（ａｍｏｒｐｈｏｕｓ）ポリシリコン膜を形成する。ここで、高濃度Ｐ型不純物とは、５×１０２０〜６×１０２０ａｔｏｍｓ／ｃｍ３程度のドーピング濃度を有する不純物を示す。次いで、下部電極形成部を限定するマスクパターンを用いてポリシリコン膜を選択食刻する。その結果、接触膜ｈを含んだ層間絶縁膜１０２上の所定部分にポリシリコン材質の下部電極１０４が形成される。
【０００６】
第４段階４０として、キャパシタの面積を極大化するため、下部電極１０４の表面露出部のみに選択的にＨＳＧ１０６を成長させる。
第５段階５０として、ＨＳＧ１０６の成長が完了された前記結果物上に残存するパーチクル（又は汚染物）を除去するためクリーニング（ｃｌｅａｎｉｎｇ）工程を施す。
第６段階６０として、前記ＨＳＧの表面濃度を高める目的として“高温／低圧”の工程条件下で、１８０分の間にＨＳＧ１０６内にＰＨ３不純物をドーピングすることにより、下部電極製造を完了する。このとき、前記高温は７００℃以上の温度を示し、低圧は２−３Ｔｏｒｒの圧力を示す。
【０００７】
その結果、半導体基板１００上に埋没コンタクトホールｈを具備した層間絶縁膜１０２が形成され、前記コンタクトホールを含んだ層間絶縁膜１０２上の所定部分に亘っては高濃度下部電極１０４が形成され、前記下部電極１０４の表面露出部に沿ってはＨＳＧ１０６が形成される構造のキャパシタが完成される。
しかし、前記工程技術を適用してＤＲＡＭキャパシタをなす下部電極を形成する場合、素子製造のときに次のような問題が発生する。
【０００８】
“高温／低圧”下でＨＳＧ１０６内にＰＨ３不純物をドーピングする方式によりＨＳＧ１０６の表面ドーピング濃度を高める場合、ＰＨ３ドーピングによりグレーン（ｇｒａｉｎ）の高さは減らし、上部模様は広く広げられる形態にＨＳＧの模様が変形される。
図１０は、このような現象が発生した場合、図９のＩ部分を拡大して示した要部詳細図である。図中、参照符号▲１▼はＰＨ３不純物ドーピング前のＨＳＧグレーン形状を示し、参照符号▲２▼はＰＨ３不純物ドーピング後のＨＳＧグレーン形状を示す。
【０００９】
【発明が解決しようとする課題】
このようにＰＨ３不純物のドーピング過程においてＨＳＧの模様変形が惹起される場合、ＰイオンがＨＳＧ内に全てドーピングされず、ドーピングされた不純物中の一部が再びアウトガシング（ｏｕｔｇａｓｓｉｎｇ）されてＨＳＧの外部に飛び出すだけでなく、場合によっては下部電極１０４内にドーピングされたＰイオンさえ熱を受けて、ＨＳＧの外部に飛び出す現象が惹起されるため、ＨＳＧの表面濃度が落ちるという問題が発生する。
【００１０】
このため、素子駆動のときにＢ・Ｖの値は継続して上がるが、キャパシタンス値は落ちて、ＤＲＡＭ素子のキャパシタンス特性が低下されるようになって、これに対する改善策が至急に要求されている。
本発明の目的は、ＤＲＡＭキャパシタ製造のとき、下部電極は低濃度Ｐ型不純物がドーピングされた非晶質シリコン材質で形成し、ＨＳＧの表面濃度を補償するためのＰＨ３不純物ドーピング工程は、“低温／高圧”の条件下で実施する方式により工程条件を変更することにより、ＰＨ３ドーピングのときにＨＳＧの模様変化が惹起されないようにしてＨＳＧ表面の濃度を極大化させ、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を改善できる半導体素子のキャパシタ製造方法を提供するにある。
【００１１】
【課題を解決するための手段】
このような目的を達成するため本発明に係る半導体素子のキャパシタ製造方法は、半導体基板上に前記基板の表面が所定部分だけ露出するように埋没コンタクトホールが具備された層間絶縁膜を形成する段階と、前記結果物の全面に低濃度Ｐ型不純物がドーピングされた非晶質ポリシリコン膜を形成する段階と、下部電極形成部を限定するマスクパターンを用いて前記ポリシリコン膜を選択食刻して、前記コンタクトホールを含んだ前記層間絶縁膜上の所定部分に亘って下部電極を形成する段階と、前記下部電極の表面露出部にＨＳＧを成長させる段階と、“低温／高圧”条件下で前記ＨＳＧ内にＰＨ３をドーピングする段階と、でなることを特徴とする。
【００１２】
このとき、前記低濃度Ｐ型不純物は、０．９×１０２０〜１．１×１０２０ａｔｏｍｓ／ｃｍ３のドーピング濃度を有する不純物を示し、前記低温は７００℃以下の温度を、高圧は１０Ｔｏｒｒ以上の圧力を示す。前記ＰＨ３のドーピングは６０分以下の短い時間の間に実施することが好ましい。
前記工程条件下でＤＲＡＭキャパシタを製造する場合、ＰＨ３のドーピングの時にＨＳＧの模様変化が惹起されないため、ＨＳＧ表面のドーピング濃度を極大化させて、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を向上させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は本発明で提案されたＤＲＡＭキャパシタの製造方法を示した工程ブロック図で、図２は前記工程ブロック図に基づき製造されたキャパシタ構造を示した断面図である。これらを参照して５段階に区分して説明する。ここでは便宜上従来と類似に進行される工程に対しては簡略に説明し、差別化される部分を中心に説明する。
第１段階２００として、半導体基板３００上に酸化膜材質の層間絶縁膜３０２を形成する。
第２段階２１０として、下部電極形成部を限定するマスクパターンを用いて半導体基板３００表面が所定部分だけ露出するように層間絶縁膜３０２を選択食刻して前記絶縁膜３０２内に埋没コンタクトホールを形成する。
第３段階２２０として、前記コンタクトホールの内部が充分に充填されるように前記結果物全面に電極物質として低濃度Ｐ型不純物がドーピングされた非晶質ポリシリコン膜を形成する。ここで、低濃度Ｐ型不純物とは、０．９×１０２０〜１．１×１０２０ ａｔｏｍｓ／ｃｍ３程度のドーピング濃度を有する不純物を示す。次いで、下部電極形成部を限定するマスクパターンを用いてポリシリコン膜を選択食刻する。その結果、コンタクトホールｈを含んだ層間絶縁膜３０２上の所定部分にポリシリコン材質の下部電極３０４が形成される。
【００１４】
第４段階２３０として、キャパシタの面積を極大化するため下部電極３０４表面の露出部のみに選択的にＨＳＧ３０６を成長させる。
第５段階２４０として、前記ＨＳＧの表面濃度を高める目的として“低温／高圧”の工程条件下で６０分以下の短い時間の間にＨＳＧ３０６内にＰＨ３不純物をドーピングして、下部電極製造を完了する。このとき、前記低温は７００℃以下の温度を示し、高圧は１０Ｔｏｒｒ以上の圧力を示す。
【００１５】
その結果、半導体基板３００上には埋没コンタクトホールｈが具備された層間絶縁膜３０２が形成され、前記コンタクトホールを含んだ層間絶縁膜３０２上の所定部分に亘っては低濃度下部電極３０４が形成され、前記下部電極１０４表面の露出部に沿ってはＨＳＧ３０６が形成される構造のキャパシタが完成される。
【００１６】
図３は、前記工程順序に基づきＤＲＡＭキャパシタを製造した場合において、図２のＩ部分を拡大して示した要部詳細図が示される。
前記要部詳細図によると、ＰＨ３不純物ドーピング前のＨＳＧグレーンの形状及びＰＨ３不純物ドーピング後のＨＳＧグレーンの形状に変化がないことが確認された。つまり、図１に示した工程条件下でＤＲＡＭキャパシタを製造する場合、ＨＳＧ表面のドーピング濃度を極大化することができる。
【００１７】
図４は、前記工程条件下で下部電極を形成する場合において表面濃度変化を示した特性図である。
図４によると、“高温／低圧”の条件下ではＨＳＧを含んだ下部電極の表面から下部膜まで一定水準の濃度を維持するが、“低温／高圧”の条件下では下部電極の表面から一定厚さまでは高濃度を維持してから徐に濃度水準が落ちることが確認された。
即ち、“低温／高圧”の条件下でキャパシタを形成すると、下部電極は低濃度を維持すると共に、その上のＨＳＧ表面は高濃度を維持するように素子が設計されることがわかる。
【００１８】
このようにＰＨ３のドーピングのときの工程条件を７００℃以下の低温、１０Ｔｏｒｒ以上の高圧及び６０分以下の時間内に限定し、クリーニング工程を省略してキャパシタを製造するのは、６４ＭＤ級以上の半導体素子に、１．ドーピング温度、２．ドーピング圧力、３．ドーピング時間、４．前処理（クリーニング作業）進行の有無に従う条件別にＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性変化をチャックした結果、前記条件下で顕著な特性改善効果が得られるためである。これを各項目別に区分して以下に説明する。
【００１９】
１．図５にはドーピング温度に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が示される。前記特性図でＣｍはｍｉｎｉｍｕｍキャパシタンス値を、Ｃｍａｘはｍａｘｉｍｕｍキャパシタンス値を、Ｂ・Ｖはｂｒｅａｋ ｄｏｗｎ ｖｏｌｔａｇｅ値を示す。図５によると、特定温度で変曲点が発生し、７００℃を過ぎると温度が上昇してもキャパシタンスとＢ・Ｖ特性が一定水準以上には改善されないことが確認されている。
２．図６にはドーピング圧力に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が提示される。図６によると、圧力が高くなるほどキャパシタンス特性とＢ・Ｖ特性が改善されることがわかる。
３．図７にはドーピング時間に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が提示される。図７によると、ドーピング時間が６０分以上に長期化されると、キャパシタンス特性が悪くなることが確認される。
４．ＰＨ３ドーピング前のクリーニング実施有無に従う結果は、クリーニング工程を進行しない場合が進行した場合に比べキャパシタンス特性が優秀であることが確認される。
【００２０】
前記１〜４の実験結果によると、本発明で提案された工程条件下でＰＨ３ドーピング工程を進行する場合、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性が全て改善され、Ｂ・Ｖ特性向上によるリフレッシュ（ｒｅｆｌｅｓｈ）特性も改善される。さらに、この場合、クリーニング工程のスキップ（ｓｋｉｐ）及びＰＨ３ドーピング時間の短縮などの工程変数の変化により全体的な工程時間が減少されるという付加的な効果が得られるため、素子の製造のときに生産性の向上を図り得る。
【００２１】
【発明の効果】
以上説明したように本発明は、ＤＲＡＭキャパシタ製造のときに下部電極は低濃度Ｐ型不純物がドーピングされた非晶質シリコン材質で形成し、ＨＳＧ表面濃度を補償するためのＰＨ３不純物ドーピング工程は“低温／高圧”の条件下で６０分以下の時間の間に実施する方式で工程条件を可変させることにより、１．ＰＨ３のドーピングのときにＨＳＧの模様変化が惹起されることを防止してＨＳＧの表面濃度を極大化させ、２．ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を同時に向上させ得るという効果がある。
【図面の簡単な説明】
【図１】本発明によるＤＲＡＭキャパシタ製造方法を示した工程ブロック図である。
【図２】図１の工程順序に基づき製造されたＤＲＡＭキャパシタ構造を示した断面図である。
【図３】図２のＩ部分を拡大して示した要部詳細図である。
【図４】図２に示したＤＲＡＭキャパシタの下部電極濃度変化を示した特性図である。
【図５】ドーピング温度に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図６】ドーピング圧力に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図７】ドーピング時間に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図８】従来のＤＲＡＭキャパシタ製造方法を示した工程ブロック図である。
【図９】図８の工程順序に基づき製造されたＤＲＡＭキャパシタ構造を示した断面図である。
【図１０】図９のＩ部分を拡大して示した要部詳細図である。
【符号の説明】
３００ 半導体基板
３０２ 層間絶縁膜
３０４ 下部電極
３０６ ＨＳＧ
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係るもので、特にＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）の表面ドーピング濃度を極大化してＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ（ｂｒｅａｋ ｄｏｗｎ ｖｏｌｔａｇｅ）特性を向上させることができる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化が進行されるに従い、チップサイズを縮小すると共に大容量メモリを具現するため、同一占有面積内でキャパシタが占める面積を減らしキャパシタンスは大きく確保しようとする努力が進行されつつある。従って、現在、ＨＳＧ工程を適用してＤＲＡＭ素子のキャパシタ面積を極大化する方式により素子を製造している。
【０００３】
しかし、前記ＨＳＧ工程を適用して製造されたキャパシタは、ＨＳＧ自体がアンドープ−シリコン（ｕｎｄｏｐｅｄ−Ｓｉ）がシーディング（ｓｅｅｄｉｎｇ）された膜質であるため、素子駆動の時に下部電極の濃度低下に起因するディプリーションキャパシタンス（ｄｅｐｌｅｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）の減少が誘発されるだけでなく、ＤＲＡＭ素子の全体キャパシタンスが減少するという問題点が発生される。
前記問題を解決するため、最近、高濃度の下部電極が開発されて使用されている。図８はこのような従来のＤＲＡＭキャパシタ製造方法を示した工程ブロック図で、図９は前記工程ブロックに基づき製造されたキャパシタ構造を示した断面図であって、この図面を用いてその製造方法を第６段階に区分して簡単に説明する。
【０００４】
第１段階（１０）として、半導体基板１００上に層間絶縁膜１０２を形成する。第２段階（２０）として、下部電極の形成される部分を限定するマスクパターンを用いて半導体基板１００表面の所定部分が露出するように、層間絶縁膜１０２を食刻して前記絶縁膜１０２内に埋没コンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）ｈを形成する。
【０００５】
第３段階（３０）として、前記コンタクトホールｈの内部が充分に充填されるように、表面の露出した基板１００上部と層間絶縁膜１０２上に電極物質として高濃度Ｐ型不純物がドーピングされた非晶質（ａｍｏｒｐｈｏｕｓ）ポリシリコン膜を形成する。ここで、高濃度Ｐ型不純物とは、５×１０２０〜６×１０２０ａｔｏｍｓ／ｃｍ３程度のドーピング濃度を有する不純物を示す。次いで、下部電極形成部を限定するマスクパターンを用いてポリシリコン膜を選択食刻する。その結果、接触膜ｈを含んだ層間絶縁膜１０２上の所定部分にポリシリコン材質の下部電極１０４が形成される。
【０００６】
第４段階４０として、キャパシタの面積を極大化するため、下部電極１０４の表面露出部のみに選択的にＨＳＧ１０６を成長させる。
第５段階５０として、ＨＳＧ１０６の成長が完了された前記結果物上に残存するパーチクル（又は汚染物）を除去するためクリーニング（ｃｌｅａｎｉｎｇ）工程を施す。
第６段階６０として、前記ＨＳＧの表面濃度を高める目的として“高温／低圧”の工程条件下で、１８０分の間にＨＳＧ１０６内にＰＨ３不純物をドーピングすることにより、下部電極製造を完了する。このとき、前記高温は７００℃以上の温度を示し、低圧は２−３Ｔｏｒｒの圧力を示す。
【０００７】
その結果、半導体基板１００上に埋没コンタクトホールｈを具備した層間絶縁膜１０２が形成され、前記コンタクトホールを含んだ層間絶縁膜１０２上の所定部分に亘っては高濃度下部電極１０４が形成され、前記下部電極１０４の表面露出部に沿ってはＨＳＧ１０６が形成される構造のキャパシタが完成される。
しかし、前記工程技術を適用してＤＲＡＭキャパシタをなす下部電極を形成する場合、素子製造のときに次のような問題が発生する。
【０００８】
“高温／低圧”下でＨＳＧ１０６内にＰＨ３不純物をドーピングする方式によりＨＳＧ１０６の表面ドーピング濃度を高める場合、ＰＨ３ドーピングによりグレーン（ｇｒａｉｎ）の高さは減らし、上部模様は広く広げられる形態にＨＳＧの模様が変形される。
図１０は、このような現象が発生した場合、図９のＩ部分を拡大して示した要部詳細図である。図中、参照符号▲１▼はＰＨ３不純物ドーピング前のＨＳＧグレーン形状を示し、参照符号▲２▼はＰＨ３不純物ドーピング後のＨＳＧグレーン形状を示す。
【０００９】
【発明が解決しようとする課題】
このようにＰＨ３不純物のドーピング過程においてＨＳＧの模様変形が惹起される場合、ＰイオンがＨＳＧ内に全てドーピングされず、ドーピングされた不純物中の一部が再びアウトガシング（ｏｕｔｇａｓｓｉｎｇ）されてＨＳＧの外部に飛び出すだけでなく、場合によっては下部電極１０４内にドーピングされたＰイオンさえ熱を受けて、ＨＳＧの外部に飛び出す現象が惹起されるため、ＨＳＧの表面濃度が落ちるという問題が発生する。
【００１０】
このため、素子駆動のときにＢ・Ｖの値は継続して上がるが、キャパシタンス値は落ちて、ＤＲＡＭ素子のキャパシタンス特性が低下されるようになって、これに対する改善策が至急に要求されている。
本発明の目的は、ＤＲＡＭキャパシタ製造のとき、下部電極は低濃度Ｐ型不純物がドーピングされた非晶質シリコン材質で形成し、ＨＳＧの表面濃度を補償するためのＰＨ３不純物ドーピング工程は、“低温／高圧”の条件下で実施する方式により工程条件を変更することにより、ＰＨ３ドーピングのときにＨＳＧの模様変化が惹起されないようにしてＨＳＧ表面の濃度を極大化させ、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を改善できる半導体素子のキャパシタ製造方法を提供するにある。
【００１１】
【課題を解決するための手段】
このような目的を達成するため本発明に係る半導体素子のキャパシタ製造方法は、半導体基板上に前記基板の表面が所定部分だけ露出するように埋没コンタクトホールが具備された層間絶縁膜を形成する段階と、前記結果物の全面に低濃度Ｐ型不純物がドーピングされた非晶質ポリシリコン膜を形成する段階と、下部電極形成部を限定するマスクパターンを用いて前記ポリシリコン膜を選択食刻して、前記コンタクトホールを含んだ前記層間絶縁膜上の所定部分に亘って下部電極を形成する段階と、前記下部電極の表面露出部にＨＳＧを成長させる段階と、“低温／高圧”条件下で前記ＨＳＧ内にＰＨ３をドーピングする段階と、でなることを特徴とする。
【００１２】
このとき、前記低濃度Ｐ型不純物は、０．９×１０２０〜１．１×１０２０ａｔｏｍｓ／ｃｍ３のドーピング濃度を有する不純物を示し、前記低温は７００℃以下の温度を、高圧は１０Ｔｏｒｒ以上の圧力を示す。前記ＰＨ３のドーピングは６０分以下の短い時間の間に実施することが好ましい。
前記工程条件下でＤＲＡＭキャパシタを製造する場合、ＰＨ３のドーピングの時にＨＳＧの模様変化が惹起されないため、ＨＳＧ表面のドーピング濃度を極大化させて、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を向上させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は本発明で提案されたＤＲＡＭキャパシタの製造方法を示した工程ブロック図で、図２は前記工程ブロック図に基づき製造されたキャパシタ構造を示した断面図である。これらを参照して５段階に区分して説明する。ここでは便宜上従来と類似に進行される工程に対しては簡略に説明し、差別化される部分を中心に説明する。
第１段階２００として、半導体基板３００上に酸化膜材質の層間絶縁膜３０２を形成する。
第２段階２１０として、下部電極形成部を限定するマスクパターンを用いて半導体基板３００表面が所定部分だけ露出するように層間絶縁膜３０２を選択食刻して前記絶縁膜３０２内に埋没コンタクトホールを形成する。
第３段階２２０として、前記コンタクトホールの内部が充分に充填されるように前記結果物全面に電極物質として低濃度Ｐ型不純物がドーピングされた非晶質ポリシリコン膜を形成する。ここで、低濃度Ｐ型不純物とは、０．９×１０２０〜１．１×１０２０ ａｔｏｍｓ／ｃｍ３程度のドーピング濃度を有する不純物を示す。次いで、下部電極形成部を限定するマスクパターンを用いてポリシリコン膜を選択食刻する。その結果、コンタクトホールｈを含んだ層間絶縁膜３０２上の所定部分にポリシリコン材質の下部電極３０４が形成される。
【００１４】
第４段階２３０として、キャパシタの面積を極大化するため下部電極３０４表面の露出部のみに選択的にＨＳＧ３０６を成長させる。
第５段階２４０として、前記ＨＳＧの表面濃度を高める目的として“低温／高圧”の工程条件下で６０分以下の短い時間の間にＨＳＧ３０６内にＰＨ３不純物をドーピングして、下部電極製造を完了する。このとき、前記低温は７００℃以下の温度を示し、高圧は１０Ｔｏｒｒ以上の圧力を示す。
【００１５】
その結果、半導体基板３００上には埋没コンタクトホールｈが具備された層間絶縁膜３０２が形成され、前記コンタクトホールを含んだ層間絶縁膜３０２上の所定部分に亘っては低濃度下部電極３０４が形成され、前記下部電極１０４表面の露出部に沿ってはＨＳＧ３０６が形成される構造のキャパシタが完成される。
【００１６】
図３は、前記工程順序に基づきＤＲＡＭキャパシタを製造した場合において、図２のＩ部分を拡大して示した要部詳細図が示される。
前記要部詳細図によると、ＰＨ３不純物ドーピング前のＨＳＧグレーンの形状及びＰＨ３不純物ドーピング後のＨＳＧグレーンの形状に変化がないことが確認された。つまり、図１に示した工程条件下でＤＲＡＭキャパシタを製造する場合、ＨＳＧ表面のドーピング濃度を極大化することができる。
【００１７】
図４は、前記工程条件下で下部電極を形成する場合において表面濃度変化を示した特性図である。
図４によると、“高温／低圧”の条件下ではＨＳＧを含んだ下部電極の表面から下部膜まで一定水準の濃度を維持するが、“低温／高圧”の条件下では下部電極の表面から一定厚さまでは高濃度を維持してから徐に濃度水準が落ちることが確認された。
即ち、“低温／高圧”の条件下でキャパシタを形成すると、下部電極は低濃度を維持すると共に、その上のＨＳＧ表面は高濃度を維持するように素子が設計されることがわかる。
【００１８】
このようにＰＨ３のドーピングのときの工程条件を７００℃以下の低温、１０Ｔｏｒｒ以上の高圧及び６０分以下の時間内に限定し、クリーニング工程を省略してキャパシタを製造するのは、６４ＭＤ級以上の半導体素子に、１．ドーピング温度、２．ドーピング圧力、３．ドーピング時間、４．前処理（クリーニング作業）進行の有無に従う条件別にＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性変化をチャックした結果、前記条件下で顕著な特性改善効果が得られるためである。これを各項目別に区分して以下に説明する。
【００１９】
１．図５にはドーピング温度に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が示される。前記特性図でＣｍはｍｉｎｉｍｕｍキャパシタンス値を、Ｃｍａｘはｍａｘｉｍｕｍキャパシタンス値を、Ｂ・Ｖはｂｒｅａｋ ｄｏｗｎ ｖｏｌｔａｇｅ値を示す。図５によると、特定温度で変曲点が発生し、７００℃を過ぎると温度が上昇してもキャパシタンスとＢ・Ｖ特性が一定水準以上には改善されないことが確認されている。
２．図６にはドーピング圧力に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が提示される。図６によると、圧力が高くなるほどキャパシタンス特性とＢ・Ｖ特性が改善されることがわかる。
３．図７にはドーピング時間に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図が提示される。図７によると、ドーピング時間が６０分以上に長期化されると、キャパシタンス特性が悪くなることが確認される。
４．ＰＨ３ドーピング前のクリーニング実施有無に従う結果は、クリーニング工程を進行しない場合が進行した場合に比べキャパシタンス特性が優秀であることが確認される。
【００２０】
前記１〜４の実験結果によると、本発明で提案された工程条件下でＰＨ３ドーピング工程を進行する場合、ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性が全て改善され、Ｂ・Ｖ特性向上によるリフレッシュ（ｒｅｆｌｅｓｈ）特性も改善される。さらに、この場合、クリーニング工程のスキップ（ｓｋｉｐ）及びＰＨ３ドーピング時間の短縮などの工程変数の変化により全体的な工程時間が減少されるという付加的な効果が得られるため、素子の製造のときに生産性の向上を図り得る。
【００２１】
【発明の効果】
以上説明したように本発明は、ＤＲＡＭキャパシタ製造のときに下部電極は低濃度Ｐ型不純物がドーピングされた非晶質シリコン材質で形成し、ＨＳＧ表面濃度を補償するためのＰＨ３不純物ドーピング工程は“低温／高圧”の条件下で６０分以下の時間の間に実施する方式で工程条件を可変させることにより、１．ＰＨ３のドーピングのときにＨＳＧの模様変化が惹起されることを防止してＨＳＧの表面濃度を極大化させ、２．ＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ特性を同時に向上させ得るという効果がある。
【図面の簡単な説明】
【図１】本発明によるＤＲＡＭキャパシタ製造方法を示した工程ブロック図である。
【図２】図１の工程順序に基づき製造されたＤＲＡＭキャパシタ構造を示した断面図である。
【図３】図２のＩ部分を拡大して示した要部詳細図である。
【図４】図２に示したＤＲＡＭキャパシタの下部電極濃度変化を示した特性図である。
【図５】ドーピング温度に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図６】ドーピング圧力に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図７】ドーピング時間に従うキャパシタンスとＢ・Ｖ特性変化を示した特性図である。
【図８】従来のＤＲＡＭキャパシタ製造方法を示した工程ブロック図である。
【図９】図８の工程順序に基づき製造されたＤＲＡＭキャパシタ構造を示した断面図である。
【図１０】図９のＩ部分を拡大して示した要部詳細図である。
【符号の説明】
３００ 半導体基板
３０２ 層間絶縁膜
３０４ 下部電極
３０６ ＨＳＧ
Claims (1)
- 半導体基板上に前記基板の表面が所定部分だけ露出するように埋没コンタクトホールが具備された層間絶縁膜を形成する段階と、
前記結果物の全面に低濃度Ｐ型不純物がドーピングされた非晶質ポリシリコン膜を形成する段階と、
下部電極形成部を限定するマスクパターンを用いて前記ポリシリコン膜を選択食刻して、前記コンタクトホールを含んだ前記層間絶縁膜上の所定部分に亘って下部電極を形成する段階と、
前記下部電極の表面露出部にＨＳＧを成長させる段階と、
低温/高圧条件下で前記ＨＳＧ内にＰＨ3をドーピングする段階と、を備え、
前記低濃度Ｐ型不純物は０.９×１０20〜１.１×１０20ａｔｏｍｓ/ｃｍ3のドーピング濃度を有する不純物であり、
前記低温は７００℃以下の温度であり、
前記高圧は１０Ｔｏｒｒ以上の圧力であり、
前記ＰＨ 3 ドーピングは６０分以下の時間の間に実施する
ことを特徴とする半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199942800 | 1999-10-05 | ||
| KR1019990042800A KR100328597B1 (ko) | 1999-10-05 | 1999-10-05 | 반도체 소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111003A JP2001111003A (ja) | 2001-04-20 |
| JP3621013B2 true JP3621013B2 (ja) | 2005-02-16 |
Family
ID=19614002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049964A Expired - Fee Related JP3621013B2 (ja) | 1999-10-05 | 2000-02-25 | 半導体素子のキャパシタ製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6265264B1 (ja) |
| JP (1) | JP3621013B2 (ja) |
| KR (1) | KR100328597B1 (ja) |
| TW (1) | TW465089B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2509337B1 (en) * | 2011-04-06 | 2014-09-24 | Sony Ericsson Mobile Communications AB | Accelerometer vector controlled noise cancelling method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH657589A5 (de) * | 1981-11-19 | 1986-09-15 | Ernst & Co Inh Geiger & Neuens | Schraubdeckel mit innen- und aussendeckel. |
| EP0553791A1 (en) * | 1992-01-31 | 1993-08-04 | Nec Corporation | Capacitor electrode for dram and process of fabrication thereof |
| KR0154195B1 (ko) * | 1994-12-23 | 1998-10-15 | 김주용 | 반도체 소자의 전하저장전극 형성방법 |
| US5639685A (en) * | 1995-10-06 | 1997-06-17 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon |
| US6069053A (en) * | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| KR100296966B1 (ko) * | 1998-01-09 | 2001-10-25 | 로버트 에이치. 씨. 챠오 | 반구형입자구조의실리콘제조방법 |
| US6143605A (en) * | 1998-03-12 | 2000-11-07 | Worldwide Semiconductor Manufacturing Corporation | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon |
-
1999
- 1999-10-05 KR KR1019990042800A patent/KR100328597B1/ko not_active IP Right Cessation
-
2000
- 2000-02-25 JP JP2000049964A patent/JP3621013B2/ja not_active Expired - Fee Related
- 2000-04-10 TW TW089106622A patent/TW465089B/zh not_active IP Right Cessation
- 2000-04-12 US US09/548,013 patent/US6265264B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW465089B (en) | 2001-11-21 |
| US6265264B1 (en) | 2001-07-24 |
| JP2001111003A (ja) | 2001-04-20 |
| KR100328597B1 (ko) | 2002-03-15 |
| KR20010035985A (ko) | 2001-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060355A (en) | Process for improving roughness of conductive layer | |
| US5897352A (en) | Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion | |
| JP2000223675A (ja) | 縦型半導体メモリデバイス内に埋込みビットラインを形成する方法および縦型半導体メモリデバイス | |
| US8021945B2 (en) | Bottle-shaped trench capacitor with enhanced capacitance | |
| US6046084A (en) | Isotropic etching of a hemispherical grain silicon layer to improve the quality of an overlying dielectric layer | |
| US6835630B2 (en) | Capacitor dielectric structure of a DRAM cell and method for forming thereof | |
| JP3621013B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5449636A (en) | Method for the fabrication of DRAM cell having a trench in the field oxide | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| JP2795316B2 (ja) | 半導体装置の製造方法 | |
| KR100379331B1 (ko) | 커패시터 하부 전극 및 그 제조 방법 | |
| JP2882217B2 (ja) | 半導体素子の製造方法 | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| KR100663338B1 (ko) | 메모리 셀의 캐패시터 제조 방법 | |
| US6194266B1 (en) | Method for forming a capacitor having selective hemispherical grained polysilicon | |
| US6472269B2 (en) | Method for forming capacitor | |
| KR19990088422A (ko) | 반도체장치및그제조방법 | |
| JPH10313099A (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
| JPH09232543A (ja) | 半導体装置の製造方法 | |
| KR100679251B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100266282B1 (ko) | 반도체장치의 hsg박막 제조방법 | |
| US20080012059A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07249693A (ja) | 半導体装置及びその製造方法 | |
| KR970011670B1 (ko) | 디램셀의 저장전극 형성방법 | |
| TW457648B (en) | Method to prevent neck-oxidation phenomenon in the bottom storage node |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |