KR100296966B1 - 반구형입자구조의실리콘제조방법 - Google Patents

반구형입자구조의실리콘제조방법 Download PDF

Info

Publication number
KR100296966B1
KR100296966B1 KR1019980000340A KR19980000340A KR100296966B1 KR 100296966 B1 KR100296966 B1 KR 100296966B1 KR 1019980000340 A KR1019980000340 A KR 1019980000340A KR 19980000340 A KR19980000340 A KR 19980000340A KR 100296966 B1 KR100296966 B1 KR 100296966B1
Authority
KR
South Korea
Prior art keywords
silicon
oxide layer
silicon oxide
hemispherical particle
particle structure
Prior art date
Application number
KR1019980000340A
Other languages
English (en)
Other versions
KR19990065171A (ko
Inventor
룽 예 트리
루르 워터
선 신웨이
시 수에하오
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019980000340A priority Critical patent/KR100296966B1/ko
Publication of KR19990065171A publication Critical patent/KR19990065171A/ko
Application granted granted Critical
Publication of KR100296966B1 publication Critical patent/KR100296966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 집적회로에서 캐패시터의 하부전극으로서 반구형 입자구조의 실리콘을 제조하는 방법에 관한 것이다. 아몰퍼스 실리콘 대신에 핵형성을 위한 씨드로서 폴리실리콘이 형성된다. 반구형 입자구조의 실리콘은 CVD(chemical vapour deposition)을 사용하여 선택적으로 형성된다.

Description

반구형 입자구조의 실리콘 제조방법
본 발명은 집적회로(IC)에 구성되는 캐패시터의 제조방법에 관한 것으로, 더욱 상세하게는 반구형(hemispherical) 입자구조의 실리콘(HSG-Si) 제조방법에 관한 것이다.
DRAM에서 데이터를 엑세스하는 전형적인 방법은, 반도체 기판상의 캐패시터 어레이의 각 캐패시터 내부로 선택적으로 충전하거나 방전하는 것이다.
IC의 집적도가 점점 높아짐에 따라 장치 또는 구조(트랜지스터,캐패시터같은)의 차원은 점점 작아진다. 따라서, 종래의 플래너 캐패시터에 있어서 정전용량(즉,캐패시턴스)은 감소한다. 정전용량의 감소는 기계적 열화와 더 큰 자화율(susceptibi1ity)에 의한 정전누설등을 포함하는 다양한 문제를 야기시킴으로써 포텐셜(potential) 손실을 야기한다. 더 큰 자화율에 의해 야기되는 정전누설은 더 빈번한 리프레쉬 주기를 야기하므로 메모리는 데이터 저장 및 읽기 동작을 적절히 행할 수 없다. 더구나, 정전용량의 감소는 더 복잡한 데이터 읽기 방법이나 더 예민한 정전유도 증폭기를 필요로 한다.
현재까지는 VLSI 회로의 고집적도에 따른 캐패시터의 캐패시턴스 감소에 의해 야기되는 상기 문제점들을 해결하기 위해 세가지 방법이 제안되어 있다. 첫째 방법은 캐패시터의 두 도체간의 유전체층의 두께를 줄이는 것이다. 캐패시턴스는 캐패시터에서 두 도체간의 거리에 반비례한다는 것은 알려진 것이다. 따라서 유전체층의 두께 감소는 캐패시턴스를 효과적으로 증가시킨다. 그러나, 유전체층의 균일성과 안정성을 고려할 때 이 방법은 제어가 어렵다. 두 번째 방법은 캐패시터에서 유전체층으로서 산화탄탈륨(Ta2O5) 같은 유전상수가 높은 물질을 사용하는 것이다. 캐패시터의 캐패시턴스는 두 도체간 유전체층의 유전상수에 비례한다. 따라서 이것은 직접적인 방법이다. 그러나, 이 물질의 높은 누설전류와 낮은 브렉다운 전압 때문에 이 기술은 아직까지 개발중에 있다. 세 번째 방법은 캐패시터의 용량노드의 표면적을 증가시키는 것이다. 캐패시턴스는 용량노드 즉, 도체(전극)의 표면적에 비례한다. 그러므로, 용량노드의 표면적을 증가시키는 것은 캐패시턴스를 양호하게 증가시킨다. 표면적을 증가시키는 가장 일반적인 구조는 물갈퀴(fin) 형태나 박스(box) 형태이다. 그러나, 이들 구조는 대량 생산을 하기에는 너무 복잡하다. 또다른 유용한 방법은 전극을 반구형 입자의 구조로 제조하는 것이다. HSG-Si을 형성하기 위한 종래의 방법은 "H.또호 등 IEDM,9(1994)", ''M 사카오 등TEDM,665(1990)'', ''J.J. 로사또 등 Electrochem. Soc.Vo1.149, No.12,3678(1992)'', ''H. 와따나베 등 IEEE Trans. E1ect. Device, Vo1.42, N0.7,1247(1995)", "P.C. 파잔 등.IEDM,663(1990)'', 과 "JP 공개특허공보 .5-315543(1993.11.26 공개)" 에 언급되어 있다.
도1a 와 도1b 는 HSG-Si를 형성하기 위한 종래의 방법을 보여준다. 먼저, 도1a를 참조하면,산화실리콘층(14)이 형성되어 있고 상기 산화실리콘층(14)을 관통하며 폴리실리콘으로 충진된 콘택홀(12)을 갖는 기판(10)상에 LPCVD(1ow pressure chemical vapor deposition)를 이용하여 아몰퍼스 실리콘 박막(16)이 균일하게 형성되어 있다. 포토리소그래피와 RIE(reactive ion etching)에 의해 패터닝된 아몰퍼스 실리콘 박막(16)은 상기 아몰퍼스 실리콘 박막(16)의 표면에 성장된 자연산화층(18)을 제거하기 위하여 희석한 HF 용액에 담그어진다. 상기 아몰퍼스 실리콘 박막은 핵형성을 위한 매우 순수한 씨드(seed)가 된다.
도1b를 참조하면, UHV(ultra-high vacuum) 어닐링 공정에서,디실란(Si2H6)의 분자빔이 기판(10)의 아몰퍼스 실리콘 박막(16) 상에 방사되어 어닐링이 행해진다. 따라서, 아몰퍼스 실리콘 박막 내의 실리콘 원자가 이동하게 되어 반구형 입자(HSG) 구조(16a)가 기판상에 형성된다.
DRAM에서 HSG-Si 전극 구조를 형성하기 위해 상기 방법을 적용할 경우 얻어지는 캐패시턴스는 통상의 평탄전극의 단지 1.8배 일 뿐이다. 부가적으로,HSG-Si이 성장된 후 행해지는 순차적인 에치백 공정은 캐패시턴스를 30%에서 50%까지 증가시킨다.
본 발명의 목적은 집적회로에서 캐패시터의 용량노드 즉, 용량전극으로서 HSG 구조의 실리콘을 제조하기 위한 방법을 제공하는 것이다. 본 방법에 의해 제조된 전극을 갖는 캐패시터는 큰 캐패시턴스를 가지며 높은 집적도를 갖는 집적회로에 사용될 수 있다.
본 발명의 또다른 목적은 더 높은 성장율로 HSG 구조의 실리콘을 제조하기 위한 방법을 제공하는 것이다. 본 발명에서 높은 성장 속도를 갖는 폴리실리콘은 순수한 아몰퍼스 실리콘 대신에 핵형성을 위한 씨드로 사용된다. 따라서, 증착(deposition)과 아몰퍼스 실리콘의 씨딩(seeding)및 UHV 공정단계가 생략된다. 그러므로 공정이 간단하고 제조비용이 감소된다.
본 발명의 이러한 목적과 잇점을 달성하기 위해, IC에서 캐패시터의 용량노드 즉, 용량전극으로 사용되는 반구형 입자구조의 실리콘 제조방법을 설명하고자 한다. 산화실리콘층과 콘택홀이 형성된 기판이 제공된다. 산화실리콘층은 콘택홀에 의해 관통되고, 콘택홀은 콘택플러그로서 폴리실리콘으로 채워진다. 폴리실리콘층은 LPCVD를 이용하여 기판상에 형성된다. 그다음 폴리실리콘층은 콘택홀과 산화 실리콘층 부분을 커버하기 위해 종래의 포토리소그래피와 에칭공정에 의해 형성된다. 폴리실리콘층 표면의 자연산화실리콘층은 H2또는 HCl 용액에 의해 제거된다. 전구물질(precursor)로서 실란 또는 클로로실란을 사용하여 HSG 구조의 실리콘이 CVD에 의해 표면상에 성장된다. HSG 구조의 실리콘이 형성되는 동안 생성된 부산물, 예를들어 HCl 또는 HCl 과 H2부가물은 산화실리콘과 반응된다. 따라서, 산화실리콘층 상에서의 HSG 실리콘의 성장 가능성은 억제된다. 즉, HCl은 폴리실리콘층과 산화실리콘층 상에서의 입자의 성장을 위한 선택도를 조정하기 위하여 에천트로서 사용될 수 있다. 성장동안, 아르신(AsH3) 또는 포스핀(PH3)이 N-타입 도펀트로 첨가될수 있거나 디보란(B2H6)이 P-타입 도펀트로 첨가될수 있다.
전술한 일반적인 설명과 아래의 상세한 설명은 모두 단지 예제와 설명을 위한 것이며 청구범위로서 본 발명을 제한하는 것은 아님을 이해하기 바란다.
도1a 및 도1b는 종래 HSG 구조의 실리콘 제조방법을 도시한 도면,
도2는 본 발명에 따른 양호한 실시예의 HSG 구조의 실리콘 제조방법을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 22 : 콘택홀
24 : 산화실리콘층 26 : 폴리실리콘층
이하 첨부된 도면에 의거하여 본 발명의 원리를 설명하기 위해 본 발명의 실시예를 설명한다.
본 발명에 따른 양호한 실시예에서 캐패시터의 용량전극으로 적용된 HSG 구조의 실리콘 제조방법이 제공된다.
산화실리콘층과 콘택홀이 형성된 기판이 제공된다. 산화실리콘층은 콘택홀에 의해 관통되며,콘택홀은 콘택플러그로서 폴리실리콘으로 채워진다. 콘택홀과 산화실리콘층 상에 CVD를 이용하여 폴리실리콘층이 형성된다. 폴리실리콘층은 종래의 포토리소그래피와 에칭공정에 의해 형성된다. 폴리실리콘층 표면상의 자연산화실리콘층은 H2또는 HCl 용액에 의해 제거된다. 전구물질로 실란 또는 클로로실란을 사용하여 HSG 구조의 실리콘이 CVD에 의해 표면상에 성장된다. HSG구조의 실리콘이 형성되는 동안 생성된 부산물, 예를들면 HCl 또는 HCl 과 H2부가물은 산화실리콘과 반응된다. 따라서, 산화실리콘층 상에서의 HSG 실리콘의 성장 가능성은 억제된다. 즉, HCl은 폴리실리콘층과 산화실리콘층 상에서의 입자의 성장을 위한 선택도를 조정하기 위하여 에천트로서 사용될 수 있다. 핵생성동안, 아르신(AsH3) 또는 포스핀(PH3)이 N-타입 도펀트로 첨가될수 있거나, 디보란(B2H6)이 P-타입 도펀트로 첨가될수 있다.
본 발명에 따른 양호한 실시예의 상세한 설명은 다음과 같다.
도2를 참조하면, 산화실리콘층(24)과 상기 산화실리콘층(24)을 관통하는 콘택홀(22)로 구성된 기판(20)이 제공된다. 콘택홀은 콘택플러그로서 폴리실리콘으로 충전된다. 폴리실리콘층은 하부전극으로서 RIE같은 종래의 포토리소그래피와 에칭공정에 의해 형성된다. 도2에 도시한바와 같이 폴리실리콘층(26) 즉, 하부전극은 콘택홀(22)과 산화실리콘층(24) 부분을 덮는다. 폴리실리콘층(26) 표면의 자연산화층은 후공정이 용이하게 진행될 수있도록 H2또는 HCl 용액으로 제거된다.
약 200℃-600℃에서 전구물질인 클로로실란을 사용하여 실리콘입자가 CVD에 의해 성장된다. 적당한 전구물질은 실란(SiH4), 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3) 또는 실리콘클로라이드(SiCl4)를 포함한다. 이 전구물질들의 반응식은 다음과 같다.
SiH4→ Si(s) + 2H2(g) ↑
SiH2Cl2→ Si(s) + 2HCl(g)↑
SiHCl3→ Si(s) + 3HCl(g)↑
SiCl4+2H2→ Si(s) + 4HCl(g)↑
HSG 실리콘이 산화실리콘층(24)상에 성장될수 있더라도 실리콘 입자가 형성되는 동안에 생성되는 부산물인 HCl과 H2는 아래와 같이 산화실리콘 및 실리콘과 반응한다.
SiO2+ 2H2→ 2SiO(g)↑ + 2H2O(g)↑
Si + 2HCl → H2(g)↑ + Si2Cl2(g)↑
상기 식으로부터 실리콘과 산화실리콘은 H2과 HCl에 의해 에칭됨을 알수 있다. 그다음 최종 생산물은 기화된다. 폴리실리콘층(26) 상에 있어서 폴리실리콘 상에서의 Si의 핵형성이 즉시 발생함을 알수 있고, HCl의 경우 Si를 에칭하는 속도는 HSG 실리콘의 성장속도보다 훨씬 느림을 알수 있다. 반대로, 산화실리콘층(24) 상의 실리콘의 핵형성은 잠복시간이 길고 SiO2와 Si이 H2와 HCl에 의해 에칭되는 것으로 인하여 억제된다. 따라서, HSG 실리콘을 형성하기 위한 선택도는 향상된다. 도2에 HSG 구조(28)의 실리콘 결과물이 도시되어 있다. 부산물 첨가에 있어서, 실리콘입자의 성장과 SiO2/Si의 제거를 위한 선택도를 조정하기 위해 바람직한 정도로 HCl 및 H2는 외부에서 첨가될 수있다.
그러나, 도핑되지 않은 실리콘의 저항이 높으므로, 이 저항을 감소하기 위해 즉, 도전율을 증가하기 위해 도펀트를 주입한다. 더구나, 인사이추(in-situ)도핑은 동일한 반응챔버에서 HSG 실리콘 형성을 위하여 HSG 실리콘이 성장되는 동안 실행될 수 있다. 필요에 따라 N-타입 도펀트를 위한 도펀트 가스는 AsH2또는 PH3사용되고, P-타입 도펀트는 B2H6가 사용된다.
본 발명은 종래의 증착과 아몰퍼스 실리콘의 씨딩 및 UHV 공정 대신에 HSG 실리콘을 형성하기 위해 선택적 CVD 방법을 채택했다. 아몰퍼스 실리콘 증착속도가 바로 소모시간이다.
큰 표면적을 갖는 HSG 구조의 실리콘이 간단한 공정에 의해 얻어진다. 따라서,제조시간과 제조비용이 줄어든다.
본 발명은 예제와 양호한 실시예에 의해 설명하였으나 본 발명은 거기에 제한하지 않는다는 것은 이해하기 바란다. 한편, 본 발명은 다양한 변형과 유사한 배열 및 절차 ,그리고 모든 변형과 유사한 배열 및 절차를 포함하기 위하여 넓은 해석에 따른 청구범위의 영역을 커버하려는 의도가 있다.

Claims (16)

  1. 산화실리콘층과, 상기 산화실리콘층을 관통하며 폴리실리콘으로 충진될 콘택홀로 구성되는 기판을 제공하는 단계; 상기 콘택홀과 상기 산화실리콘층 부분을 커버하도록 폴리실리콘층을 형성 및 패터닝하는 단계; 그리고, 두 종류의 부산물이 생성되도록 전구물질로서 클로로실란 물질을 이용하여 CVD(chemical vapour deposition)법에 의하여 상기 폴리실리콘층상에 반구형 입자구조의 실리콘을 선택적으로 형성하는 단계로 구성된 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  2. 제 1 항에 있어서, 상기 CVD는 200℃에서 600℃ 사이의 온도 범위에서 실행하는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  3. 제 1 항에 있어서, 상기 클로로실란 물질은 모노클로로실란, 디클로로실란, 트리클로로실란 및 실리콘 클로라이드인 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  4. 제 1 항에 있어서, 상기 부산물은 상기 산화실리콘층 상의 반구형 입자구조의 실리콘의 성장을 억제하는 하이드로겐과 하이드로겐 클로라이드이며 상기 반구형 입자구조의 실리콘은 상기 폴리실리콘층 상에 형성되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  5. 제 1 항에 있어서, 여분의 하이드로겐과 하이드로겐 클로라이드는 상기 폴리실리콘층과 상기 산화실리콘층 상의 반구형 입자 실리콘 성장간의 선택도를 조정하기 위해 CVD 동안에 첨가되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  6. 제 1 항에 있어서, 상기 반구형 입자 실리콘은 CVD 동안에 도펀트로 인사이추(in-situ) 도핑되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  7. 제 6 항에 있어서, 상기 도펀트는 아르신 또는 포스핀인 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  8. 제 6 항에 있어서, 상기 도펀트는 디보란인 것을 특징으로 하는 반구형 입자 구조의 실리콘 제조방법.
  9. 산화실리콘층과, 콘택윈도우에 의해 상기 산화실리콘층과 연결되는 상기 산화실리콘 상의 폴리실리콘층 하부전극으로 구성되는 기판을 제공하는 단계와; 두 종류의 부산물이 생성되도록 전구물질(precursor)로서 클로로실란 물질을 이용한 CVD(chemical vapour deposition)에 의하여 상기 기판상에 반구형 입자구조의 실리콘을 선택적으로 형성하는 단계로 구성된 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  10. 제 9 항에 있어서, 상기 CVD는 200℃에서 600℃ 사이의 온도 범위에서 실행하는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  11. 제 9 항에 있어서, 상기 클로로실란 물질은 모노클로로실란, 디클로로실란, 트리클로로실란 및 실리콘 클로라이드인 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  12. 제 9 항에 있어서, 상기 부산물은 상기 산화실리콘층 상의 반구형 입자 실리콘의 성장을 억제하는 하이드로겐과 하이드로겐 클로라이드이며, 상기 반구형 입자구조의 실리콘은 상기 전극 상에 형성되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  13. 제 9 항에 있어서, 여분의 하이드로겐과 하이드로겐 클로라이드는 상기 하부 전극과 상기 산화실리콘층 상의 반구형 입자 실리콘의 성장간의 선택도를 조정하기 위해 첨가되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  14. 제 9 항에 있어서, 상기 반구형 입자 실리콘은 CVD 동안에 도펀트로 인사이추(in-situ) 도핑되는 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  15. 제 14 항에 있어서, 상기 도펀트는 아르신 또는 포스핀인 것을 특징으로 하는 반구형 입자구조의 실리콘 제조방법.
  16. 제 14 항에 있어서, 상기 도펀트는 디보란인 것을 특징으로 하는 반구형 입자구조의 실리콘을 제조하는 방법.
KR1019980000340A 1998-01-09 1998-01-09 반구형입자구조의실리콘제조방법 KR100296966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980000340A KR100296966B1 (ko) 1998-01-09 1998-01-09 반구형입자구조의실리콘제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000340A KR100296966B1 (ko) 1998-01-09 1998-01-09 반구형입자구조의실리콘제조방법

Publications (2)

Publication Number Publication Date
KR19990065171A KR19990065171A (ko) 1999-08-05
KR100296966B1 true KR100296966B1 (ko) 2001-10-25

Family

ID=65728437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000340A KR100296966B1 (ko) 1998-01-09 1998-01-09 반구형입자구조의실리콘제조방법

Country Status (1)

Country Link
KR (1) KR100296966B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328597B1 (ko) * 1999-10-05 2002-03-15 윤종용 반도체 소자의 커패시터 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR19990065171A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
EP0507683B1 (en) Stacked capacitor and method for making same
US8268695B2 (en) Methods of making capacitors
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
KR100234380B1 (ko) 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
KR19980055746A (ko) 반도체 소자의 전극 형성방법
KR100296966B1 (ko) 반구형입자구조의실리콘제조방법
US5830793A (en) Method of selective texfturing for patterned polysilicon electrodes
EP0941552B1 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
JP2945646B2 (ja) 半球状シリコン結晶粒構造の製造方法
KR100379331B1 (ko) 커패시터 하부 전극 및 그 제조 방법
KR100307294B1 (ko) 반도체장치의제조방법
KR100384841B1 (ko) 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법
US6294437B1 (en) Method of manufacturing crown-shaped DRAM capacitor
TW442833B (en) Method for reducing capacitance depletion during hemispherical grain polysilicon synthesis for DRAM
KR19980076543A (ko) 반도체장치의 커패시터 및 그 제조방법
KR100563735B1 (ko) 반도체 소자의 전하저장전극 형성 방법
US6204121B1 (en) Method for bottom electrode of capacitor
KR100331268B1 (ko) 커패시터의 전하저장전극 형성방법
TW444391B (en) DRAM having trench-type capacitor
KR20000000761A (ko) 반도체 메모리 장치의 커패시터 제조 방법
CN114695351A (zh) 一种半导体存储器结构及其制造方法
KR20050003020A (ko) 반도체 장치의 캐패시터 제조 방법
KR20010003954A (ko) 반도체 메모리 장치의 캐패시터 제조 방법
TW452969B (en) Method to form stacked-type capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080226

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee